arch/arm/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0
   2 config ARM
   3         bool
   4         default y
   5         select ARCH_32BIT_OFF_T
   6         select ARCH_CLOCKSOURCE_DATA
   7         select ARCH_HAS_BINFMT_FLAT
   8         select ARCH_HAS_DEBUG_VIRTUAL if MMU
   9         select ARCH_HAS_DEVMEM_IS_ALLOWED
  10         select ARCH_HAS_ELF_RANDOMIZE
  11         select ARCH_HAS_FORTIFY_SOURCE
  12         select ARCH_HAS_KEEPINITRD
  13         select ARCH_HAS_KCOV
  14         select ARCH_HAS_MEMBARRIER_SYNC_CORE
  15         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
  16         select ARCH_HAS_PHYS_TO_DMA
  17         select ARCH_HAS_SETUP_DMA_OPS
  18         select ARCH_HAS_SET_MEMORY
  19         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
  20         select ARCH_HAS_STRICT_MODULE_RWX if MMU
  21         select ARCH_HAS_TEARDOWN_DMA_OPS if MMU
  22         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  23         select ARCH_HAVE_CUSTOM_GPIO_H
  24         select ARCH_HAS_GCOV_PROFILE_ALL
  25         select ARCH_KEEP_MEMBLOCK if HAVE_ARCH_PFN_VALID || KEXEC
  26         select ARCH_MIGHT_HAVE_PC_PARPORT
  27         select ARCH_NO_SG_CHAIN if !ARM_HAS_SG_CHAIN
  28         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
  29         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
  30         select ARCH_SUPPORTS_ATOMIC_RMW
  31         select ARCH_USE_BUILTIN_BSWAP
  32         select ARCH_USE_CMPXCHG_LOCKREF
  33         select ARCH_WANT_IPC_PARSE_VERSION
  34         select BINFMT_FLAT_ARGVP_ENVP_ON_STACK
  35         select BUILDTIME_EXTABLE_SORT if MMU
  36         select CLONE_BACKWARDS
  37         select CPU_PM if SUSPEND || CPU_IDLE
  38         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  39         select DMA_DECLARE_COHERENT
  40         select DMA_REMAP if MMU
  41         select EDAC_SUPPORT
  42         select EDAC_ATOMIC_SCRUB
  43         select GENERIC_ALLOCATOR
  44         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
  45         select GENERIC_ATOMIC64 if CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI
  46         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  47         select GENERIC_CPU_AUTOPROBE
  48         select GENERIC_EARLY_IOREMAP
  49         select GENERIC_IDLE_POLL_SETUP
  50         select GENERIC_IRQ_PROBE
  51         select GENERIC_IRQ_SHOW
  52         select GENERIC_IRQ_SHOW_LEVEL
  53         select GENERIC_PCI_IOMAP
  54         select GENERIC_SCHED_CLOCK
  55         select GENERIC_SMP_IDLE_THREAD
  56         select GENERIC_STRNCPY_FROM_USER
  57         select GENERIC_STRNLEN_USER
  58         select HANDLE_DOMAIN_IRQ
  59         select HARDIRQS_SW_RESEND
  60         select HAVE_ARCH_AUDITSYSCALL if AEABI && !OABI_COMPAT
  61         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  62         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  63         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  64         select HAVE_ARCH_MMAP_RND_BITS if MMU
  65         select HAVE_ARCH_SECCOMP_FILTER if AEABI && !OABI_COMPAT
  66         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
  67         select HAVE_ARCH_TRACEHOOK
  68         select HAVE_ARM_SMCCC if CPU_V7
  69         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
  70         select HAVE_CONTEXT_TRACKING
  71         select HAVE_C_RECORDMCOUNT
  72         select HAVE_DEBUG_KMEMLEAK
  73         select HAVE_DMA_CONTIGUOUS if MMU
  74         select HAVE_DYNAMIC_FTRACE if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  75         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
  76         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  77         select HAVE_EXIT_THREAD
  78         select HAVE_FTRACE_MCOUNT_RECORD if !XIP_KERNEL
  79         select HAVE_FUNCTION_GRAPH_TRACER if !THUMB2_KERNEL && !CC_IS_CLANG
  80         select HAVE_FUNCTION_TRACER if !XIP_KERNEL
  81         select HAVE_GCC_PLUGINS
  82         select HAVE_HW_BREAKPOINT if PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7)
  83         select HAVE_IDE if PCI || ISA || PCMCIA
  84         select HAVE_IRQ_TIME_ACCOUNTING
  85         select HAVE_KERNEL_GZIP
  86         select HAVE_KERNEL_LZ4
  87         select HAVE_KERNEL_LZMA
  88         select HAVE_KERNEL_LZO
  89         select HAVE_KERNEL_XZ
  90         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  91         select HAVE_KRETPROBES if HAVE_KPROBES
  92         select HAVE_MOD_ARCH_SPECIFIC
  93         select HAVE_NMI
  94         select HAVE_OPROFILE if HAVE_PERF_EVENTS
  95         select HAVE_OPTPROBES if !THUMB2_KERNEL
  96         select HAVE_PERF_EVENTS
  97         select HAVE_PERF_REGS
  98         select HAVE_PERF_USER_STACK_DUMP
  99         select HAVE_RCU_TABLE_FREE if SMP && ARM_LPAE
 100         select HAVE_REGS_AND_STACK_ACCESS_API
 101         select HAVE_RSEQ
 102         select HAVE_STACKPROTECTOR
 103         select HAVE_SYSCALL_TRACEPOINTS
 104         select HAVE_UID16
 105         select HAVE_VIRT_CPU_ACCOUNTING_GEN
 106         select IRQ_FORCED_THREADING
 107         select MODULES_USE_ELF_REL
 108         select NEED_DMA_MAP_STATE
 109         select OF_EARLY_FLATTREE if OF
 110         select OLD_SIGACTION
 111         select OLD_SIGSUSPEND3
 112         select PCI_SYSCALL if PCI
 113         select PERF_USE_VMALLOC
 114         select REFCOUNT_FULL
 115         select RTC_LIB
 116         select SYS_SUPPORTS_APM_EMULATION
 117         # Above selects are sorted alphabetically; please add new ones
 118         # according to that.  Thanks.
 119         help
 120           The ARM series is a line of low-power-consumption RISC chip designs
 121           licensed by ARM Ltd and targeted at embedded applications and
 122           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
 123           manufactured, but legacy ARM-based PC hardware remains popular in
 124           Europe.  There is an ARM Linux project with a web page at
 125           <http://www.arm.linux.org.uk/>.
 126
 127 config ARM_HAS_SG_CHAIN
 128         bool
 129
 130 config ARM_DMA_USE_IOMMU
 131         bool
 132         select ARM_HAS_SG_CHAIN
 133         select NEED_SG_DMA_LENGTH
 134
 135 if ARM_DMA_USE_IOMMU
 136
 137 config ARM_DMA_IOMMU_ALIGNMENT
 138         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 139         range 4 9
 140         default 8
 141         help
 142           DMA mapping framework by default aligns all buffers to the smallest
 143           PAGE_SIZE order which is greater than or equal to the requested buffer
 144           size. This works well for buffers up to a few hundreds kilobytes, but
 145           for larger buffers it just a waste of address space. Drivers which has
 146           relatively small addressing window (like 64Mib) might run out of
 147           virtual space with just a few allocations.
 148
 149           With this parameter you can specify the maximum PAGE_SIZE order for
 150           DMA IOMMU buffers. Larger buffers will be aligned only to this
 151           specified order. The order is expressed as a power of two multiplied
 152           by the PAGE_SIZE.
 153
 154 endif
 155
 156 config SYS_SUPPORTS_APM_EMULATION
 157         bool
 158
 159 config HAVE_TCM
 160         bool
 161         select GENERIC_ALLOCATOR
 162
 163 config HAVE_PROC_CPU
 164         bool
 165
 166 config NO_IOPORT_MAP
 167         bool
 168
 169 config SBUS
 170         bool
 171
 172 config STACKTRACE_SUPPORT
 173         bool
 174         default y
 175
 176 config LOCKDEP_SUPPORT
 177         bool
 178         default y
 179
 180 config TRACE_IRQFLAGS_SUPPORT
 181         bool
 182         default !CPU_V7M
 183
 184 config ARCH_HAS_ILOG2_U32
 185         bool
 186
 187 config ARCH_HAS_ILOG2_U64
 188         bool
 189
 190 config ARCH_HAS_BANDGAP
 191         bool
 192
 193 config FIX_EARLYCON_MEM
 194         def_bool y if MMU
 195
 196 config GENERIC_HWEIGHT
 197         bool
 198         default y
 199
 200 config GENERIC_CALIBRATE_DELAY
 201         bool
 202         default y
 203
 204 config ARCH_MAY_HAVE_PC_FDC
 205         bool
 206
 207 config ZONE_DMA
 208         bool
 209
 210 config ARCH_SUPPORTS_UPROBES
 211         def_bool y
 212
 213 config ARCH_HAS_DMA_SET_COHERENT_MASK
 214         bool
 215
 216 config GENERIC_ISA_DMA
 217         bool
 218
 219 config FIQ
 220         bool
 221
 222 config NEED_RET_TO_USER
 223         bool
 224
 225 config ARCH_MTD_XIP
 226         bool
 227
 228 config ARM_PATCH_PHYS_VIRT
 229         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 230         default y
 231         depends on !XIP_KERNEL && MMU
 232         help
 233           Patch phys-to-virt and virt-to-phys translation functions at
 234           boot and module load time according to the position of the
 235           kernel in system memory.
 236
 237           This can only be used with non-XIP MMU kernels where the base
 238           of physical memory is at a 16MB boundary.
 239
 240           Only disable this option if you know that you do not require
 241           this feature (eg, building a kernel for a single machine) and
 242           you need to shrink the kernel to the minimal size.
 243
 244 config NEED_MACH_IO_H
 245         bool
 246         help
 247           Select this when mach/io.h is required to provide special
 248           definitions for this platform.  The need for mach/io.h should
 249           be avoided when possible.
 250
 251 config NEED_MACH_MEMORY_H
 252         bool
 253         help
 254           Select this when mach/memory.h is required to provide special
 255           definitions for this platform.  The need for mach/memory.h should
 256           be avoided when possible.
 257
 258 config PHYS_OFFSET
 259         hex "Physical address of main memory" if MMU
 260         depends on !ARM_PATCH_PHYS_VIRT
 261         default DRAM_BASE if !MMU
 262         default 0x00000000 if ARCH_EBSA110 || \
 263                         ARCH_FOOTBRIDGE || \
 264                         ARCH_INTEGRATOR || \
 265                         ARCH_IOP13XX || \
 266                         ARCH_KS8695 || \
 267                         ARCH_REALVIEW
 268         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 269         default 0x20000000 if ARCH_S5PV210
 270         default 0xc0000000 if ARCH_SA1100
 271         help
 272           Please provide the physical address corresponding to the
 273           location of main memory in your system.
 274
 275 config GENERIC_BUG
 276         def_bool y
 277         depends on BUG
 278
 279 config PGTABLE_LEVELS
 280         int
 281         default 3 if ARM_LPAE
 282         default 2
 283
 284 menu "System Type"
 285
 286 config MMU
 287         bool "MMU-based Paged Memory Management Support"
 288         default y
 289         help
 290           Select if you want MMU-based virtualised addressing space
 291           support by paged memory management. If unsure, say 'Y'.
 292
 293 config ARCH_MMAP_RND_BITS_MIN
 294         default 8
 295
 296 config ARCH_MMAP_RND_BITS_MAX
 297         default 14 if PAGE_OFFSET=0x40000000
 298         default 15 if PAGE_OFFSET=0x80000000
 299         default 16
 300
 301 #
 302 # The "ARM system type" choice list is ordered alphabetically by option
 303 # text.  Please add new entries in the option alphabetic order.
 304 #
 305 choice
 306         prompt "ARM system type"
 307         default ARM_SINGLE_ARMV7M if !MMU
 308         default ARCH_MULTIPLATFORM if MMU
 309
 310 config ARCH_MULTIPLATFORM
 311         bool "Allow multiple platforms to be selected"
 312         depends on MMU
 313         select ARM_HAS_SG_CHAIN
 314         select ARM_PATCH_PHYS_VIRT
 315         select AUTO_ZRELADDR
 316         select TIMER_OF
 317         select COMMON_CLK
 318         select GENERIC_CLOCKEVENTS
 319         select GENERIC_IRQ_MULTI_HANDLER
 320         select HAVE_PCI
 321         select PCI_DOMAINS_GENERIC if PCI
 322         select SPARSE_IRQ
 323         select USE_OF
 324
 325 config ARM_SINGLE_ARMV7M
 326         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 327         depends on !MMU
 328         select ARM_NVIC
 329         select AUTO_ZRELADDR
 330         select TIMER_OF
 331         select COMMON_CLK
 332         select CPU_V7M
 333         select GENERIC_CLOCKEVENTS
 334         select NO_IOPORT_MAP
 335         select SPARSE_IRQ
 336         select USE_OF
 337
 338 config ARCH_EBSA110
 339         bool "EBSA-110"
 340         select ARCH_USES_GETTIMEOFFSET
 341         select CPU_SA110
 342         select ISA
 343         select NEED_MACH_IO_H
 344         select NEED_MACH_MEMORY_H
 345         select NO_IOPORT_MAP
 346         help
 347           This is an evaluation board for the StrongARM processor available
 348           from Digital. It has limited hardware on-board, including an
 349           Ethernet interface, two PCMCIA sockets, two serial ports and a
 350           parallel port.
 351
 352 config ARCH_EP93XX
 353         bool "EP93xx-based"
 354         select ARCH_SPARSEMEM_ENABLE
 355         select ARM_AMBA
 356         imply ARM_PATCH_PHYS_VIRT
 357         select ARM_VIC
 358         select AUTO_ZRELADDR
 359         select CLKDEV_LOOKUP
 360         select CLKSRC_MMIO
 361         select CPU_ARM920T
 362         select GENERIC_CLOCKEVENTS
 363         select GPIOLIB
 364         help
 365           This enables support for the Cirrus EP93xx series of CPUs.
 366
 367 config ARCH_FOOTBRIDGE
 368         bool "FootBridge"
 369         select CPU_SA110
 370         select FOOTBRIDGE
 371         select GENERIC_CLOCKEVENTS
 372         select HAVE_IDE
 373         select NEED_MACH_IO_H if !MMU
 374         select NEED_MACH_MEMORY_H
 375         help
 376           Support for systems based on the DC21285 companion chip
 377           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 378
 379 config ARCH_NETX
 380         bool "Hilscher NetX based"
 381         select ARM_VIC
 382         select CLKSRC_MMIO
 383         select CPU_ARM926T
 384         select GENERIC_CLOCKEVENTS
 385         help
 386           This enables support for systems based on the Hilscher NetX Soc
 387
 388 config ARCH_IOP13XX
 389         bool "IOP13xx-based"
 390         depends on MMU
 391         select CPU_XSC3
 392         select NEED_MACH_MEMORY_H
 393         select NEED_RET_TO_USER
 394         select FORCE_PCI
 395         select PLAT_IOP
 396         select VMSPLIT_1G
 397         select SPARSE_IRQ
 398         help
 399           Support for Intel's IOP13XX (XScale) family of processors.
 400
 401 config ARCH_IOP32X
 402         bool "IOP32x-based"
 403         depends on MMU
 404         select CPU_XSCALE
 405         select GPIO_IOP
 406         select GPIOLIB
 407         select NEED_RET_TO_USER
 408         select FORCE_PCI
 409         select PLAT_IOP
 410         help
 411           Support for Intel's 80219 and IOP32X (XScale) family of
 412           processors.
 413
 414 config ARCH_IOP33X
 415         bool "IOP33x-based"
 416         depends on MMU
 417         select CPU_XSCALE
 418         select GPIO_IOP
 419         select GPIOLIB
 420         select NEED_RET_TO_USER
 421         select FORCE_PCI
 422         select PLAT_IOP
 423         help
 424           Support for Intel's IOP33X (XScale) family of processors.
 425
 426 config ARCH_IXP4XX
 427         bool "IXP4xx-based"
 428         depends on MMU
 429         select ARCH_HAS_DMA_SET_COHERENT_MASK
 430         select ARCH_SUPPORTS_BIG_ENDIAN
 431         select CPU_XSCALE
 432         select DMABOUNCE if PCI
 433         select GENERIC_CLOCKEVENTS
 434         select GENERIC_IRQ_MULTI_HANDLER
 435         select GPIO_IXP4XX
 436         select GPIOLIB
 437         select HAVE_PCI
 438         select IXP4XX_IRQ
 439         select IXP4XX_TIMER
 440         select NEED_MACH_IO_H
 441         select USB_EHCI_BIG_ENDIAN_DESC
 442         select USB_EHCI_BIG_ENDIAN_MMIO
 443         help
 444           Support for Intel's IXP4XX (XScale) family of processors.
 445
 446 config ARCH_DOVE
 447         bool "Marvell Dove"
 448         select CPU_PJ4
 449         select GENERIC_CLOCKEVENTS
 450         select GENERIC_IRQ_MULTI_HANDLER
 451         select GPIOLIB
 452         select HAVE_PCI
 453         select MVEBU_MBUS
 454         select PINCTRL
 455         select PINCTRL_DOVE
 456         select PLAT_ORION_LEGACY
 457         select SPARSE_IRQ
 458         select PM_GENERIC_DOMAINS if PM
 459         help
 460           Support for the Marvell Dove SoC 88AP510
 461
 462 config ARCH_KS8695
 463         bool "Micrel/Kendin KS8695"
 464         select CLKSRC_MMIO
 465         select CPU_ARM922T
 466         select GENERIC_CLOCKEVENTS
 467         select GPIOLIB
 468         select NEED_MACH_MEMORY_H
 469         help
 470           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 471           System-on-Chip devices.
 472
 473 config ARCH_W90X900
 474         bool "Nuvoton W90X900 CPU"
 475         select CLKDEV_LOOKUP
 476         select CLKSRC_MMIO
 477         select CPU_ARM926T
 478         select GENERIC_CLOCKEVENTS
 479         select GPIOLIB
 480         help
 481           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 482           At present, the w90x900 has been renamed nuc900, regarding
 483           the ARM series product line, you can login the following
 484           link address to know more.
 485
 486           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 487                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 488
 489 config ARCH_LPC32XX
 490         bool "NXP LPC32XX"
 491         select ARM_AMBA
 492         select CLKDEV_LOOKUP
 493         select CLKSRC_LPC32XX
 494         select COMMON_CLK
 495         select CPU_ARM926T
 496         select GENERIC_CLOCKEVENTS
 497         select GENERIC_IRQ_MULTI_HANDLER
 498         select GPIOLIB
 499         select SPARSE_IRQ
 500         select USE_OF
 501         help
 502           Support for the NXP LPC32XX family of processors
 503
 504 config ARCH_PXA
 505         bool "PXA2xx/PXA3xx-based"
 506         depends on MMU
 507         select ARCH_MTD_XIP
 508         select ARM_CPU_SUSPEND if PM
 509         select AUTO_ZRELADDR
 510         select COMMON_CLK
 511         select CLKDEV_LOOKUP
 512         select CLKSRC_PXA
 513         select CLKSRC_MMIO
 514         select TIMER_OF
 515         select CPU_XSCALE if !CPU_XSC3
 516         select GENERIC_CLOCKEVENTS
 517         select GENERIC_IRQ_MULTI_HANDLER
 518         select GPIO_PXA
 519         select GPIOLIB
 520         select HAVE_IDE
 521         select IRQ_DOMAIN
 522         select PLAT_PXA
 523         select SPARSE_IRQ
 524         help
 525           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 526
 527 config ARCH_RPC
 528         bool "RiscPC"
 529         depends on MMU
 530         select ARCH_ACORN
 531         select ARCH_MAY_HAVE_PC_FDC
 532         select ARCH_SPARSEMEM_ENABLE
 533         select ARCH_USES_GETTIMEOFFSET
 534         select CPU_SA110
 535         select FIQ
 536         select HAVE_IDE
 537         select HAVE_PATA_PLATFORM
 538         select ISA_DMA_API
 539         select NEED_MACH_IO_H
 540         select NEED_MACH_MEMORY_H
 541         select NO_IOPORT_MAP
 542         help
 543           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 544           CD-ROM interface, serial and parallel port, and the floppy drive.
 545
 546 config ARCH_SA1100
 547         bool "SA1100-based"
 548         select ARCH_MTD_XIP
 549         select ARCH_SPARSEMEM_ENABLE
 550         select CLKDEV_LOOKUP
 551         select CLKSRC_MMIO
 552         select CLKSRC_PXA
 553         select TIMER_OF if OF
 554         select CPU_FREQ
 555         select CPU_SA1100
 556         select GENERIC_CLOCKEVENTS
 557         select GENERIC_IRQ_MULTI_HANDLER
 558         select GPIOLIB
 559         select HAVE_IDE
 560         select IRQ_DOMAIN
 561         select ISA
 562         select NEED_MACH_MEMORY_H
 563         select SPARSE_IRQ
 564         help
 565           Support for StrongARM 11x0 based boards.
 566
 567 config ARCH_S3C24XX
 568         bool "Samsung S3C24XX SoCs"
 569         select ATAGS
 570         select CLKDEV_LOOKUP
 571         select CLKSRC_SAMSUNG_PWM
 572         select GENERIC_CLOCKEVENTS
 573         select GPIO_SAMSUNG
 574         select GPIOLIB
 575         select GENERIC_IRQ_MULTI_HANDLER
 576         select HAVE_S3C2410_I2C if I2C
 577         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 578         select HAVE_S3C_RTC if RTC_CLASS
 579         select NEED_MACH_IO_H
 580         select SAMSUNG_ATAGS
 581         select USE_OF
 582         help
 583           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 584           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 585           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 586           Samsung SMDK2410 development board (and derivatives).
 587
 588 config ARCH_DAVINCI
 589         bool "TI DaVinci"
 590         select ARCH_HAS_HOLES_MEMORYMODEL
 591         select COMMON_CLK
 592         select CPU_ARM926T
 593         select GENERIC_ALLOCATOR
 594         select GENERIC_CLOCKEVENTS
 595         select GENERIC_IRQ_CHIP
 596         select GENERIC_IRQ_MULTI_HANDLER
 597         select GPIOLIB
 598         select HAVE_IDE
 599         select PM_GENERIC_DOMAINS if PM
 600         select PM_GENERIC_DOMAINS_OF if PM && OF
 601         select REGMAP_MMIO
 602         select RESET_CONTROLLER
 603         select SPARSE_IRQ
 604         select USE_OF
 605         select ZONE_DMA
 606         help
 607           Support for TI's DaVinci platform.
 608
 609 config ARCH_OMAP1
 610         bool "TI OMAP1"
 611         depends on MMU
 612         select ARCH_HAS_HOLES_MEMORYMODEL
 613         select ARCH_OMAP
 614         select CLKDEV_LOOKUP
 615         select CLKSRC_MMIO
 616         select GENERIC_CLOCKEVENTS
 617         select GENERIC_IRQ_CHIP
 618         select GENERIC_IRQ_MULTI_HANDLER
 619         select GPIOLIB
 620         select HAVE_IDE
 621         select IRQ_DOMAIN
 622         select NEED_MACH_IO_H if PCCARD
 623         select NEED_MACH_MEMORY_H
 624         select SPARSE_IRQ
 625         help
 626           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 627
 628 endchoice
 629
 630 menu "Multiple platform selection"
 631         depends on ARCH_MULTIPLATFORM
 632
 633 comment "CPU Core family selection"
 634
 635 config ARCH_MULTI_V4
 636         bool "ARMv4 based platforms (FA526)"
 637         depends on !ARCH_MULTI_V6_V7
 638         select ARCH_MULTI_V4_V5
 639         select CPU_FA526
 640
 641 config ARCH_MULTI_V4T
 642         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 643         depends on !ARCH_MULTI_V6_V7
 644         select ARCH_MULTI_V4_V5
 645         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 646                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 647                 CPU_ARM925T || CPU_ARM940T)
 648
 649 config ARCH_MULTI_V5
 650         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 651         depends on !ARCH_MULTI_V6_V7
 652         select ARCH_MULTI_V4_V5
 653         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 654                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 655                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 656
 657 config ARCH_MULTI_V4_V5
 658         bool
 659
 660 config ARCH_MULTI_V6
 661         bool "ARMv6 based platforms (ARM11)"
 662         select ARCH_MULTI_V6_V7
 663         select CPU_V6K
 664
 665 config ARCH_MULTI_V7
 666         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 667         default y
 668         select ARCH_MULTI_V6_V7
 669         select CPU_V7
 670         select HAVE_SMP
 671
 672 config ARCH_MULTI_V6_V7
 673         bool
 674         select MIGHT_HAVE_CACHE_L2X0
 675
 676 config ARCH_MULTI_CPU_AUTO
 677         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 678         select ARCH_MULTI_V5
 679
 680 endmenu
 681
 682 config ARCH_VIRT
 683         bool "Dummy Virtual Machine"
 684         depends on ARCH_MULTI_V7
 685         select ARM_AMBA
 686         select ARM_GIC
 687         select ARM_GIC_V2M if PCI
 688         select ARM_GIC_V3
 689         select ARM_GIC_V3_ITS if PCI
 690         select ARM_PSCI
 691         select HAVE_ARM_ARCH_TIMER
 692         select ARCH_SUPPORTS_BIG_ENDIAN
 693
 694 #
 695 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 696 # Kconfigs may be included either alphabetically (according to the
 697 # plat- suffix) or along side the corresponding mach-* source.
 698 #
 699 source "arch/arm/mach-actions/Kconfig"
 700
 701 source "arch/arm/mach-alpine/Kconfig"
 702
 703 source "arch/arm/mach-artpec/Kconfig"
 704
 705 source "arch/arm/mach-asm9260/Kconfig"
 706
 707 source "arch/arm/mach-aspeed/Kconfig"
 708
 709 source "arch/arm/mach-at91/Kconfig"
 710
 711 source "arch/arm/mach-axxia/Kconfig"
 712
 713 source "arch/arm/mach-bcm/Kconfig"
 714
 715 source "arch/arm/mach-berlin/Kconfig"
 716
 717 source "arch/arm/mach-clps711x/Kconfig"
 718
 719 source "arch/arm/mach-cns3xxx/Kconfig"
 720
 721 source "arch/arm/mach-davinci/Kconfig"
 722
 723 source "arch/arm/mach-digicolor/Kconfig"
 724
 725 source "arch/arm/mach-dove/Kconfig"
 726
 727 source "arch/arm/mach-ep93xx/Kconfig"
 728
 729 source "arch/arm/mach-exynos/Kconfig"
 730 source "arch/arm/plat-samsung/Kconfig"
 731
 732 source "arch/arm/mach-footbridge/Kconfig"
 733
 734 source "arch/arm/mach-gemini/Kconfig"
 735
 736 source "arch/arm/mach-highbank/Kconfig"
 737
 738 source "arch/arm/mach-hisi/Kconfig"
 739
 740 source "arch/arm/mach-imx/Kconfig"
 741
 742 source "arch/arm/mach-integrator/Kconfig"
 743
 744 source "arch/arm/mach-iop13xx/Kconfig"
 745
 746 source "arch/arm/mach-iop32x/Kconfig"
 747
 748 source "arch/arm/mach-iop33x/Kconfig"
 749
 750 source "arch/arm/mach-ixp4xx/Kconfig"
 751
 752 source "arch/arm/mach-keystone/Kconfig"
 753
 754 source "arch/arm/mach-ks8695/Kconfig"
 755
 756 source "arch/arm/mach-mediatek/Kconfig"
 757
 758 source "arch/arm/mach-meson/Kconfig"
 759
 760 source "arch/arm/mach-milbeaut/Kconfig"
 761
 762 source "arch/arm/mach-mmp/Kconfig"
 763
 764 source "arch/arm/mach-moxart/Kconfig"
 765
 766 source "arch/arm/mach-mv78xx0/Kconfig"
 767
 768 source "arch/arm/mach-mvebu/Kconfig"
 769
 770 source "arch/arm/mach-mxs/Kconfig"
 771
 772 source "arch/arm/mach-netx/Kconfig"
 773
 774 source "arch/arm/mach-nomadik/Kconfig"
 775
 776 source "arch/arm/mach-npcm/Kconfig"
 777
 778 source "arch/arm/mach-nspire/Kconfig"
 779
 780 source "arch/arm/plat-omap/Kconfig"
 781
 782 source "arch/arm/mach-omap1/Kconfig"
 783
 784 source "arch/arm/mach-omap2/Kconfig"
 785
 786 source "arch/arm/mach-orion5x/Kconfig"
 787
 788 source "arch/arm/mach-oxnas/Kconfig"
 789
 790 source "arch/arm/mach-picoxcell/Kconfig"
 791
 792 source "arch/arm/mach-prima2/Kconfig"
 793
 794 source "arch/arm/mach-pxa/Kconfig"
 795 source "arch/arm/plat-pxa/Kconfig"
 796
 797 source "arch/arm/mach-qcom/Kconfig"
 798
 799 source "arch/arm/mach-rda/Kconfig"
 800
 801 source "arch/arm/mach-realview/Kconfig"
 802
 803 source "arch/arm/mach-rockchip/Kconfig"
 804
 805 source "arch/arm/mach-s3c24xx/Kconfig"
 806
 807 source "arch/arm/mach-s3c64xx/Kconfig"
 808
 809 source "arch/arm/mach-s5pv210/Kconfig"
 810
 811 source "arch/arm/mach-sa1100/Kconfig"
 812
 813 source "arch/arm/mach-shmobile/Kconfig"
 814
 815 source "arch/arm/mach-socfpga/Kconfig"
 816
 817 source "arch/arm/mach-spear/Kconfig"
 818
 819 source "arch/arm/mach-sti/Kconfig"
 820
 821 source "arch/arm/mach-stm32/Kconfig"
 822
 823 source "arch/arm/mach-sunxi/Kconfig"
 824
 825 source "arch/arm/mach-tango/Kconfig"
 826
 827 source "arch/arm/mach-tegra/Kconfig"
 828
 829 source "arch/arm/mach-u300/Kconfig"
 830
 831 source "arch/arm/mach-uniphier/Kconfig"
 832
 833 source "arch/arm/mach-ux500/Kconfig"
 834
 835 source "arch/arm/mach-versatile/Kconfig"
 836
 837 source "arch/arm/mach-vexpress/Kconfig"
 838 source "arch/arm/plat-versatile/Kconfig"
 839
 840 source "arch/arm/mach-vt8500/Kconfig"
 841
 842 source "arch/arm/mach-w90x900/Kconfig"
 843
 844 source "arch/arm/mach-zx/Kconfig"
 845
 846 source "arch/arm/mach-zynq/Kconfig"
 847
 848 # ARMv7-M architecture
 849 config ARCH_EFM32
 850         bool "Energy Micro efm32"
 851         depends on ARM_SINGLE_ARMV7M
 852         select GPIOLIB
 853         help
 854           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 855           processors.
 856
 857 config ARCH_LPC18XX
 858         bool "NXP LPC18xx/LPC43xx"
 859         depends on ARM_SINGLE_ARMV7M
 860         select ARCH_HAS_RESET_CONTROLLER
 861         select ARM_AMBA
 862         select CLKSRC_LPC32XX
 863         select PINCTRL
 864         help
 865           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 866           high performance microcontrollers.
 867
 868 config ARCH_MPS2
 869         bool "ARM MPS2 platform"
 870         depends on ARM_SINGLE_ARMV7M
 871         select ARM_AMBA
 872         select CLKSRC_MPS2
 873         help
 874           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 875           with a range of available cores like Cortex-M3/M4/M7.
 876
 877           Please, note that depends which Application Note is used memory map
 878           for the platform may vary, so adjustment of RAM base might be needed.
 879
 880 # Definitions to make life easier
 881 config ARCH_ACORN
 882         bool
 883
 884 config PLAT_IOP
 885         bool
 886         select GENERIC_CLOCKEVENTS
 887
 888 config PLAT_ORION
 889         bool
 890         select CLKSRC_MMIO
 891         select COMMON_CLK
 892         select GENERIC_IRQ_CHIP
 893         select IRQ_DOMAIN
 894
 895 config PLAT_ORION_LEGACY
 896         bool
 897         select PLAT_ORION
 898
 899 config PLAT_PXA
 900         bool
 901
 902 config PLAT_VERSATILE
 903         bool
 904
 905 source "arch/arm/mm/Kconfig"
 906
 907 config IWMMXT
 908         bool "Enable iWMMXt support"
 909         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 910         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 911         help
 912           Enable support for iWMMXt context switching at run time if
 913           running on a CPU that supports it.
 914
 915 if !MMU
 916 source "arch/arm/Kconfig-nommu"
 917 endif
 918
 919 config PJ4B_ERRATA_4742
 920         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 921         depends on CPU_PJ4B && MACH_ARMADA_370
 922         default y
 923         help
 924           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 925           Event (WFE) IDLE states, a specific timing sensitivity exists between
 926           the retiring WFI/WFE instructions and the newly issued subsequent
 927           instructions.  This sensitivity can result in a CPU hang scenario.
 928           Workaround:
 929           The software must insert either a Data Synchronization Barrier (DSB)
 930           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 931           instruction
 932
 933 config ARM_ERRATA_326103
 934         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 935         depends on CPU_V6
 936         help
 937           Executing a SWP instruction to read-only memory does not set bit 11
 938           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 939           treat the access as a read, preventing a COW from occurring and
 940           causing the faulting task to livelock.
 941
 942 config ARM_ERRATA_411920
 943         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 944         depends on CPU_V6 || CPU_V6K
 945         help
 946           Invalidation of the Instruction Cache operation can
 947           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 948           It does not affect the MPCore. This option enables the ARM Ltd.
 949           recommended workaround.
 950
 951 config ARM_ERRATA_430973
 952         bool "ARM errata: Stale prediction on replaced interworking branch"
 953         depends on CPU_V7
 954         help
 955           This option enables the workaround for the 430973 Cortex-A8
 956           r1p* erratum. If a code sequence containing an ARM/Thumb
 957           interworking branch is replaced with another code sequence at the
 958           same virtual address, whether due to self-modifying code or virtual
 959           to physical address re-mapping, Cortex-A8 does not recover from the
 960           stale interworking branch prediction. This results in Cortex-A8
 961           executing the new code sequence in the incorrect ARM or Thumb state.
 962           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 963           and also flushes the branch target cache at every context switch.
 964           Note that setting specific bits in the ACTLR register may not be
 965           available in non-secure mode.
 966
 967 config ARM_ERRATA_458693
 968         bool "ARM errata: Processor deadlock when a false hazard is created"
 969         depends on CPU_V7
 970         depends on !ARCH_MULTIPLATFORM
 971         help
 972           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
 973           erratum. For very specific sequences of memory operations, it is
 974           possible for a hazard condition intended for a cache line to instead
 975           be incorrectly associated with a different cache line. This false
 976           hazard might then cause a processor deadlock. The workaround enables
 977           the L1 caching of the NEON accesses and disables the PLD instruction
 978           in the ACTLR register. Note that setting specific bits in the ACTLR
 979           register may not be available in non-secure mode.
 980
 981 config ARM_ERRATA_460075
 982         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
 983         depends on CPU_V7
 984         depends on !ARCH_MULTIPLATFORM
 985         help
 986           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
 987           erratum. Any asynchronous access to the L2 cache may encounter a
 988           situation in which recent store transactions to the L2 cache are lost
 989           and overwritten with stale memory contents from external memory. The
 990           workaround disables the write-allocate mode for the L2 cache via the
 991           ACTLR register. Note that setting specific bits in the ACTLR register
 992           may not be available in non-secure mode.
 993
 994 config ARM_ERRATA_742230
 995         bool "ARM errata: DMB operation may be faulty"
 996         depends on CPU_V7 && SMP
 997         depends on !ARCH_MULTIPLATFORM
 998         help
 999           This option enables the workaround for the 742230 Cortex-A9
1000           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1001           between two write operations may not ensure the correct visibility
1002           ordering of the two writes. This workaround sets a specific bit in
1003           the diagnostic register of the Cortex-A9 which causes the DMB
1004           instruction to behave as a DSB, ensuring the correct behaviour of
1005           the two writes.
1006
1007 config ARM_ERRATA_742231
1008         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1009         depends on CPU_V7 && SMP
1010         depends on !ARCH_MULTIPLATFORM
1011         help
1012           This option enables the workaround for the 742231 Cortex-A9
1013           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1014           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1015           accessing some data located in the same cache line, may get corrupted
1016           data due to bad handling of the address hazard when the line gets
1017           replaced from one of the CPUs at the same time as another CPU is
1018           accessing it. This workaround sets specific bits in the diagnostic
1019           register of the Cortex-A9 which reduces the linefill issuing
1020           capabilities of the processor.
1021
1022 config ARM_ERRATA_643719
1023         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1024         depends on CPU_V7 && SMP
1025         default y
1026         help
1027           This option enables the workaround for the 643719 Cortex-A9 (prior to
1028           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1029           register returns zero when it should return one. The workaround
1030           corrects this value, ensuring cache maintenance operations which use
1031           it behave as intended and avoiding data corruption.
1032
1033 config ARM_ERRATA_720789
1034         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1035         depends on CPU_V7
1036         help
1037           This option enables the workaround for the 720789 Cortex-A9 (prior to
1038           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1039           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1040           As a consequence of this erratum, some TLB entries which should be
1041           invalidated are not, resulting in an incoherency in the system page
1042           tables. The workaround changes the TLB flushing routines to invalidate
1043           entries regardless of the ASID.
1044
1045 config ARM_ERRATA_743622
1046         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1047         depends on CPU_V7
1048         depends on !ARCH_MULTIPLATFORM
1049         help
1050           This option enables the workaround for the 743622 Cortex-A9
1051           (r2p*) erratum. Under very rare conditions, a faulty
1052           optimisation in the Cortex-A9 Store Buffer may lead to data
1053           corruption. This workaround sets a specific bit in the diagnostic
1054           register of the Cortex-A9 which disables the Store Buffer
1055           optimisation, preventing the defect from occurring. This has no
1056           visible impact on the overall performance or power consumption of the
1057           processor.
1058
1059 config ARM_ERRATA_751472
1060         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1061         depends on CPU_V7
1062         depends on !ARCH_MULTIPLATFORM
1063         help
1064           This option enables the workaround for the 751472 Cortex-A9 (prior
1065           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1066           completion of a following broadcasted operation if the second
1067           operation is received by a CPU before the ICIALLUIS has completed,
1068           potentially leading to corrupted entries in the cache or TLB.
1069
1070 config ARM_ERRATA_754322
1071         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1072         depends on CPU_V7
1073         help
1074           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1075           r3p*) erratum. A speculative memory access may cause a page table walk
1076           which starts prior to an ASID switch but completes afterwards. This
1077           can populate the micro-TLB with a stale entry which may be hit with
1078           the new ASID. This workaround places two dsb instructions in the mm
1079           switching code so that no page table walks can cross the ASID switch.
1080
1081 config ARM_ERRATA_754327
1082         bool "ARM errata: no automatic Store Buffer drain"
1083         depends on CPU_V7 && SMP
1084         help
1085           This option enables the workaround for the 754327 Cortex-A9 (prior to
1086           r2p0) erratum. The Store Buffer does not have any automatic draining
1087           mechanism and therefore a livelock may occur if an external agent
1088           continuously polls a memory location waiting to observe an update.
1089           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1090           written polling loops from denying visibility of updates to memory.
1091
1092 config ARM_ERRATA_364296
1093         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1094         depends on CPU_V6
1095         help
1096           This options enables the workaround for the 364296 ARM1136
1097           r0p2 erratum (possible cache data corruption with
1098           hit-under-miss enabled). It sets the undocumented bit 31 in
1099           the auxiliary control register and the FI bit in the control
1100           register, thus disabling hit-under-miss without putting the
1101           processor into full low interrupt latency mode. ARM11MPCore
1102           is not affected.
1103
1104 config ARM_ERRATA_764369
1105         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1106         depends on CPU_V7 && SMP
1107         help
1108           This option enables the workaround for erratum 764369
1109           affecting Cortex-A9 MPCore with two or more processors (all
1110           current revisions). Under certain timing circumstances, a data
1111           cache line maintenance operation by MVA targeting an Inner
1112           Shareable memory region may fail to proceed up to either the
1113           Point of Coherency or to the Point of Unification of the
1114           system. This workaround adds a DSB instruction before the
1115           relevant cache maintenance functions and sets a specific bit
1116           in the diagnostic control register of the SCU.
1117
1118 config ARM_ERRATA_775420
1119        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1120        depends on CPU_V7
1121        help
1122          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1123          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1124          operation aborts with MMU exception, it might cause the processor
1125          to deadlock. This workaround puts DSB before executing ISB if
1126          an abort may occur on cache maintenance.
1127
1128 config ARM_ERRATA_798181
1129         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1130         depends on CPU_V7 && SMP
1131         help
1132           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1133           adequately shooting down all use of the old entries. This
1134           option enables the Linux kernel workaround for this erratum
1135           which sends an IPI to the CPUs that are running the same ASID
1136           as the one being invalidated.
1137
1138 config ARM_ERRATA_773022
1139         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1140         depends on CPU_V7
1141         help
1142           This option enables the workaround for the 773022 Cortex-A15
1143           (up to r0p4) erratum. In certain rare sequences of code, the
1144           loop buffer may deliver incorrect instructions. This
1145           workaround disables the loop buffer to avoid the erratum.
1146
1147 config ARM_ERRATA_818325_852422
1148         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1149         depends on CPU_V7
1150         help
1151           This option enables the workaround for:
1152           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1153             instruction might deadlock.  Fixed in r0p1.
1154           - Cortex-A12 852422: Execution of a sequence of instructions might
1155             lead to either a data corruption or a CPU deadlock.  Not fixed in
1156             any Cortex-A12 cores yet.
1157           This workaround for all both errata involves setting bit[12] of the
1158           Feature Register. This bit disables an optimisation applied to a
1159           sequence of 2 instructions that use opposing condition codes.
1160
1161 config ARM_ERRATA_821420
1162         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1163         depends on CPU_V7
1164         help
1165           This option enables the workaround for the 821420 Cortex-A12
1166           (all revs) erratum. In very rare timing conditions, a sequence
1167           of VMOV to Core registers instructions, for which the second
1168           one is in the shadow of a branch or abort, can lead to a
1169           deadlock when the VMOV instructions are issued out-of-order.
1170
1171 config ARM_ERRATA_825619
1172         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1173         depends on CPU_V7
1174         help
1175           This option enables the workaround for the 825619 Cortex-A12
1176           (all revs) erratum. Within rare timing constraints, executing a
1177           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1178           and Device/Strongly-Ordered loads and stores might cause deadlock
1179
1180 config ARM_ERRATA_857271
1181         bool "ARM errata: A12: CPU might deadlock under some very rare internal conditions"
1182         depends on CPU_V7
1183         help
1184           This option enables the workaround for the 857271 Cortex-A12
1185           (all revs) erratum. Under very rare timing conditions, the CPU might
1186           hang. The workaround is expected to have a < 1% performance impact.
1187
1188 config ARM_ERRATA_852421
1189         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1190         depends on CPU_V7
1191         help
1192           This option enables the workaround for the 852421 Cortex-A17
1193           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1194           execution of a DMB ST instruction might fail to properly order
1195           stores from GroupA and stores from GroupB.
1196
1197 config ARM_ERRATA_852423
1198         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1199         depends on CPU_V7
1200         help
1201           This option enables the workaround for:
1202           - Cortex-A17 852423: Execution of a sequence of instructions might
1203             lead to either a data corruption or a CPU deadlock.  Not fixed in
1204             any Cortex-A17 cores yet.
1205           This is identical to Cortex-A12 erratum 852422.  It is a separate
1206           config option from the A12 erratum due to the way errata are checked
1207           for and handled.
1208
1209 config ARM_ERRATA_857272
1210         bool "ARM errata: A17: CPU might deadlock under some very rare internal conditions"
1211         depends on CPU_V7
1212         help
1213           This option enables the workaround for the 857272 Cortex-A17 erratum.
1214           This erratum is not known to be fixed in any A17 revision.
1215           This is identical to Cortex-A12 erratum 857271.  It is a separate
1216           config option from the A12 erratum due to the way errata are checked
1217           for and handled.
1218
1219 endmenu
1220
1221 source "arch/arm/common/Kconfig"
1222
1223 menu "Bus support"
1224
1225 config ISA
1226         bool
1227         help
1228           Find out whether you have ISA slots on your motherboard.  ISA is the
1229           name of a bus system, i.e. the way the CPU talks to the other stuff
1230           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1231           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1232           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1233
1234 # Select ISA DMA controller support
1235 config ISA_DMA
1236         bool
1237         select ISA_DMA_API
1238
1239 # Select ISA DMA interface
1240 config ISA_DMA_API
1241         bool
1242
1243 config PCI_NANOENGINE
1244         bool "BSE nanoEngine PCI support"
1245         depends on SA1100_NANOENGINE
1246         help
1247           Enable PCI on the BSE nanoEngine board.
1248
1249 config PCI_HOST_ITE8152
1250         bool
1251         depends on PCI && MACH_ARMCORE
1252         default y
1253         select DMABOUNCE
1254
1255 config ARM_ERRATA_814220
1256         bool "ARM errata: Cache maintenance by set/way operations can execute out of order"
1257         depends on CPU_V7
1258         help
1259           The v7 ARM states that all cache and branch predictor maintenance
1260           operations that do not specify an address execute, relative to
1261           each other, in program order.
1262           However, because of this erratum, an L2 set/way cache maintenance
1263           operation can overtake an L1 set/way cache maintenance operation.
1264           This ERRATA only affected the Cortex-A7 and present in r0p2, r0p3,
1265           r0p4, r0p5.
1266
1267 endmenu
1268
1269 menu "Kernel Features"
1270
1271 config HAVE_SMP
1272         bool
1273         help
1274           This option should be selected by machines which have an SMP-
1275           capable CPU.
1276
1277           The only effect of this option is to make the SMP-related
1278           options available to the user for configuration.
1279
1280 config SMP
1281         bool "Symmetric Multi-Processing"
1282         depends on CPU_V6K || CPU_V7
1283         depends on GENERIC_CLOCKEVENTS
1284         depends on HAVE_SMP
1285         depends on MMU || ARM_MPU
1286         select IRQ_WORK
1287         help
1288           This enables support for systems with more than one CPU. If you have
1289           a system with only one CPU, say N. If you have a system with more
1290           than one CPU, say Y.
1291
1292           If you say N here, the kernel will run on uni- and multiprocessor
1293           machines, but will use only one CPU of a multiprocessor machine. If
1294           you say Y here, the kernel will run on many, but not all,
1295           uniprocessor machines. On a uniprocessor machine, the kernel
1296           will run faster if you say N here.
1297
1298           See also <file:Documentation/x86/i386/IO-APIC.rst>,
1299           <file:Documentation/lockup-watchdogs.txt> and the SMP-HOWTO available at
1300           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1301
1302           If you don't know what to do here, say N.
1303
1304 config SMP_ON_UP
1305         bool "Allow booting SMP kernel on uniprocessor systems"
1306         depends on SMP && !XIP_KERNEL && MMU
1307         default y
1308         help
1309           SMP kernels contain instructions which fail on non-SMP processors.
1310           Enabling this option allows the kernel to modify itself to make
1311           these instructions safe.  Disabling it allows about 1K of space
1312           savings.
1313
1314           If you don't know what to do here, say Y.
1315
1316 config ARM_CPU_TOPOLOGY
1317         bool "Support cpu topology definition"
1318         depends on SMP && CPU_V7
1319         default y
1320         help
1321           Support ARM cpu topology definition. The MPIDR register defines
1322           affinity between processors which is then used to describe the cpu
1323           topology of an ARM System.
1324
1325 config SCHED_MC
1326         bool "Multi-core scheduler support"
1327         depends on ARM_CPU_TOPOLOGY
1328         help
1329           Multi-core scheduler support improves the CPU scheduler's decision
1330           making when dealing with multi-core CPU chips at a cost of slightly
1331           increased overhead in some places. If unsure say N here.
1332
1333 config SCHED_SMT
1334         bool "SMT scheduler support"
1335         depends on ARM_CPU_TOPOLOGY
1336         help
1337           Improves the CPU scheduler's decision making when dealing with
1338           MultiThreading at a cost of slightly increased overhead in some
1339           places. If unsure say N here.
1340
1341 config HAVE_ARM_SCU
1342         bool
1343         help
1344           This option enables support for the ARM snoop control unit
1345
1346 config HAVE_ARM_ARCH_TIMER
1347         bool "Architected timer support"
1348         depends on CPU_V7
1349         select ARM_ARCH_TIMER
1350         select GENERIC_CLOCKEVENTS
1351         help
1352           This option enables support for the ARM architected timer
1353
1354 config HAVE_ARM_TWD
1355         bool
1356         help
1357           This options enables support for the ARM timer and watchdog unit
1358
1359 config MCPM
1360         bool "Multi-Cluster Power Management"
1361         depends on CPU_V7 && SMP
1362         help
1363           This option provides the common power management infrastructure
1364           for (multi-)cluster based systems, such as big.LITTLE based
1365           systems.
1366
1367 config MCPM_QUAD_CLUSTER
1368         bool
1369         depends on MCPM
1370         help
1371           To avoid wasting resources unnecessarily, MCPM only supports up
1372           to 2 clusters by default.
1373           Platforms with 3 or 4 clusters that use MCPM must select this
1374           option to allow the additional clusters to be managed.
1375
1376 config BIG_LITTLE
1377         bool "big.LITTLE support (Experimental)"
1378         depends on CPU_V7 && SMP
1379         select MCPM
1380         help
1381           This option enables support selections for the big.LITTLE
1382           system architecture.
1383
1384 config BL_SWITCHER
1385         bool "big.LITTLE switcher support"
1386         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1387         select CPU_PM
1388         help
1389           The big.LITTLE "switcher" provides the core functionality to
1390           transparently handle transition between a cluster of A15's
1391           and a cluster of A7's in a big.LITTLE system.
1392
1393 config BL_SWITCHER_DUMMY_IF
1394         tristate "Simple big.LITTLE switcher user interface"
1395         depends on BL_SWITCHER && DEBUG_KERNEL
1396         help
1397           This is a simple and dummy char dev interface to control
1398           the big.LITTLE switcher core code.  It is meant for
1399           debugging purposes only.
1400
1401 choice
1402         prompt "Memory split"
1403         depends on MMU
1404         default VMSPLIT_3G
1405         help
1406           Select the desired split between kernel and user memory.
1407
1408           If you are not absolutely sure what you are doing, leave this
1409           option alone!
1410
1411         config VMSPLIT_3G
1412                 bool "3G/1G user/kernel split"
1413         config VMSPLIT_3G_OPT
1414                 depends on !ARM_LPAE
1415                 bool "3G/1G user/kernel split (for full 1G low memory)"
1416         config VMSPLIT_2G
1417                 bool "2G/2G user/kernel split"
1418         config VMSPLIT_1G
1419                 bool "1G/3G user/kernel split"
1420 endchoice
1421
1422 config PAGE_OFFSET
1423         hex
1424         default PHYS_OFFSET if !MMU
1425         default 0x40000000 if VMSPLIT_1G
1426         default 0x80000000 if VMSPLIT_2G
1427         default 0xB0000000 if VMSPLIT_3G_OPT
1428         default 0xC0000000
1429
1430 config NR_CPUS
1431         int "Maximum number of CPUs (2-32)"
1432         range 2 32
1433         depends on SMP
1434         default "4"
1435
1436 config HOTPLUG_CPU
1437         bool "Support for hot-pluggable CPUs"
1438         depends on SMP
1439         select GENERIC_IRQ_MIGRATION
1440         help
1441           Say Y here to experiment with turning CPUs off and on.  CPUs
1442           can be controlled through /sys/devices/system/cpu.
1443
1444 config ARM_PSCI
1445         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1446         depends on HAVE_ARM_SMCCC
1447         select ARM_PSCI_FW
1448         help
1449           Say Y here if you want Linux to communicate with system firmware
1450           implementing the PSCI specification for CPU-centric power
1451           management operations described in ARM document number ARM DEN
1452           0022A ("Power State Coordination Interface System Software on
1453           ARM processors").
1454
1455 # The GPIO number here must be sorted by descending number. In case of
1456 # a multiplatform kernel, we just want the highest value required by the
1457 # selected platforms.
1458 config ARCH_NR_GPIO
1459         int
1460         default 2048 if ARCH_SOCFPGA
1461         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1462                 ARCH_ZYNQ
1463         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1464                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1465         default 416 if ARCH_SUNXI
1466         default 392 if ARCH_U8500
1467         default 352 if ARCH_VT8500
1468         default 288 if ARCH_ROCKCHIP
1469         default 264 if MACH_H4700
1470         default 0
1471         help
1472           Maximum number of GPIOs in the system.
1473
1474           If unsure, leave the default value.
1475
1476 config HZ_FIXED
1477         int
1478         default 200 if ARCH_EBSA110
1479         default 128 if SOC_AT91RM9200
1480         default 0
1481
1482 choice
1483         depends on HZ_FIXED = 0
1484         prompt "Timer frequency"
1485
1486 config HZ_100
1487         bool "100 Hz"
1488
1489 config HZ_200
1490         bool "200 Hz"
1491
1492 config HZ_250
1493         bool "250 Hz"
1494
1495 config HZ_300
1496         bool "300 Hz"
1497
1498 config HZ_500
1499         bool "500 Hz"
1500
1501 config HZ_1000
1502         bool "1000 Hz"
1503
1504 endchoice
1505
1506 config HZ
1507         int
1508         default HZ_FIXED if HZ_FIXED != 0
1509         default 100 if HZ_100
1510         default 200 if HZ_200
1511         default 250 if HZ_250
1512         default 300 if HZ_300
1513         default 500 if HZ_500
1514         default 1000
1515
1516 config SCHED_HRTICK
1517         def_bool HIGH_RES_TIMERS
1518
1519 config THUMB2_KERNEL
1520         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1521         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1522         default y if CPU_THUMBONLY
1523         select ARM_UNWIND
1524         help
1525           By enabling this option, the kernel will be compiled in
1526           Thumb-2 mode.
1527
1528           If unsure, say N.
1529
1530 config THUMB2_AVOID_R_ARM_THM_JUMP11
1531         bool "Work around buggy Thumb-2 short branch relocations in gas"
1532         depends on THUMB2_KERNEL && MODULES
1533         default y
1534         help
1535           Various binutils versions can resolve Thumb-2 branches to
1536           locally-defined, preemptible global symbols as short-range "b.n"
1537           branch instructions.
1538
1539           This is a problem, because there's no guarantee the final
1540           destination of the symbol, or any candidate locations for a
1541           trampoline, are within range of the branch.  For this reason, the
1542           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1543           relocation in modules at all, and it makes little sense to add
1544           support.
1545
1546           The symptom is that the kernel fails with an "unsupported
1547           relocation" error when loading some modules.
1548
1549           Until fixed tools are available, passing
1550           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1551           code which hits this problem, at the cost of a bit of extra runtime
1552           stack usage in some cases.
1553
1554           The problem is described in more detail at:
1555               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1556
1557           Only Thumb-2 kernels are affected.
1558
1559           Unless you are sure your tools don't have this problem, say Y.
1560
1561 config ARM_PATCH_IDIV
1562         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1563         depends on CPU_32v7 && !XIP_KERNEL
1564         default y
1565         help
1566           The ARM compiler inserts calls to __aeabi_idiv() and
1567           __aeabi_uidiv() when it needs to perform division on signed
1568           and unsigned integers. Some v7 CPUs have support for the sdiv
1569           and udiv instructions that can be used to implement those
1570           functions.
1571
1572           Enabling this option allows the kernel to modify itself to
1573           replace the first two instructions of these library functions
1574           with the sdiv or udiv plus "bx lr" instructions when the CPU
1575           it is running on supports them. Typically this will be faster
1576           and less power intensive than running the original library
1577           code to do integer division.
1578
1579 config AEABI
1580         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && !CPU_V7M && !CPU_V6 && !CPU_V6K
1581         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K
1582         help
1583           This option allows for the kernel to be compiled using the latest
1584           ARM ABI (aka EABI).  This is only useful if you are using a user
1585           space environment that is also compiled with EABI.
1586
1587           Since there are major incompatibilities between the legacy ABI and
1588           EABI, especially with regard to structure member alignment, this
1589           option also changes the kernel syscall calling convention to
1590           disambiguate both ABIs and allow for backward compatibility support
1591           (selected with CONFIG_OABI_COMPAT).
1592
1593           To use this you need GCC version 4.0.0 or later.
1594
1595 config OABI_COMPAT
1596         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1597         depends on AEABI && !THUMB2_KERNEL
1598         help
1599           This option preserves the old syscall interface along with the
1600           new (ARM EABI) one. It also provides a compatibility layer to
1601           intercept syscalls that have structure arguments which layout
1602           in memory differs between the legacy ABI and the new ARM EABI
1603           (only for non "thumb" binaries). This option adds a tiny
1604           overhead to all syscalls and produces a slightly larger kernel.
1605
1606           The seccomp filter system will not be available when this is
1607           selected, since there is no way yet to sensibly distinguish
1608           between calling conventions during filtering.
1609
1610           If you know you'll be using only pure EABI user space then you
1611           can say N here. If this option is not selected and you attempt
1612           to execute a legacy ABI binary then the result will be
1613           UNPREDICTABLE (in fact it can be predicted that it won't work
1614           at all). If in doubt say N.
1615
1616 config ARCH_HAS_HOLES_MEMORYMODEL
1617         bool
1618
1619 config ARCH_SPARSEMEM_ENABLE
1620         bool
1621
1622 config ARCH_SPARSEMEM_DEFAULT
1623         def_bool ARCH_SPARSEMEM_ENABLE
1624
1625 config ARCH_SELECT_MEMORY_MODEL
1626         def_bool ARCH_SPARSEMEM_ENABLE
1627
1628 config HAVE_ARCH_PFN_VALID
1629         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1630
1631 config HAVE_GENERIC_GUP
1632         def_bool y
1633         depends on ARM_LPAE
1634
1635 config HIGHMEM
1636         bool "High Memory Support"
1637         depends on MMU
1638         help
1639           The address space of ARM processors is only 4 Gigabytes large
1640           and it has to accommodate user address space, kernel address
1641           space as well as some memory mapped IO. That means that, if you
1642           have a large amount of physical memory and/or IO, not all of the
1643           memory can be "permanently mapped" by the kernel. The physical
1644           memory that is not permanently mapped is called "high memory".
1645
1646           Depending on the selected kernel/user memory split, minimum
1647           vmalloc space and actual amount of RAM, you may not need this
1648           option which should result in a slightly faster kernel.
1649
1650           If unsure, say n.
1651
1652 config HIGHPTE
1653         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1654         depends on HIGHMEM
1655         default y
1656         help
1657           The VM uses one page of physical memory for each page table.
1658           For systems with a lot of processes, this can use a lot of
1659           precious low memory, eventually leading to low memory being
1660           consumed by page tables.  Setting this option will allow
1661           user-space 2nd level page tables to reside in high memory.
1662
1663 config CPU_SW_DOMAIN_PAN
1664         bool "Enable use of CPU domains to implement privileged no-access"
1665         depends on MMU && !ARM_LPAE
1666         default y
1667         help
1668           Increase kernel security by ensuring that normal kernel accesses
1669           are unable to access userspace addresses.  This can help prevent
1670           use-after-free bugs becoming an exploitable privilege escalation
1671           by ensuring that magic values (such as LIST_POISON) will always
1672           fault when dereferenced.
1673
1674           CPUs with low-vector mappings use a best-efforts implementation.
1675           Their lower 1MB needs to remain accessible for the vectors, but
1676           the remainder of userspace will become appropriately inaccessible.
1677
1678 config HW_PERF_EVENTS
1679         def_bool y
1680         depends on ARM_PMU
1681
1682 config SYS_SUPPORTS_HUGETLBFS
1683        def_bool y
1684        depends on ARM_LPAE
1685
1686 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1687        def_bool y
1688        depends on ARM_LPAE
1689
1690 config ARCH_WANT_GENERAL_HUGETLB
1691         def_bool y
1692
1693 config ARM_MODULE_PLTS
1694         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1695         depends on MODULES
1696         default y
1697         help
1698           Allocate PLTs when loading modules so that jumps and calls whose
1699           targets are too far away for their relative offsets to be encoded
1700           in the instructions themselves can be bounced via veneers in the
1701           module's PLT. This allows modules to be allocated in the generic
1702           vmalloc area after the dedicated module memory area has been
1703           exhausted. The modules will use slightly more memory, but after
1704           rounding up to page size, the actual memory footprint is usually
1705           the same.
1706
1707           Disabling this is usually safe for small single-platform
1708           configurations. If unsure, say y.
1709
1710 config FORCE_MAX_ZONEORDER
1711         int "Maximum zone order"
1712         default "12" if SOC_AM33XX
1713         default "9" if SA1111 || ARCH_EFM32
1714         default "11"
1715         help
1716           The kernel memory allocator divides physically contiguous memory
1717           blocks into "zones", where each zone is a power of two number of
1718           pages.  This option selects the largest power of two that the kernel
1719           keeps in the memory allocator.  If you need to allocate very large
1720           blocks of physically contiguous memory, then you may need to
1721           increase this value.
1722
1723           This config option is actually maximum order plus one. For example,
1724           a value of 11 means that the largest free memory block is 2^10 pages.
1725
1726 config ALIGNMENT_TRAP
1727         bool
1728         depends on CPU_CP15_MMU
1729         default y if !ARCH_EBSA110
1730         select HAVE_PROC_CPU if PROC_FS
1731         help
1732           ARM processors cannot fetch/store information which is not
1733           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1734           address divisible by 4. On 32-bit ARM processors, these non-aligned
1735           fetch/store instructions will be emulated in software if you say
1736           here, which has a severe performance impact. This is necessary for
1737           correct operation of some network protocols. With an IP-only
1738           configuration it is safe to say N, otherwise say Y.
1739
1740 config UACCESS_WITH_MEMCPY
1741         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1742         depends on MMU
1743         default y if CPU_FEROCEON
1744         help
1745           Implement faster copy_to_user and clear_user methods for CPU
1746           cores where a 8-word STM instruction give significantly higher
1747           memory write throughput than a sequence of individual 32bit stores.
1748
1749           A possible side effect is a slight increase in scheduling latency
1750           between threads sharing the same address space if they invoke
1751           such copy operations with large buffers.
1752
1753           However, if the CPU data cache is using a write-allocate mode,
1754           this option is unlikely to provide any performance gain.
1755
1756 config SECCOMP
1757         bool
1758         prompt "Enable seccomp to safely compute untrusted bytecode"
1759         ---help---
1760           This kernel feature is useful for number crunching applications
1761           that may need to compute untrusted bytecode during their
1762           execution. By using pipes or other transports made available to
1763           the process as file descriptors supporting the read/write
1764           syscalls, it's possible to isolate those applications in
1765           their own address space using seccomp. Once seccomp is
1766           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1767           and the task is only allowed to execute a few safe syscalls
1768           defined by each seccomp mode.
1769
1770 config PARAVIRT
1771         bool "Enable paravirtualization code"
1772         help
1773           This changes the kernel so it can modify itself when it is run
1774           under a hypervisor, potentially improving performance significantly
1775           over full virtualization.
1776
1777 config PARAVIRT_TIME_ACCOUNTING
1778         bool "Paravirtual steal time accounting"
1779         select PARAVIRT
1780         help
1781           Select this option to enable fine granularity task steal time
1782           accounting. Time spent executing other tasks in parallel with
1783           the current vCPU is discounted from the vCPU power. To account for
1784           that, there can be a small performance impact.
1785
1786           If in doubt, say N here.
1787
1788 config XEN_DOM0
1789         def_bool y
1790         depends on XEN
1791
1792 config XEN
1793         bool "Xen guest support on ARM"
1794         depends on ARM && AEABI && OF
1795         depends on CPU_V7 && !CPU_V6
1796         depends on !GENERIC_ATOMIC64
1797         depends on MMU
1798         select ARCH_DMA_ADDR_T_64BIT
1799         select ARM_PSCI
1800         select SWIOTLB
1801         select SWIOTLB_XEN
1802         select PARAVIRT
1803         help
1804           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1805
1806 config STACKPROTECTOR_PER_TASK
1807         bool "Use a unique stack canary value for each task"
1808         depends on GCC_PLUGINS && STACKPROTECTOR && SMP && !XIP_DEFLATED_DATA
1809         select GCC_PLUGIN_ARM_SSP_PER_TASK
1810         default y
1811         help
1812           Due to the fact that GCC uses an ordinary symbol reference from
1813           which to load the value of the stack canary, this value can only
1814           change at reboot time on SMP systems, and all tasks running in the
1815           kernel's address space are forced to use the same canary value for
1816           the entire duration that the system is up.
1817
1818           Enable this option to switch to a different method that uses a
1819           different canary value for each task.
1820
1821 endmenu
1822
1823 menu "Boot options"
1824
1825 config USE_OF
1826         bool "Flattened Device Tree support"
1827         select IRQ_DOMAIN
1828         select OF
1829         help
1830           Include support for flattened device tree machine descriptions.
1831
1832 config ATAGS
1833         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1834         default y
1835         help
1836           This is the traditional way of passing data to the kernel at boot
1837           time. If you are solely relying on the flattened device tree (or
1838           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1839           to remove ATAGS support from your kernel binary.  If unsure,
1840           leave this to y.
1841
1842 config DEPRECATED_PARAM_STRUCT
1843         bool "Provide old way to pass kernel parameters"
1844         depends on ATAGS
1845         help
1846           This was deprecated in 2001 and announced to live on for 5 years.
1847           Some old boot loaders still use this way.
1848
1849 # Compressed boot loader in ROM.  Yes, we really want to ask about
1850 # TEXT and BSS so we preserve their values in the config files.
1851 config ZBOOT_ROM_TEXT
1852         hex "Compressed ROM boot loader base address"
1853         default "0"
1854         help
1855           The physical address at which the ROM-able zImage is to be
1856           placed in the target.  Platforms which normally make use of
1857           ROM-able zImage formats normally set this to a suitable
1858           value in their defconfig file.
1859
1860           If ZBOOT_ROM is not enabled, this has no effect.
1861
1862 config ZBOOT_ROM_BSS
1863         hex "Compressed ROM boot loader BSS address"
1864         default "0"
1865         help
1866           The base address of an area of read/write memory in the target
1867           for the ROM-able zImage which must be available while the
1868           decompressor is running. It must be large enough to hold the
1869           entire decompressed kernel plus an additional 128 KiB.
1870           Platforms which normally make use of ROM-able zImage formats
1871           normally set this to a suitable value in their defconfig file.
1872
1873           If ZBOOT_ROM is not enabled, this has no effect.
1874
1875 config ZBOOT_ROM
1876         bool "Compressed boot loader in ROM/flash"
1877         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1878         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1879         help
1880           Say Y here if you intend to execute your compressed kernel image
1881           (zImage) directly from ROM or flash.  If unsure, say N.
1882
1883 config ARM_APPENDED_DTB
1884         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1885         depends on OF
1886         help
1887           With this option, the boot code will look for a device tree binary
1888           (DTB) appended to zImage
1889           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1890
1891           This is meant as a backward compatibility convenience for those
1892           systems with a bootloader that can't be upgraded to accommodate
1893           the documented boot protocol using a device tree.
1894
1895           Beware that there is very little in terms of protection against
1896           this option being confused by leftover garbage in memory that might
1897           look like a DTB header after a reboot if no actual DTB is appended
1898           to zImage.  Do not leave this option active in a production kernel
1899           if you don't intend to always append a DTB.  Proper passing of the
1900           location into r2 of a bootloader provided DTB is always preferable
1901           to this option.
1902
1903 config ARM_ATAG_DTB_COMPAT
1904         bool "Supplement the appended DTB with traditional ATAG information"
1905         depends on ARM_APPENDED_DTB
1906         help
1907           Some old bootloaders can't be updated to a DTB capable one, yet
1908           they provide ATAGs with memory configuration, the ramdisk address,
1909           the kernel cmdline string, etc.  Such information is dynamically
1910           provided by the bootloader and can't always be stored in a static
1911           DTB.  To allow a device tree enabled kernel to be used with such
1912           bootloaders, this option allows zImage to extract the information
1913           from the ATAG list and store it at run time into the appended DTB.
1914
1915 choice
1916         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1917         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1918
1919 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1920         bool "Use bootloader kernel arguments if available"
1921         help
1922           Uses the command-line options passed by the boot loader instead of
1923           the device tree bootargs property. If the boot loader doesn't provide
1924           any, the device tree bootargs property will be used.
1925
1926 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1927         bool "Extend with bootloader kernel arguments"
1928         help
1929           The command-line arguments provided by the boot loader will be
1930           appended to the the device tree bootargs property.
1931
1932 endchoice
1933
1934 config CMDLINE
1935         string "Default kernel command string"
1936         default ""
1937         help
1938           On some architectures (EBSA110 and CATS), there is currently no way
1939           for the boot loader to pass arguments to the kernel. For these
1940           architectures, you should supply some command-line options at build
1941           time by entering them here. As a minimum, you should specify the
1942           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1943
1944 choice
1945         prompt "Kernel command line type" if CMDLINE != ""
1946         default CMDLINE_FROM_BOOTLOADER
1947         depends on ATAGS
1948
1949 config CMDLINE_FROM_BOOTLOADER
1950         bool "Use bootloader kernel arguments if available"
1951         help
1952           Uses the command-line options passed by the boot loader. If
1953           the boot loader doesn't provide any, the default kernel command
1954           string provided in CMDLINE will be used.
1955
1956 config CMDLINE_EXTEND
1957         bool "Extend bootloader kernel arguments"
1958         help
1959           The command-line arguments provided by the boot loader will be
1960           appended to the default kernel command string.
1961
1962 config CMDLINE_FORCE
1963         bool "Always use the default kernel command string"
1964         help
1965           Always use the default kernel command string, even if the boot
1966           loader passes other arguments to the kernel.
1967           This is useful if you cannot or don't want to change the
1968           command-line options your boot loader passes to the kernel.
1969 endchoice
1970
1971 config XIP_KERNEL
1972         bool "Kernel Execute-In-Place from ROM"
1973         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1974         help
1975           Execute-In-Place allows the kernel to run from non-volatile storage
1976           directly addressable by the CPU, such as NOR flash. This saves RAM
1977           space since the text section of the kernel is not loaded from flash
1978           to RAM.  Read-write sections, such as the data section and stack,
1979           are still copied to RAM.  The XIP kernel is not compressed since
1980           it has to run directly from flash, so it will take more space to
1981           store it.  The flash address used to link the kernel object files,
1982           and for storing it, is configuration dependent. Therefore, if you
1983           say Y here, you must know the proper physical address where to
1984           store the kernel image depending on your own flash memory usage.
1985
1986           Also note that the make target becomes "make xipImage" rather than
1987           "make zImage" or "make Image".  The final kernel binary to put in
1988           ROM memory will be arch/arm/boot/xipImage.
1989
1990           If unsure, say N.
1991
1992 config XIP_PHYS_ADDR
1993         hex "XIP Kernel Physical Location"
1994         depends on XIP_KERNEL
1995         default "0x00080000"
1996         help
1997           This is the physical address in your flash memory the kernel will
1998           be linked for and stored to.  This address is dependent on your
1999           own flash usage.
2000
2001 config XIP_DEFLATED_DATA
2002         bool "Store kernel .data section compressed in ROM"
2003         depends on XIP_KERNEL
2004         select ZLIB_INFLATE
2005         help
2006           Before the kernel is actually executed, its .data section has to be
2007           copied to RAM from ROM. This option allows for storing that data
2008           in compressed form and decompressed to RAM rather than merely being
2009           copied, saving some precious ROM space. A possible drawback is a
2010           slightly longer boot delay.
2011
2012 config KEXEC
2013         bool "Kexec system call (EXPERIMENTAL)"
2014         depends on (!SMP || PM_SLEEP_SMP)
2015         depends on !CPU_V7M
2016         select KEXEC_CORE
2017         help
2018           kexec is a system call that implements the ability to shutdown your
2019           current kernel, and to start another kernel.  It is like a reboot
2020           but it is independent of the system firmware.   And like a reboot
2021           you can start any kernel with it, not just Linux.
2022
2023           It is an ongoing process to be certain the hardware in a machine
2024           is properly shutdown, so do not be surprised if this code does not
2025           initially work for you.
2026
2027 config ATAGS_PROC
2028         bool "Export atags in procfs"
2029         depends on ATAGS && KEXEC
2030         default y
2031         help
2032           Should the atags used to boot the kernel be exported in an "atags"
2033           file in procfs. Useful with kexec.
2034
2035 config CRASH_DUMP
2036         bool "Build kdump crash kernel (EXPERIMENTAL)"
2037         help
2038           Generate crash dump after being started by kexec. This should
2039           be normally only set in special crash dump kernels which are
2040           loaded in the main kernel with kexec-tools into a specially
2041           reserved region and then later executed after a crash by
2042           kdump/kexec. The crash dump kernel must be compiled to a
2043           memory address not used by the main kernel
2044
2045           For more details see Documentation/kdump/kdump.rst
2046
2047 config AUTO_ZRELADDR
2048         bool "Auto calculation of the decompressed kernel image address"
2049         help
2050           ZRELADDR is the physical address where the decompressed kernel
2051           image will be placed. If AUTO_ZRELADDR is selected, the address
2052           will be determined at run-time by masking the current IP with
2053           0xf8000000. This assumes the zImage being placed in the first 128MB
2054           from start of memory.
2055
2056 config EFI_STUB
2057         bool
2058
2059 config EFI
2060         bool "UEFI runtime support"
2061         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2062         select UCS2_STRING
2063         select EFI_PARAMS_FROM_FDT
2064         select EFI_STUB
2065         select EFI_ARMSTUB
2066         select EFI_RUNTIME_WRAPPERS
2067         ---help---
2068           This option provides support for runtime services provided
2069           by UEFI firmware (such as non-volatile variables, realtime
2070           clock, and platform reset). A UEFI stub is also provided to
2071           allow the kernel to be booted as an EFI application. This
2072           is only useful for kernels that may run on systems that have
2073           UEFI firmware.
2074
2075 config DMI
2076         bool "Enable support for SMBIOS (DMI) tables"
2077         depends on EFI
2078         default y
2079         help
2080           This enables SMBIOS/DMI feature for systems.
2081
2082           This option is only useful on systems that have UEFI firmware.
2083           However, even with this option, the resultant kernel should
2084           continue to boot on existing non-UEFI platforms.
2085
2086           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2087           i.e., the the practice of identifying the platform via DMI to
2088           decide whether certain workarounds for buggy hardware and/or
2089           firmware need to be enabled. This would require the DMI subsystem
2090           to be enabled much earlier than we do on ARM, which is non-trivial.
2091
2092 endmenu
2093
2094 menu "CPU Power Management"
2095
2096 source "drivers/cpufreq/Kconfig"
2097
2098 source "drivers/cpuidle/Kconfig"
2099
2100 endmenu
2101
2102 menu "Floating point emulation"
2103
2104 comment "At least one emulation must be selected"
2105
2106 config FPE_NWFPE
2107         bool "NWFPE math emulation"
2108         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2109         ---help---
2110           Say Y to include the NWFPE floating point emulator in the kernel.
2111           This is necessary to run most binaries. Linux does not currently
2112           support floating point hardware so you need to say Y here even if
2113           your machine has an FPA or floating point co-processor podule.
2114
2115           You may say N here if you are going to load the Acorn FPEmulator
2116           early in the bootup.
2117
2118 config FPE_NWFPE_XP
2119         bool "Support extended precision"
2120         depends on FPE_NWFPE
2121         help
2122           Say Y to include 80-bit support in the kernel floating-point
2123           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2124           Note that gcc does not generate 80-bit operations by default,
2125           so in most cases this option only enlarges the size of the
2126           floating point emulator without any good reason.
2127
2128           You almost surely want to say N here.
2129
2130 config FPE_FASTFPE
2131         bool "FastFPE math emulation (EXPERIMENTAL)"
2132         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2133         ---help---
2134           Say Y here to include the FAST floating point emulator in the kernel.
2135           This is an experimental much faster emulator which now also has full
2136           precision for the mantissa.  It does not support any exceptions.
2137           It is very simple, and approximately 3-6 times faster than NWFPE.
2138
2139           It should be sufficient for most programs.  It may be not suitable
2140           for scientific calculations, but you have to check this for yourself.
2141           If you do not feel you need a faster FP emulation you should better
2142           choose NWFPE.
2143
2144 config VFP
2145         bool "VFP-format floating point maths"
2146         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2147         help
2148           Say Y to include VFP support code in the kernel. This is needed
2149           if your hardware includes a VFP unit.
2150
2151           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2152           release notes and additional status information.
2153
2154           Say N if your target does not have VFP hardware.
2155
2156 config VFPv3
2157         bool
2158         depends on VFP
2159         default y if CPU_V7
2160
2161 config NEON
2162         bool "Advanced SIMD (NEON) Extension support"
2163         depends on VFPv3 && CPU_V7
2164         help
2165           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2166           Extension.
2167
2168 config KERNEL_MODE_NEON
2169         bool "Support for NEON in kernel mode"
2170         depends on NEON && AEABI
2171         help
2172           Say Y to include support for NEON in kernel mode.
2173
2174 endmenu
2175
2176 menu "Power management options"
2177
2178 source "kernel/power/Kconfig"
2179
2180 config ARCH_SUSPEND_POSSIBLE
2181         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2182                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2183         def_bool y
2184
2185 config ARM_CPU_SUSPEND
2186         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2187         depends on ARCH_SUSPEND_POSSIBLE
2188
2189 config ARCH_HIBERNATION_POSSIBLE
2190         bool
2191         depends on MMU
2192         default y if ARCH_SUSPEND_POSSIBLE
2193
2194 endmenu
2195
2196 source "drivers/firmware/Kconfig"
2197
2198 if CRYPTO
2199 source "arch/arm/crypto/Kconfig"
2200 endif
2201
2202 source "arch/arm/kvm/Kconfig"