arch/powerpc/include/asm/nohash/32/pgtable.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 #ifndef _ASM_POWERPC_NOHASH_32_PGTABLE_H
   3 #define _ASM_POWERPC_NOHASH_32_PGTABLE_H
   4
   5 #define __ARCH_USE_5LEVEL_HACK
   6 #include <asm-generic/pgtable-nopmd.h>
   7
   8 #ifndef __ASSEMBLY__
   9 #include <linux/sched.h>
  10 #include <linux/threads.h>
  11 #include <asm/mmu.h>                    /* For sub-arch specific PPC_PIN_SIZE */
  12 #include <asm/asm-405.h>
  13
  14 #ifdef CONFIG_44x
  15 extern int icache_44x_need_flush;
  16 #endif
  17
  18 #endif /* __ASSEMBLY__ */
  19
  20 #define PTE_INDEX_SIZE  PTE_SHIFT
  21 #define PMD_INDEX_SIZE  0
  22 #define PUD_INDEX_SIZE  0
  23 #define PGD_INDEX_SIZE  (32 - PGDIR_SHIFT)
  24
  25 #define PMD_CACHE_INDEX PMD_INDEX_SIZE
  26 #define PUD_CACHE_INDEX PUD_INDEX_SIZE
  27
  28 #ifndef __ASSEMBLY__
  29 #define PTE_TABLE_SIZE  (sizeof(pte_t) << PTE_INDEX_SIZE)
  30 #define PMD_TABLE_SIZE  0
  31 #define PUD_TABLE_SIZE  0
  32 #define PGD_TABLE_SIZE  (sizeof(pgd_t) << PGD_INDEX_SIZE)
  33 #endif  /* __ASSEMBLY__ */
  34
  35 #define PTRS_PER_PTE    (1 << PTE_INDEX_SIZE)
  36 #define PTRS_PER_PGD    (1 << PGD_INDEX_SIZE)
  37
  38 /*
  39  * The normal case is that PTEs are 32-bits and we have a 1-page
  40  * 1024-entry pgdir pointing to 1-page 1024-entry PTE pages.  -- paulus
  41  *
  42  * For any >32-bit physical address platform, we can use the following
  43  * two level page table layout where the pgdir is 8KB and the MS 13 bits
  44  * are an index to the second level table.  The combined pgdir/pmd first
  45  * level has 2048 entries and the second level has 512 64-bit PTE entries.
  46  * -Matt
  47  */
  48 /* PGDIR_SHIFT determines what a top-level page table entry can map */
  49 #define PGDIR_SHIFT     (PAGE_SHIFT + PTE_INDEX_SIZE)
  50 #define PGDIR_SIZE      (1UL << PGDIR_SHIFT)
  51 #define PGDIR_MASK      (~(PGDIR_SIZE-1))
  52
  53 /* Bits to mask out from a PGD to get to the PUD page */
  54 #define PGD_MASKED_BITS         0
  55
  56 #define USER_PTRS_PER_PGD       (TASK_SIZE / PGDIR_SIZE)
  57 #define FIRST_USER_ADDRESS      0UL
  58
  59 #define pte_ERROR(e) \
  60         pr_err("%s:%d: bad pte %llx.\n", __FILE__, __LINE__, \
  61                 (unsigned long long)pte_val(e))
  62 #define pgd_ERROR(e) \
  63         pr_err("%s:%d: bad pgd %08lx.\n", __FILE__, __LINE__, pgd_val(e))
  64
  65 #ifndef __ASSEMBLY__
  66
  67 int map_kernel_page(unsigned long va, phys_addr_t pa, pgprot_t prot);
  68
  69 #endif /* !__ASSEMBLY__ */
  70
  71
  72 /*
  73  * This is the bottom of the PKMAP area with HIGHMEM or an arbitrary
  74  * value (for now) on others, from where we can start layout kernel
  75  * virtual space that goes below PKMAP and FIXMAP
  76  */
  77 #include <asm/fixmap.h>
  78
  79 #ifdef CONFIG_HIGHMEM
  80 #define KVIRT_TOP       PKMAP_BASE
  81 #else
  82 #define KVIRT_TOP       FIXADDR_START
  83 #endif
  84
  85 /*
  86  * ioremap_bot starts at that address. Early ioremaps move down from there,
  87  * until mem_init() at which point this becomes the top of the vmalloc
  88  * and ioremap space
  89  */
  90 #ifdef CONFIG_NOT_COHERENT_CACHE
  91 #define IOREMAP_TOP     ((KVIRT_TOP - CONFIG_CONSISTENT_SIZE) & PAGE_MASK)
  92 #else
  93 #define IOREMAP_TOP     KVIRT_TOP
  94 #endif
  95
  96 /* PPC32 shares vmalloc area with ioremap */
  97 #define IOREMAP_START   VMALLOC_START
  98 #define IOREMAP_END     VMALLOC_END
  99
 100 /*
 101  * Just any arbitrary offset to the start of the vmalloc VM area: the
 102  * current 16MB value just means that there will be a 64MB "hole" after the
 103  * physical memory until the kernel virtual memory starts.  That means that
 104  * any out-of-bounds memory accesses will hopefully be caught.
 105  * The vmalloc() routines leaves a hole of 4kB between each vmalloced
 106  * area for the same reason. ;)
 107  *
 108  * We no longer map larger than phys RAM with the BATs so we don't have
 109  * to worry about the VMALLOC_OFFSET causing problems.  We do have to worry
 110  * about clashes between our early calls to ioremap() that start growing down
 111  * from IOREMAP_TOP being run into the VM area allocations (growing upwards
 112  * from VMALLOC_START).  For this reason we have ioremap_bot to check when
 113  * we actually run into our mappings setup in the early boot with the VM
 114  * system.  This really does become a problem for machines with good amounts
 115  * of RAM.  -- Cort
 116  */
 117 #define VMALLOC_OFFSET (0x1000000) /* 16M */
 118 #ifdef PPC_PIN_SIZE
 119 #define VMALLOC_START (((_ALIGN((long)high_memory, PPC_PIN_SIZE) + VMALLOC_OFFSET) & ~(VMALLOC_OFFSET-1)))
 120 #else
 121 #define VMALLOC_START ((((long)high_memory + VMALLOC_OFFSET) & ~(VMALLOC_OFFSET-1)))
 122 #endif
 123 #define VMALLOC_END     ioremap_bot
 124
 125 /*
 126  * Bits in a linux-style PTE.  These match the bits in the
 127  * (hardware-defined) PowerPC PTE as closely as possible.
 128  */
 129
 130 #if defined(CONFIG_40x)
 131 #include <asm/nohash/32/pte-40x.h>
 132 #elif defined(CONFIG_44x)
 133 #include <asm/nohash/32/pte-44x.h>
 134 #elif defined(CONFIG_FSL_BOOKE) && defined(CONFIG_PTE_64BIT)
 135 #include <asm/nohash/pte-book3e.h>
 136 #elif defined(CONFIG_FSL_BOOKE)
 137 #include <asm/nohash/32/pte-fsl-booke.h>
 138 #elif defined(CONFIG_PPC_8xx)
 139 #include <asm/nohash/32/pte-8xx.h>
 140 #endif
 141
 142 /*
 143  * Location of the PFN in the PTE. Most 32-bit platforms use the same
 144  * as _PAGE_SHIFT here (ie, naturally aligned).
 145  * Platform who don't just pre-define the value so we don't override it here.
 146  */
 147 #ifndef PTE_RPN_SHIFT
 148 #define PTE_RPN_SHIFT   (PAGE_SHIFT)
 149 #endif
 150
 151 /*
 152  * The mask covered by the RPN must be a ULL on 32-bit platforms with
 153  * 64-bit PTEs.
 154  */
 155 #if defined(CONFIG_PPC32) && defined(CONFIG_PTE_64BIT)
 156 #define PTE_RPN_MASK    (~((1ULL << PTE_RPN_SHIFT) - 1))
 157 #else
 158 #define PTE_RPN_MASK    (~((1UL << PTE_RPN_SHIFT) - 1))
 159 #endif
 160
 161 /*
 162  * _PAGE_CHG_MASK masks of bits that are to be preserved across
 163  * pgprot changes.
 164  */
 165 #define _PAGE_CHG_MASK  (PTE_RPN_MASK | _PAGE_DIRTY | _PAGE_ACCESSED | _PAGE_SPECIAL)
 166
 167 #ifndef __ASSEMBLY__
 168
 169 #define pte_clear(mm, addr, ptep) \
 170         do { pte_update(ptep, ~0, 0); } while (0)
 171
 172 #ifndef pte_mkwrite
 173 static inline pte_t pte_mkwrite(pte_t pte)
 174 {
 175         return __pte(pte_val(pte) | _PAGE_RW);
 176 }
 177 #endif
 178
 179 static inline pte_t pte_mkdirty(pte_t pte)
 180 {
 181         return __pte(pte_val(pte) | _PAGE_DIRTY);
 182 }
 183
 184 static inline pte_t pte_mkyoung(pte_t pte)
 185 {
 186         return __pte(pte_val(pte) | _PAGE_ACCESSED);
 187 }
 188
 189 #ifndef pte_wrprotect
 190 static inline pte_t pte_wrprotect(pte_t pte)
 191 {
 192         return __pte(pte_val(pte) & ~_PAGE_RW);
 193 }
 194 #endif
 195
 196 static inline pte_t pte_mkexec(pte_t pte)
 197 {
 198         return __pte(pte_val(pte) | _PAGE_EXEC);
 199 }
 200
 201 #define pmd_none(pmd)           (!pmd_val(pmd))
 202 #define pmd_bad(pmd)            (pmd_val(pmd) & _PMD_BAD)
 203 #define pmd_present(pmd)        (pmd_val(pmd) & _PMD_PRESENT_MASK)
 204 static inline void pmd_clear(pmd_t *pmdp)
 205 {
 206         *pmdp = __pmd(0);
 207 }
 208
 209
 210
 211 /*
 212  * PTE updates. This function is called whenever an existing
 213  * valid PTE is updated. This does -not- include set_pte_at()
 214  * which nowadays only sets a new PTE.
 215  *
 216  * Depending on the type of MMU, we may need to use atomic updates
 217  * and the PTE may be either 32 or 64 bit wide. In the later case,
 218  * when using atomic updates, only the low part of the PTE is
 219  * accessed atomically.
 220  *
 221  * In addition, on 44x, we also maintain a global flag indicating
 222  * that an executable user mapping was modified, which is needed
 223  * to properly flush the virtually tagged instruction cache of
 224  * those implementations.
 225  */
 226 #ifndef CONFIG_PTE_64BIT
 227 static inline unsigned long pte_update(pte_t *p,
 228                                        unsigned long clr,
 229                                        unsigned long set)
 230 {
 231 #ifdef PTE_ATOMIC_UPDATES
 232         unsigned long old, tmp;
 233
 234         __asm__ __volatile__("\
 235 1:      lwarx   %0,0,%3\n\
 236         andc    %1,%0,%4\n\
 237         or      %1,%1,%5\n"
 238         PPC405_ERR77(0,%3)
 239 "       stwcx.  %1,0,%3\n\
 240         bne-    1b"
 241         : "=&r" (old), "=&r" (tmp), "=m" (*p)
 242         : "r" (p), "r" (clr), "r" (set), "m" (*p)
 243         : "cc" );
 244 #else /* PTE_ATOMIC_UPDATES */
 245         unsigned long old = pte_val(*p);
 246         unsigned long new = (old & ~clr) | set;
 247
 248 #if defined(CONFIG_PPC_8xx) && defined(CONFIG_PPC_16K_PAGES)
 249         p->pte = p->pte1 = p->pte2 = p->pte3 = new;
 250 #else
 251         *p = __pte(new);
 252 #endif
 253 #endif /* !PTE_ATOMIC_UPDATES */
 254
 255 #ifdef CONFIG_44x
 256         if ((old & _PAGE_USER) && (old & _PAGE_EXEC))
 257                 icache_44x_need_flush = 1;
 258 #endif
 259         return old;
 260 }
 261 #else /* CONFIG_PTE_64BIT */
 262 static inline unsigned long long pte_update(pte_t *p,
 263                                             unsigned long clr,
 264                                             unsigned long set)
 265 {
 266 #ifdef PTE_ATOMIC_UPDATES
 267         unsigned long long old;
 268         unsigned long tmp;
 269
 270         __asm__ __volatile__("\
 271 1:      lwarx   %L0,0,%4\n\
 272         lwzx    %0,0,%3\n\
 273         andc    %1,%L0,%5\n\
 274         or      %1,%1,%6\n"
 275         PPC405_ERR77(0,%3)
 276 "       stwcx.  %1,0,%4\n\
 277         bne-    1b"
 278         : "=&r" (old), "=&r" (tmp), "=m" (*p)
 279         : "r" (p), "r" ((unsigned long)(p) + 4), "r" (clr), "r" (set), "m" (*p)
 280         : "cc" );
 281 #else /* PTE_ATOMIC_UPDATES */
 282         unsigned long long old = pte_val(*p);
 283         *p = __pte((old & ~(unsigned long long)clr) | set);
 284 #endif /* !PTE_ATOMIC_UPDATES */
 285
 286 #ifdef CONFIG_44x
 287         if ((old & _PAGE_USER) && (old & _PAGE_EXEC))
 288                 icache_44x_need_flush = 1;
 289 #endif
 290         return old;
 291 }
 292 #endif /* CONFIG_PTE_64BIT */
 293
 294 #define __HAVE_ARCH_PTEP_TEST_AND_CLEAR_YOUNG
 295 static inline int __ptep_test_and_clear_young(unsigned int context, unsigned long addr, pte_t *ptep)
 296 {
 297         unsigned long old;
 298         old = pte_update(ptep, _PAGE_ACCESSED, 0);
 299         return (old & _PAGE_ACCESSED) != 0;
 300 }
 301 #define ptep_test_and_clear_young(__vma, __addr, __ptep) \
 302         __ptep_test_and_clear_young((__vma)->vm_mm->context.id, __addr, __ptep)
 303
 304 #define __HAVE_ARCH_PTEP_GET_AND_CLEAR
 305 static inline pte_t ptep_get_and_clear(struct mm_struct *mm, unsigned long addr,
 306                                        pte_t *ptep)
 307 {
 308         return __pte(pte_update(ptep, ~0, 0));
 309 }
 310
 311 #define __HAVE_ARCH_PTEP_SET_WRPROTECT
 312 static inline void ptep_set_wrprotect(struct mm_struct *mm, unsigned long addr,
 313                                       pte_t *ptep)
 314 {
 315         unsigned long clr = ~pte_val(pte_wrprotect(__pte(~0)));
 316         unsigned long set = pte_val(pte_wrprotect(__pte(0)));
 317
 318         pte_update(ptep, clr, set);
 319 }
 320
 321 static inline void __ptep_set_access_flags(struct vm_area_struct *vma,
 322                                            pte_t *ptep, pte_t entry,
 323                                            unsigned long address,
 324                                            int psize)
 325 {
 326         pte_t pte_set = pte_mkyoung(pte_mkdirty(pte_mkwrite(pte_mkexec(__pte(0)))));
 327         pte_t pte_clr = pte_mkyoung(pte_mkdirty(pte_mkwrite(pte_mkexec(__pte(~0)))));
 328         unsigned long set = pte_val(entry) & pte_val(pte_set);
 329         unsigned long clr = ~pte_val(entry) & ~pte_val(pte_clr);
 330
 331         pte_update(ptep, clr, set);
 332
 333         flush_tlb_page(vma, address);
 334 }
 335
 336 static inline int pte_young(pte_t pte)
 337 {
 338         return pte_val(pte) & _PAGE_ACCESSED;
 339 }
 340
 341 #define __HAVE_ARCH_PTE_SAME
 342 #define pte_same(A,B)   ((pte_val(A) ^ pte_val(B)) == 0)
 343
 344 /*
 345  * Note that on Book E processors, the pmd contains the kernel virtual
 346  * (lowmem) address of the pte page.  The physical address is less useful
 347  * because everything runs with translation enabled (even the TLB miss
 348  * handler).  On everything else the pmd contains the physical address
 349  * of the pte page.  -- paulus
 350  */
 351 #ifndef CONFIG_BOOKE
 352 #define pmd_page_vaddr(pmd)     \
 353         ((unsigned long)__va(pmd_val(pmd) & ~(PTE_TABLE_SIZE - 1)))
 354 #define pmd_page(pmd)           \
 355         pfn_to_page(pmd_val(pmd) >> PAGE_SHIFT)
 356 #else
 357 #define pmd_page_vaddr(pmd)     \
 358         ((unsigned long)(pmd_val(pmd) & ~(PTE_TABLE_SIZE - 1)))
 359 #define pmd_page(pmd)           \
 360         pfn_to_page((__pa(pmd_val(pmd)) >> PAGE_SHIFT))
 361 #endif
 362
 363 /* to find an entry in a kernel page-table-directory */
 364 #define pgd_offset_k(address) pgd_offset(&init_mm, address)
 365
 366 /* to find an entry in a page-table-directory */
 367 #define pgd_index(address)       ((address) >> PGDIR_SHIFT)
 368 #define pgd_offset(mm, address)  ((mm)->pgd + pgd_index(address))
 369
 370 /* Find an entry in the third-level page table.. */
 371 #define pte_index(address)              \
 372         (((address) >> PAGE_SHIFT) & (PTRS_PER_PTE - 1))
 373 #define pte_offset_kernel(dir, addr)    \
 374         (pmd_bad(*(dir)) ? NULL : (pte_t *)pmd_page_vaddr(*(dir)) + \
 375                                   pte_index(addr))
 376 #define pte_offset_map(dir, addr)               \
 377         ((pte_t *)(kmap_atomic(pmd_page(*(dir))) + \
 378                    (pmd_page_vaddr(*(dir)) & ~PAGE_MASK)) + pte_index(addr))
 379 #define pte_unmap(pte)          kunmap_atomic(pte)
 380
 381 /*
 382  * Encode and decode a swap entry.
 383  * Note that the bits we use in a PTE for representing a swap entry
 384  * must not include the _PAGE_PRESENT bit.
 385  *   -- paulus
 386  */
 387 #define __swp_type(entry)               ((entry).val & 0x1f)
 388 #define __swp_offset(entry)             ((entry).val >> 5)
 389 #define __swp_entry(type, offset)       ((swp_entry_t) { (type) | ((offset) << 5) })
 390 #define __pte_to_swp_entry(pte)         ((swp_entry_t) { pte_val(pte) >> 3 })
 391 #define __swp_entry_to_pte(x)           ((pte_t) { (x).val << 3 })
 392
 393 #endif /* !__ASSEMBLY__ */
 394
 395 #endif /* __ASM_POWERPC_NOHASH_32_PGTABLE_H */