arch/powerpc/kernel/dma-iommu.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * Copyright (C) 2006 Benjamin Herrenschmidt, IBM Corporation
   4  *
   5  * Provide default implementations of the DMA mapping callbacks for
   6  * busses using the iommu infrastructure
   7  */
   8
   9 #include <linux/dma-direct.h>
  10 #include <linux/pci.h>
  11 #include <asm/iommu.h>
  12
  13 /*
  14  * Generic iommu implementation
  15  */
  16
  17 /*
  18  * The coherent mask may be smaller than the real mask, check if we can
  19  * really use a direct window.
  20  */
  21 static inline bool dma_iommu_alloc_bypass(struct device *dev)
  22 {
  23         return dev->archdata.iommu_bypass && !iommu_fixed_is_weak &&
  24                 dma_nommu_dma_supported(dev, dev->coherent_dma_mask);
  25 }
  26
  27 static inline bool dma_iommu_map_bypass(struct device *dev,
  28                 unsigned long attrs)
  29 {
  30         return dev->archdata.iommu_bypass &&
  31                 (!iommu_fixed_is_weak || (attrs & DMA_ATTR_WEAK_ORDERING));
  32 }
  33
  34 /* Allocates a contiguous real buffer and creates mappings over it.
  35  * Returns the virtual address of the buffer and sets dma_handle
  36  * to the dma address (mapping) of the first page.
  37  */
  38 static void *dma_iommu_alloc_coherent(struct device *dev, size_t size,
  39                                       dma_addr_t *dma_handle, gfp_t flag,
  40                                       unsigned long attrs)
  41 {
  42         if (dma_iommu_alloc_bypass(dev))
  43                 return __dma_nommu_alloc_coherent(dev, size, dma_handle, flag,
  44                                 attrs);
  45         return iommu_alloc_coherent(dev, get_iommu_table_base(dev), size,
  46                                     dma_handle, dev->coherent_dma_mask, flag,
  47                                     dev_to_node(dev));
  48 }
  49
  50 static void dma_iommu_free_coherent(struct device *dev, size_t size,
  51                                     void *vaddr, dma_addr_t dma_handle,
  52                                     unsigned long attrs)
  53 {
  54         if (dma_iommu_alloc_bypass(dev))
  55                 __dma_nommu_free_coherent(dev, size, vaddr, dma_handle, attrs);
  56         else
  57                 iommu_free_coherent(get_iommu_table_base(dev), size, vaddr,
  58                                 dma_handle);
  59 }
  60
  61 /* Creates TCEs for a user provided buffer.  The user buffer must be
  62  * contiguous real kernel storage (not vmalloc).  The address passed here
  63  * comprises a page address and offset into that page. The dma_addr_t
  64  * returned will point to the same byte within the page as was passed in.
  65  */
  66 static dma_addr_t dma_iommu_map_page(struct device *dev, struct page *page,
  67                                      unsigned long offset, size_t size,
  68                                      enum dma_data_direction direction,
  69                                      unsigned long attrs)
  70 {
  71         if (dma_iommu_map_bypass(dev, attrs))
  72                 return dma_nommu_map_page(dev, page, offset, size, direction,
  73                                 attrs);
  74         return iommu_map_page(dev, get_iommu_table_base(dev), page, offset,
  75                               size, device_to_mask(dev), direction, attrs);
  76 }
  77
  78
  79 static void dma_iommu_unmap_page(struct device *dev, dma_addr_t dma_handle,
  80                                  size_t size, enum dma_data_direction direction,
  81                                  unsigned long attrs)
  82 {
  83         if (!dma_iommu_map_bypass(dev, attrs))
  84                 iommu_unmap_page(get_iommu_table_base(dev), dma_handle, size,
  85                                 direction,  attrs);
  86 }
  87
  88
  89 static int dma_iommu_map_sg(struct device *dev, struct scatterlist *sglist,
  90                             int nelems, enum dma_data_direction direction,
  91                             unsigned long attrs)
  92 {
  93         if (dma_iommu_map_bypass(dev, attrs))
  94                 return dma_nommu_map_sg(dev, sglist, nelems, direction, attrs);
  95         return ppc_iommu_map_sg(dev, get_iommu_table_base(dev), sglist, nelems,
  96                                 device_to_mask(dev), direction, attrs);
  97 }
  98
  99 static void dma_iommu_unmap_sg(struct device *dev, struct scatterlist *sglist,
 100                 int nelems, enum dma_data_direction direction,
 101                 unsigned long attrs)
 102 {
 103         if (!dma_iommu_map_bypass(dev, attrs))
 104                 ppc_iommu_unmap_sg(get_iommu_table_base(dev), sglist, nelems,
 105                            direction, attrs);
 106 }
 107
 108 static bool dma_iommu_bypass_supported(struct device *dev, u64 mask)
 109 {
 110         struct pci_dev *pdev = to_pci_dev(dev);
 111         struct pci_controller *phb = pci_bus_to_host(pdev->bus);
 112
 113         return phb->controller_ops.iommu_bypass_supported &&
 114                 phb->controller_ops.iommu_bypass_supported(pdev, mask);
 115 }
 116
 117 /* We support DMA to/from any memory page via the iommu */
 118 int dma_iommu_dma_supported(struct device *dev, u64 mask)
 119 {
 120         struct iommu_table *tbl = get_iommu_table_base(dev);
 121
 122         if (!tbl) {
 123                 dev_info(dev, "Warning: IOMMU dma not supported: mask 0x%08llx"
 124                         ", table unavailable\n", mask);
 125                 return 0;
 126         }
 127
 128         if (dev_is_pci(dev) && dma_iommu_bypass_supported(dev, mask)) {
 129                 dev->archdata.iommu_bypass = true;
 130                 dev_dbg(dev, "iommu: 64-bit OK, using fixed ops\n");
 131                 return 1;
 132         }
 133
 134         if (tbl->it_offset > (mask >> tbl->it_page_shift)) {
 135                 dev_info(dev, "Warning: IOMMU offset too big for device mask\n");
 136                 dev_info(dev, "mask: 0x%08llx, table offset: 0x%08lx\n",
 137                                 mask, tbl->it_offset << tbl->it_page_shift);
 138                 return 0;
 139         }
 140
 141         dev_dbg(dev, "iommu: not 64-bit, using default ops\n");
 142         dev->archdata.iommu_bypass = false;
 143         return 1;
 144 }
 145
 146 u64 dma_iommu_get_required_mask(struct device *dev)
 147 {
 148         struct iommu_table *tbl = get_iommu_table_base(dev);
 149         u64 mask;
 150
 151         if (!tbl)
 152                 return 0;
 153
 154         if (dev_is_pci(dev)) {
 155                 u64 bypass_mask = dma_nommu_get_required_mask(dev);
 156
 157                 if (dma_iommu_bypass_supported(dev, bypass_mask))
 158                         return bypass_mask;
 159         }
 160
 161         mask = 1ULL < (fls_long(tbl->it_offset + tbl->it_size) - 1);
 162         mask += mask - 1;
 163
 164         return mask;
 165 }
 166
 167 const struct dma_map_ops dma_iommu_ops = {
 168         .alloc                  = dma_iommu_alloc_coherent,
 169         .free                   = dma_iommu_free_coherent,
 170         .mmap                   = dma_nommu_mmap_coherent,
 171         .map_sg                 = dma_iommu_map_sg,
 172         .unmap_sg               = dma_iommu_unmap_sg,
 173         .dma_supported          = dma_iommu_dma_supported,
 174         .map_page               = dma_iommu_map_page,
 175         .unmap_page             = dma_iommu_unmap_page,
 176         .get_required_mask      = dma_iommu_get_required_mask,
 177 };