arch/powerpc/mm/ppc_mmu_32.c

   1 /*
   2  * This file contains the routines for handling the MMU on those
   3  * PowerPC implementations where the MMU substantially follows the
   4  * architecture specification.  This includes the 6xx, 7xx, 7xxx,
   5  * and 8260 implementations but excludes the 8xx and 4xx.
   6  *  -- paulus
   7  *
   8  *  Derived from arch/ppc/mm/init.c:
   9  *    Copyright (C) 1995-1996 Gary Thomas (gdt@linuxppc.org)
  10  *
  11  *  Modifications by Paul Mackerras (PowerMac) (paulus@cs.anu.edu.au)
  12  *  and Cort Dougan (PReP) (cort@cs.nmt.edu)
  13  *    Copyright (C) 1996 Paul Mackerras
  14  *
  15  *  Derived from "arch/i386/mm/init.c"
  16  *    Copyright (C) 1991, 1992, 1993, 1994  Linus Torvalds
  17  *
  18  *  This program is free software; you can redistribute it and/or
  19  *  modify it under the terms of the GNU General Public License
  20  *  as published by the Free Software Foundation; either version
  21  *  2 of the License, or (at your option) any later version.
  22  *
  23  */
  24
  25 #include <linux/kernel.h>
  26 #include <linux/mm.h>
  27 #include <linux/init.h>
  28 #include <linux/highmem.h>
  29 #include <linux/memblock.h>
  30
  31 #include <asm/prom.h>
  32 #include <asm/mmu.h>
  33 #include <asm/machdep.h>
  34 #include <asm/code-patching.h>
  35
  36 #include "mmu_decl.h"
  37
  38 struct hash_pte *Hash, *Hash_end;
  39 unsigned long Hash_size, Hash_mask;
  40 unsigned long _SDR1;
  41
  42 struct ppc_bat BATS[8][2];      /* 8 pairs of IBAT, DBAT */
  43
  44 struct batrange {               /* stores address ranges mapped by BATs */
  45         unsigned long start;
  46         unsigned long limit;
  47         phys_addr_t phys;
  48 } bat_addrs[8];
  49
  50 /*
  51  * Return PA for this VA if it is mapped by a BAT, or 0
  52  */
  53 phys_addr_t v_block_mapped(unsigned long va)
  54 {
  55         int b;
  56         for (b = 0; b < ARRAY_SIZE(bat_addrs); ++b)
  57                 if (va >= bat_addrs[b].start && va < bat_addrs[b].limit)
  58                         return bat_addrs[b].phys + (va - bat_addrs[b].start);
  59         return 0;
  60 }
  61
  62 /*
  63  * Return VA for a given PA or 0 if not mapped
  64  */
  65 unsigned long p_block_mapped(phys_addr_t pa)
  66 {
  67         int b;
  68         for (b = 0; b < ARRAY_SIZE(bat_addrs); ++b)
  69                 if (pa >= bat_addrs[b].phys
  70                     && pa < (bat_addrs[b].limit-bat_addrs[b].start)
  71                               +bat_addrs[b].phys)
  72                         return bat_addrs[b].start+(pa-bat_addrs[b].phys);
  73         return 0;
  74 }
  75
  76 static int find_free_bat(void)
  77 {
  78         int b;
  79
  80         if (cpu_has_feature(CPU_FTR_601)) {
  81                 for (b = 0; b < 4; b++) {
  82                         struct ppc_bat *bat = BATS[b];
  83
  84                         if (!(bat[0].batl & 0x40))
  85                                 return b;
  86                 }
  87         } else {
  88                 int n = mmu_has_feature(MMU_FTR_USE_HIGH_BATS) ? 8 : 4;
  89
  90                 for (b = 0; b < n; b++) {
  91                         struct ppc_bat *bat = BATS[b];
  92
  93                         if (!(bat[1].batu & 3))
  94                                 return b;
  95                 }
  96         }
  97         return -1;
  98 }
  99
 100 static unsigned int block_size(unsigned long base, unsigned long top)
 101 {
 102         unsigned int max_size = (cpu_has_feature(CPU_FTR_601) ? 8 : 256) << 20;
 103         unsigned int base_shift = (fls(base) - 1) & 31;
 104         unsigned int block_shift = (fls(top - base) - 1) & 31;
 105
 106         return min3(max_size, 1U << base_shift, 1U << block_shift);
 107 }
 108
 109 unsigned long __init mmu_mapin_ram(unsigned long base, unsigned long top)
 110 {
 111         int idx;
 112
 113         if (__map_without_bats) {
 114                 printk(KERN_DEBUG "RAM mapped without BATs\n");
 115                 return base;
 116         }
 117
 118         while ((idx = find_free_bat()) != -1 && base != top) {
 119                 unsigned int size = block_size(base, top);
 120
 121                 if (size < 128 << 10)
 122                         break;
 123                 setbat(idx, PAGE_OFFSET + base, base, size, PAGE_KERNEL_X);
 124                 base += size;
 125         }
 126
 127         return base;
 128 }
 129
 130 /*
 131  * Set up one of the I/D BAT (block address translation) register pairs.
 132  * The parameters are not checked; in particular size must be a power
 133  * of 2 between 128k and 256M.
 134  */
 135 void __init setbat(int index, unsigned long virt, phys_addr_t phys,
 136                    unsigned int size, pgprot_t prot)
 137 {
 138         unsigned int bl;
 139         int wimgxpp;
 140         struct ppc_bat *bat = BATS[index];
 141         unsigned long flags = pgprot_val(prot);
 142
 143         if ((flags & _PAGE_NO_CACHE) ||
 144             (cpu_has_feature(CPU_FTR_NEED_COHERENT) == 0))
 145                 flags &= ~_PAGE_COHERENT;
 146
 147         bl = (size >> 17) - 1;
 148         if (PVR_VER(mfspr(SPRN_PVR)) != 1) {
 149                 /* 603, 604, etc. */
 150                 /* Do DBAT first */
 151                 wimgxpp = flags & (_PAGE_WRITETHRU | _PAGE_NO_CACHE
 152                                    | _PAGE_COHERENT | _PAGE_GUARDED);
 153                 wimgxpp |= (flags & _PAGE_RW)? BPP_RW: BPP_RX;
 154                 bat[1].batu = virt | (bl << 2) | 2; /* Vs=1, Vp=0 */
 155                 bat[1].batl = BAT_PHYS_ADDR(phys) | wimgxpp;
 156                 if (flags & _PAGE_USER)
 157                         bat[1].batu |= 1;       /* Vp = 1 */
 158                 if (flags & _PAGE_GUARDED) {
 159                         /* G bit must be zero in IBATs */
 160                         bat[0].batu = bat[0].batl = 0;
 161                 } else {
 162                         /* make IBAT same as DBAT */
 163                         bat[0] = bat[1];
 164                 }
 165         } else {
 166                 /* 601 cpu */
 167                 if (bl > BL_8M)
 168                         bl = BL_8M;
 169                 wimgxpp = flags & (_PAGE_WRITETHRU | _PAGE_NO_CACHE
 170                                    | _PAGE_COHERENT);
 171                 wimgxpp |= (flags & _PAGE_RW)?
 172                         ((flags & _PAGE_USER)? PP_RWRW: PP_RWXX): PP_RXRX;
 173                 bat->batu = virt | wimgxpp | 4; /* Ks=0, Ku=1 */
 174                 bat->batl = phys | bl | 0x40;   /* V=1 */
 175         }
 176
 177         bat_addrs[index].start = virt;
 178         bat_addrs[index].limit = virt + ((bl + 1) << 17) - 1;
 179         bat_addrs[index].phys = phys;
 180 }
 181
 182 /*
 183  * Preload a translation in the hash table
 184  */
 185 void hash_preload(struct mm_struct *mm, unsigned long ea,
 186                   bool is_exec, unsigned long trap)
 187 {
 188         pmd_t *pmd;
 189
 190         if (!Hash)
 191                 return;
 192         pmd = pmd_offset(pud_offset(pgd_offset(mm, ea), ea), ea);
 193         if (!pmd_none(*pmd))
 194                 add_hash_page(mm->context.id, ea, pmd_val(*pmd));
 195 }
 196
 197 /*
 198  * Initialize the hash table and patch the instructions in hashtable.S.
 199  */
 200 void __init MMU_init_hw(void)
 201 {
 202         unsigned int hmask, mb, mb2;
 203         unsigned int n_hpteg, lg_n_hpteg;
 204
 205         if (!mmu_has_feature(MMU_FTR_HPTE_TABLE))
 206                 return;
 207
 208         if ( ppc_md.progress ) ppc_md.progress("hash:enter", 0x105);
 209
 210 #define LG_HPTEG_SIZE   6               /* 64 bytes per HPTEG */
 211 #define SDR1_LOW_BITS   ((n_hpteg - 1) >> 10)
 212 #define MIN_N_HPTEG     1024            /* min 64kB hash table */
 213
 214         /*
 215          * Allow 1 HPTE (1/8 HPTEG) for each page of memory.
 216          * This is less than the recommended amount, but then
 217          * Linux ain't AIX.
 218          */
 219         n_hpteg = total_memory / (PAGE_SIZE * 8);
 220         if (n_hpteg < MIN_N_HPTEG)
 221                 n_hpteg = MIN_N_HPTEG;
 222         lg_n_hpteg = __ilog2(n_hpteg);
 223         if (n_hpteg & (n_hpteg - 1)) {
 224                 ++lg_n_hpteg;           /* round up if not power of 2 */
 225                 n_hpteg = 1 << lg_n_hpteg;
 226         }
 227         Hash_size = n_hpteg << LG_HPTEG_SIZE;
 228
 229         /*
 230          * Find some memory for the hash table.
 231          */
 232         if ( ppc_md.progress ) ppc_md.progress("hash:find piece", 0x322);
 233         Hash = __va(memblock_phys_alloc(Hash_size, Hash_size));
 234         memset(Hash, 0, Hash_size);
 235         _SDR1 = __pa(Hash) | SDR1_LOW_BITS;
 236
 237         Hash_end = (struct hash_pte *) ((unsigned long)Hash + Hash_size);
 238
 239         printk("Total memory = %lldMB; using %ldkB for hash table (at %p)\n",
 240                (unsigned long long)(total_memory >> 20), Hash_size >> 10, Hash);
 241
 242
 243         /*
 244          * Patch up the instructions in hashtable.S:create_hpte
 245          */
 246         if ( ppc_md.progress ) ppc_md.progress("hash:patch", 0x345);
 247         Hash_mask = n_hpteg - 1;
 248         hmask = Hash_mask >> (16 - LG_HPTEG_SIZE);
 249         mb2 = mb = 32 - LG_HPTEG_SIZE - lg_n_hpteg;
 250         if (lg_n_hpteg > 16)
 251                 mb2 = 16 - LG_HPTEG_SIZE;
 252
 253         modify_instruction_site(&patch__hash_page_A0, 0xffff,
 254                                 ((unsigned int)Hash - PAGE_OFFSET) >> 16);
 255         modify_instruction_site(&patch__hash_page_A1, 0x7c0, mb << 6);
 256         modify_instruction_site(&patch__hash_page_A2, 0x7c0, mb2 << 6);
 257         modify_instruction_site(&patch__hash_page_B, 0xffff, hmask);
 258         modify_instruction_site(&patch__hash_page_C, 0xffff, hmask);
 259
 260         /*
 261          * Patch up the instructions in hashtable.S:flush_hash_page
 262          */
 263         modify_instruction_site(&patch__flush_hash_A0, 0xffff,
 264                                 ((unsigned int)Hash - PAGE_OFFSET) >> 16);
 265         modify_instruction_site(&patch__flush_hash_A1, 0x7c0, mb << 6);
 266         modify_instruction_site(&patch__flush_hash_A2, 0x7c0, mb2 << 6);
 267         modify_instruction_site(&patch__flush_hash_B, 0xffff, hmask);
 268
 269         if ( ppc_md.progress ) ppc_md.progress("hash:done", 0x205);
 270 }
 271
 272 void setup_initial_memory_limit(phys_addr_t first_memblock_base,
 273                                 phys_addr_t first_memblock_size)
 274 {
 275         /* We don't currently support the first MEMBLOCK not mapping 0
 276          * physical on those processors
 277          */
 278         BUG_ON(first_memblock_base != 0);
 279
 280         /* 601 can only access 16MB at the moment */
 281         if (PVR_VER(mfspr(SPRN_PVR)) == 1)
 282                 memblock_set_current_limit(min_t(u64, first_memblock_size, 0x01000000));
 283         else /* Anything else has 256M mapped */
 284                 memblock_set_current_limit(min_t(u64, first_memblock_size, 0x10000000));
 285 }