arch/x86/kernel/smpboot.c

   1  /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  43
  44 #include <linux/init.h>
  45 #include <linux/smp.h>
  46 #include <linux/export.h>
  47 #include <linux/sched.h>
  48 #include <linux/sched/topology.h>
  49 #include <linux/sched/hotplug.h>
  50 #include <linux/sched/task_stack.h>
  51 #include <linux/percpu.h>
  52 #include <linux/bootmem.h>
  53 #include <linux/err.h>
  54 #include <linux/nmi.h>
  55 #include <linux/tboot.h>
  56 #include <linux/stackprotector.h>
  57 #include <linux/gfp.h>
  58 #include <linux/cpuidle.h>
  59
  60 #include <asm/acpi.h>
  61 #include <asm/desc.h>
  62 #include <asm/nmi.h>
  63 #include <asm/irq.h>
  64 #include <asm/realmode.h>
  65 #include <asm/cpu.h>
  66 #include <asm/numa.h>
  67 #include <asm/pgtable.h>
  68 #include <asm/tlbflush.h>
  69 #include <asm/mtrr.h>
  70 #include <asm/mwait.h>
  71 #include <asm/apic.h>
  72 #include <asm/io_apic.h>
  73 #include <asm/fpu/internal.h>
  74 #include <asm/setup.h>
  75 #include <asm/uv/uv.h>
  76 #include <linux/mc146818rtc.h>
  77 #include <asm/i8259.h>
  78 #include <asm/realmode.h>
  79 #include <asm/misc.h>
  80 #include <asm/qspinlock.h>
  81
  82 /* Number of siblings per CPU package */
  83 int smp_num_siblings = 1;
  84 EXPORT_SYMBOL(smp_num_siblings);
  85
  86 /* Last level cache ID of each logical CPU */
  87 DEFINE_PER_CPU_READ_MOSTLY(u16, cpu_llc_id) = BAD_APICID;
  88
  89 /* representing HT siblings of each logical CPU */
  90 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_sibling_map);
  91 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
  92
  93 /* representing HT and core siblings of each logical CPU */
  94 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_core_map);
  95 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
  96
  97 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_llc_shared_map);
  98
  99 /* Per CPU bogomips and other parameters */
 100 DEFINE_PER_CPU_READ_MOSTLY(struct cpuinfo_x86, cpu_info);
 101 EXPORT_PER_CPU_SYMBOL(cpu_info);
 102
 103 /* Logical package management. We might want to allocate that dynamically */
 104 static int *physical_to_logical_pkg __read_mostly;
 105 static unsigned long *physical_package_map __read_mostly;;
 106 static unsigned int max_physical_pkg_id __read_mostly;
 107 unsigned int __max_logical_packages __read_mostly;
 108 EXPORT_SYMBOL(__max_logical_packages);
 109 static unsigned int logical_packages __read_mostly;
 110
 111 /* Maximum number of SMT threads on any online core */
 112 int __max_smt_threads __read_mostly;
 113
 114 /* Flag to indicate if a complete sched domain rebuild is required */
 115 bool x86_topology_update;
 116
 117 int arch_update_cpu_topology(void)
 118 {
 119         int retval = x86_topology_update;
 120
 121         x86_topology_update = false;
 122         return retval;
 123 }
 124
 125 static inline void smpboot_setup_warm_reset_vector(unsigned long start_eip)
 126 {
 127         unsigned long flags;
 128
 129         spin_lock_irqsave(&rtc_lock, flags);
 130         CMOS_WRITE(0xa, 0xf);
 131         spin_unlock_irqrestore(&rtc_lock, flags);
 132         local_flush_tlb();
 133         pr_debug("1.\n");
 134         *((volatile unsigned short *)phys_to_virt(TRAMPOLINE_PHYS_HIGH)) =
 135                                                         start_eip >> 4;
 136         pr_debug("2.\n");
 137         *((volatile unsigned short *)phys_to_virt(TRAMPOLINE_PHYS_LOW)) =
 138                                                         start_eip & 0xf;
 139         pr_debug("3.\n");
 140 }
 141
 142 static inline void smpboot_restore_warm_reset_vector(void)
 143 {
 144         unsigned long flags;
 145
 146         /*
 147          * Install writable page 0 entry to set BIOS data area.
 148          */
 149         local_flush_tlb();
 150
 151         /*
 152          * Paranoid:  Set warm reset code and vector here back
 153          * to default values.
 154          */
 155         spin_lock_irqsave(&rtc_lock, flags);
 156         CMOS_WRITE(0, 0xf);
 157         spin_unlock_irqrestore(&rtc_lock, flags);
 158
 159         *((volatile u32 *)phys_to_virt(TRAMPOLINE_PHYS_LOW)) = 0;
 160 }
 161
 162 /*
 163  * Report back to the Boot Processor during boot time or to the caller processor
 164  * during CPU online.
 165  */
 166 static void smp_callin(void)
 167 {
 168         int cpuid, phys_id;
 169
 170         /*
 171          * If waken up by an INIT in an 82489DX configuration
 172          * cpu_callout_mask guarantees we don't get here before
 173          * an INIT_deassert IPI reaches our local APIC, so it is
 174          * now safe to touch our local APIC.
 175          */
 176         cpuid = smp_processor_id();
 177
 178         /*
 179          * (This works even if the APIC is not enabled.)
 180          */
 181         phys_id = read_apic_id();
 182
 183         /*
 184          * the boot CPU has finished the init stage and is spinning
 185          * on callin_map until we finish. We are free to set up this
 186          * CPU, first the APIC. (this is probably redundant on most
 187          * boards)
 188          */
 189         apic_ap_setup();
 190
 191         /*
 192          * Save our processor parameters. Note: this information
 193          * is needed for clock calibration.
 194          */
 195         smp_store_cpu_info(cpuid);
 196
 197         /*
 198          * The topology information must be up to date before
 199          * calibrate_delay() and notify_cpu_starting().
 200          */
 201         set_cpu_sibling_map(raw_smp_processor_id());
 202
 203         /*
 204          * Get our bogomips.
 205          * Update loops_per_jiffy in cpu_data. Previous call to
 206          * smp_store_cpu_info() stored a value that is close but not as
 207          * accurate as the value just calculated.
 208          */
 209         calibrate_delay();
 210         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 211         pr_debug("Stack at about %p\n", &cpuid);
 212
 213         wmb();
 214
 215         notify_cpu_starting(cpuid);
 216
 217         /*
 218          * Allow the master to continue.
 219          */
 220         cpumask_set_cpu(cpuid, cpu_callin_mask);
 221 }
 222
 223 static int cpu0_logical_apicid;
 224 static int enable_start_cpu0;
 225 /*
 226  * Activate a secondary processor.
 227  */
 228 static void notrace start_secondary(void *unused)
 229 {
 230         /*
 231          * Don't put *anything* except direct CPU state initialization
 232          * before cpu_init(), SMP booting is too fragile that we want to
 233          * limit the things done here to the most necessary things.
 234          */
 235         if (boot_cpu_has(X86_FEATURE_PCID))
 236                 __write_cr4(__read_cr4() | X86_CR4_PCIDE);
 237
 238 #ifdef CONFIG_X86_32
 239         /* switch away from the initial page table */
 240         load_cr3(swapper_pg_dir);
 241         __flush_tlb_all();
 242 #endif
 243
 244         cpu_init();
 245         x86_cpuinit.early_percpu_clock_init();
 246         preempt_disable();
 247         smp_callin();
 248
 249         enable_start_cpu0 = 0;
 250
 251         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 252         barrier();
 253         /*
 254          * Check TSC synchronization with the boot CPU:
 255          */
 256         check_tsc_sync_target();
 257
 258         /*
 259          * Lock vector_lock and initialize the vectors on this cpu
 260          * before setting the cpu online. We must set it online with
 261          * vector_lock held to prevent a concurrent setup/teardown
 262          * from seeing a half valid vector space.
 263          */
 264         lock_vector_lock();
 265         setup_vector_irq(smp_processor_id());
 266         set_cpu_online(smp_processor_id(), true);
 267         unlock_vector_lock();
 268         cpu_set_state_online(smp_processor_id());
 269         x86_platform.nmi_init();
 270
 271         /* enable local interrupts */
 272         local_irq_enable();
 273
 274         /* to prevent fake stack check failure in clock setup */
 275         boot_init_stack_canary();
 276
 277         x86_cpuinit.setup_percpu_clockev();
 278
 279         wmb();
 280         cpu_startup_entry(CPUHP_AP_ONLINE_IDLE);
 281 }
 282
 283 /**
 284  * topology_update_package_map - Update the physical to logical package map
 285  * @pkg:        The physical package id as retrieved via CPUID
 286  * @cpu:        The cpu for which this is updated
 287  */
 288 int topology_update_package_map(unsigned int pkg, unsigned int cpu)
 289 {
 290         unsigned int new;
 291
 292         /* Called from early boot ? */
 293         if (!physical_package_map)
 294                 return 0;
 295
 296         if (pkg >= max_physical_pkg_id)
 297                 return -EINVAL;
 298
 299         /* Set the logical package id */
 300         if (test_and_set_bit(pkg, physical_package_map))
 301                 goto found;
 302
 303         if (logical_packages >= __max_logical_packages) {
 304                 pr_warn("Package %u of CPU %u exceeds BIOS package data %u.\n",
 305                         logical_packages, cpu, __max_logical_packages);
 306                 return -ENOSPC;
 307         }
 308
 309         new = logical_packages++;
 310         if (new != pkg) {
 311                 pr_info("CPU %u Converting physical %u to logical package %u\n",
 312                         cpu, pkg, new);
 313         }
 314         physical_to_logical_pkg[pkg] = new;
 315
 316 found:
 317         cpu_data(cpu).logical_proc_id = physical_to_logical_pkg[pkg];
 318         return 0;
 319 }
 320
 321 /**
 322  * topology_phys_to_logical_pkg - Map a physical package id to a logical
 323  *
 324  * Returns logical package id or -1 if not found
 325  */
 326 int topology_phys_to_logical_pkg(unsigned int phys_pkg)
 327 {
 328         if (phys_pkg >= max_physical_pkg_id)
 329                 return -1;
 330         return physical_to_logical_pkg[phys_pkg];
 331 }
 332 EXPORT_SYMBOL(topology_phys_to_logical_pkg);
 333
 334 static void __init smp_init_package_map(struct cpuinfo_x86 *c, unsigned int cpu)
 335 {
 336         unsigned int ncpus;
 337         size_t size;
 338
 339         /*
 340          * Today neither Intel nor AMD support heterogenous systems. That
 341          * might change in the future....
 342          *
 343          * While ideally we'd want '* smp_num_siblings' in the below @ncpus
 344          * computation, this won't actually work since some Intel BIOSes
 345          * report inconsistent HT data when they disable HT.
 346          *
 347          * In particular, they reduce the APIC-IDs to only include the cores,
 348          * but leave the CPUID topology to say there are (2) siblings.
 349          * This means we don't know how many threads there will be until
 350          * after the APIC enumeration.
 351          *
 352          * By not including this we'll sometimes over-estimate the number of
 353          * logical packages by the amount of !present siblings, but this is
 354          * still better than MAX_LOCAL_APIC.
 355          *
 356          * We use total_cpus not nr_cpu_ids because nr_cpu_ids can be limited
 357          * on the command line leading to a similar issue as the HT disable
 358          * problem because the hyperthreads are usually enumerated after the
 359          * primary cores.
 360          */
 361         ncpus = boot_cpu_data.x86_max_cores;
 362         if (!ncpus) {
 363                 pr_warn("x86_max_cores == zero !?!?");
 364                 ncpus = 1;
 365         }
 366
 367         __max_logical_packages = DIV_ROUND_UP(total_cpus, ncpus);
 368         logical_packages = 0;
 369
 370         /*
 371          * Possibly larger than what we need as the number of apic ids per
 372          * package can be smaller than the actual used apic ids.
 373          */
 374         max_physical_pkg_id = DIV_ROUND_UP(MAX_LOCAL_APIC, ncpus);
 375         size = max_physical_pkg_id * sizeof(unsigned int);
 376         physical_to_logical_pkg = kmalloc(size, GFP_KERNEL);
 377         memset(physical_to_logical_pkg, 0xff, size);
 378         size = BITS_TO_LONGS(max_physical_pkg_id) * sizeof(unsigned long);
 379         physical_package_map = kzalloc(size, GFP_KERNEL);
 380
 381         pr_info("Max logical packages: %u\n", __max_logical_packages);
 382
 383         topology_update_package_map(c->phys_proc_id, cpu);
 384 }
 385
 386 void __init smp_store_boot_cpu_info(void)
 387 {
 388         int id = 0; /* CPU 0 */
 389         struct cpuinfo_x86 *c = &cpu_data(id);
 390
 391         *c = boot_cpu_data;
 392         c->cpu_index = id;
 393         smp_init_package_map(c, id);
 394 }
 395
 396 /*
 397  * The bootstrap kernel entry code has set these up. Save them for
 398  * a given CPU
 399  */
 400 void smp_store_cpu_info(int id)
 401 {
 402         struct cpuinfo_x86 *c = &cpu_data(id);
 403
 404         *c = boot_cpu_data;
 405         c->cpu_index = id;
 406         /*
 407          * During boot time, CPU0 has this setup already. Save the info when
 408          * bringing up AP or offlined CPU0.
 409          */
 410         identify_secondary_cpu(c);
 411 }
 412
 413 static bool
 414 topology_same_node(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 415 {
 416         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 417
 418         return (cpu_to_node(cpu1) == cpu_to_node(cpu2));
 419 }
 420
 421 static bool
 422 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 423 {
 424         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 425
 426         return !WARN_ONCE(!topology_same_node(c, o),
 427                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 428                 "[node: %d != %d]. Ignoring dependency.\n",
 429                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 430 }
 431
 432 #define link_mask(mfunc, c1, c2)                                        \
 433 do {                                                                    \
 434         cpumask_set_cpu((c1), mfunc(c2));                               \
 435         cpumask_set_cpu((c2), mfunc(c1));                               \
 436 } while (0)
 437
 438 static bool match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 439 {
 440         if (boot_cpu_has(X86_FEATURE_TOPOEXT)) {
 441                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 442
 443                 if (c->phys_proc_id == o->phys_proc_id &&
 444                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2)) {
 445                         if (c->cpu_core_id == o->cpu_core_id)
 446                                 return topology_sane(c, o, "smt");
 447
 448                         if ((c->cu_id != 0xff) &&
 449                             (o->cu_id != 0xff) &&
 450                             (c->cu_id == o->cu_id))
 451                                 return topology_sane(c, o, "smt");
 452                 }
 453
 454         } else if (c->phys_proc_id == o->phys_proc_id &&
 455                    c->cpu_core_id == o->cpu_core_id) {
 456                 return topology_sane(c, o, "smt");
 457         }
 458
 459         return false;
 460 }
 461
 462 static bool match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 463 {
 464         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 465
 466         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 467             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 468                 return topology_sane(c, o, "llc");
 469
 470         return false;
 471 }
 472
 473 /*
 474  * Unlike the other levels, we do not enforce keeping a
 475  * multicore group inside a NUMA node.  If this happens, we will
 476  * discard the MC level of the topology later.
 477  */
 478 static bool match_die(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 479 {
 480         if (c->phys_proc_id == o->phys_proc_id)
 481                 return true;
 482         return false;
 483 }
 484
 485 #if defined(CONFIG_SCHED_SMT) || defined(CONFIG_SCHED_MC)
 486 static inline int x86_sched_itmt_flags(void)
 487 {
 488         return sysctl_sched_itmt_enabled ? SD_ASYM_PACKING : 0;
 489 }
 490
 491 #ifdef CONFIG_SCHED_MC
 492 static int x86_core_flags(void)
 493 {
 494         return cpu_core_flags() | x86_sched_itmt_flags();
 495 }
 496 #endif
 497 #ifdef CONFIG_SCHED_SMT
 498 static int x86_smt_flags(void)
 499 {
 500         return cpu_smt_flags() | x86_sched_itmt_flags();
 501 }
 502 #endif
 503 #endif
 504
 505 static struct sched_domain_topology_level x86_numa_in_package_topology[] = {
 506 #ifdef CONFIG_SCHED_SMT
 507         { cpu_smt_mask, x86_smt_flags, SD_INIT_NAME(SMT) },
 508 #endif
 509 #ifdef CONFIG_SCHED_MC
 510         { cpu_coregroup_mask, x86_core_flags, SD_INIT_NAME(MC) },
 511 #endif
 512         { NULL, },
 513 };
 514
 515 static struct sched_domain_topology_level x86_topology[] = {
 516 #ifdef CONFIG_SCHED_SMT
 517         { cpu_smt_mask, x86_smt_flags, SD_INIT_NAME(SMT) },
 518 #endif
 519 #ifdef CONFIG_SCHED_MC
 520         { cpu_coregroup_mask, x86_core_flags, SD_INIT_NAME(MC) },
 521 #endif
 522         { cpu_cpu_mask, SD_INIT_NAME(DIE) },
 523         { NULL, },
 524 };
 525
 526 /*
 527  * Set if a package/die has multiple NUMA nodes inside.
 528  * AMD Magny-Cours and Intel Cluster-on-Die have this.
 529  */
 530 static bool x86_has_numa_in_package;
 531
 532 void set_cpu_sibling_map(int cpu)
 533 {
 534         bool has_smt = smp_num_siblings > 1;
 535         bool has_mp = has_smt || boot_cpu_data.x86_max_cores > 1;
 536         struct cpuinfo_x86 *c = &cpu_data(cpu);
 537         struct cpuinfo_x86 *o;
 538         int i, threads;
 539
 540         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 541
 542         if (!has_mp) {
 543                 cpumask_set_cpu(cpu, topology_sibling_cpumask(cpu));
 544                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 545                 cpumask_set_cpu(cpu, topology_core_cpumask(cpu));
 546                 c->booted_cores = 1;
 547                 return;
 548         }
 549
 550         for_each_cpu(i, cpu_sibling_setup_mask) {
 551                 o = &cpu_data(i);
 552
 553                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 554                         link_mask(topology_sibling_cpumask, cpu, i);
 555
 556                 if ((i == cpu) || (has_mp && match_llc(c, o)))
 557                         link_mask(cpu_llc_shared_mask, cpu, i);
 558
 559         }
 560
 561         /*
 562          * This needs a separate iteration over the cpus because we rely on all
 563          * topology_sibling_cpumask links to be set-up.
 564          */
 565         for_each_cpu(i, cpu_sibling_setup_mask) {
 566                 o = &cpu_data(i);
 567
 568                 if ((i == cpu) || (has_mp && match_die(c, o))) {
 569                         link_mask(topology_core_cpumask, cpu, i);
 570
 571                         /*
 572                          *  Does this new cpu bringup a new core?
 573                          */
 574                         if (cpumask_weight(
 575                             topology_sibling_cpumask(cpu)) == 1) {
 576                                 /*
 577                                  * for each core in package, increment
 578                                  * the booted_cores for this new cpu
 579                                  */
 580                                 if (cpumask_first(
 581                                     topology_sibling_cpumask(i)) == i)
 582                                         c->booted_cores++;
 583                                 /*
 584                                  * increment the core count for all
 585                                  * the other cpus in this package
 586                                  */
 587                                 if (i != cpu)
 588                                         cpu_data(i).booted_cores++;
 589                         } else if (i != cpu && !c->booted_cores)
 590                                 c->booted_cores = cpu_data(i).booted_cores;
 591                 }
 592                 if (match_die(c, o) && !topology_same_node(c, o))
 593                         x86_has_numa_in_package = true;
 594         }
 595
 596         threads = cpumask_weight(topology_sibling_cpumask(cpu));
 597         if (threads > __max_smt_threads)
 598                 __max_smt_threads = threads;
 599 }
 600
 601 /* maps the cpu to the sched domain representing multi-core */
 602 const struct cpumask *cpu_coregroup_mask(int cpu)
 603 {
 604         return cpu_llc_shared_mask(cpu);
 605 }
 606
 607 static void impress_friends(void)
 608 {
 609         int cpu;
 610         unsigned long bogosum = 0;
 611         /*
 612          * Allow the user to impress friends.
 613          */
 614         pr_debug("Before bogomips\n");
 615         for_each_possible_cpu(cpu)
 616                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 617                         bogosum += cpu_data(cpu).loops_per_jiffy;
 618         pr_info("Total of %d processors activated (%lu.%02lu BogoMIPS)\n",
 619                 num_online_cpus(),
 620                 bogosum/(500000/HZ),
 621                 (bogosum/(5000/HZ))%100);
 622
 623         pr_debug("Before bogocount - setting activated=1\n");
 624 }
 625
 626 void __inquire_remote_apic(int apicid)
 627 {
 628         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 629         const char * const names[] = { "ID", "VERSION", "SPIV" };
 630         int timeout;
 631         u32 status;
 632
 633         pr_info("Inquiring remote APIC 0x%x...\n", apicid);
 634
 635         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 636                 pr_info("... APIC 0x%x %s: ", apicid, names[i]);
 637
 638                 /*
 639                  * Wait for idle.
 640                  */
 641                 status = safe_apic_wait_icr_idle();
 642                 if (status)
 643                         pr_cont("a previous APIC delivery may have failed\n");
 644
 645                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 646
 647                 timeout = 0;
 648                 do {
 649                         udelay(100);
 650                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 651                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 652
 653                 switch (status) {
 654                 case APIC_ICR_RR_VALID:
 655                         status = apic_read(APIC_RRR);
 656                         pr_cont("%08x\n", status);
 657                         break;
 658                 default:
 659                         pr_cont("failed\n");
 660                 }
 661         }
 662 }
 663
 664 /*
 665  * The Multiprocessor Specification 1.4 (1997) example code suggests
 666  * that there should be a 10ms delay between the BSP asserting INIT
 667  * and de-asserting INIT, when starting a remote processor.
 668  * But that slows boot and resume on modern processors, which include
 669  * many cores and don't require that delay.
 670  *
 671  * Cmdline "init_cpu_udelay=" is available to over-ride this delay.
 672  * Modern processor families are quirked to remove the delay entirely.
 673  */
 674 #define UDELAY_10MS_DEFAULT 10000
 675
 676 static unsigned int init_udelay = UINT_MAX;
 677
 678 static int __init cpu_init_udelay(char *str)
 679 {
 680         get_option(&str, &init_udelay);
 681
 682         return 0;
 683 }
 684 early_param("cpu_init_udelay", cpu_init_udelay);
 685
 686 static void __init smp_quirk_init_udelay(void)
 687 {
 688         /* if cmdline changed it from default, leave it alone */
 689         if (init_udelay != UINT_MAX)
 690                 return;
 691
 692         /* if modern processor, use no delay */
 693         if (((boot_cpu_data.x86_vendor == X86_VENDOR_INTEL) && (boot_cpu_data.x86 == 6)) ||
 694             ((boot_cpu_data.x86_vendor == X86_VENDOR_AMD) && (boot_cpu_data.x86 >= 0xF))) {
 695                 init_udelay = 0;
 696                 return;
 697         }
 698         /* else, use legacy delay */
 699         init_udelay = UDELAY_10MS_DEFAULT;
 700 }
 701
 702 /*
 703  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 704  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 705  * won't ... remember to clear down the APIC, etc later.
 706  */
 707 int
 708 wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip)
 709 {
 710         unsigned long send_status, accept_status = 0;
 711         int maxlvt;
 712
 713         /* Target chip */
 714         /* Boot on the stack */
 715         /* Kick the second */
 716         apic_icr_write(APIC_DM_NMI | apic->dest_logical, apicid);
 717
 718         pr_debug("Waiting for send to finish...\n");
 719         send_status = safe_apic_wait_icr_idle();
 720
 721         /*
 722          * Give the other CPU some time to accept the IPI.
 723          */
 724         udelay(200);
 725         if (APIC_INTEGRATED(boot_cpu_apic_version)) {
 726                 maxlvt = lapic_get_maxlvt();
 727                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 728                         apic_write(APIC_ESR, 0);
 729                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 730         }
 731         pr_debug("NMI sent\n");
 732
 733         if (send_status)
 734                 pr_err("APIC never delivered???\n");
 735         if (accept_status)
 736                 pr_err("APIC delivery error (%lx)\n", accept_status);
 737
 738         return (send_status | accept_status);
 739 }
 740
 741 static int
 742 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 743 {
 744         unsigned long send_status = 0, accept_status = 0;
 745         int maxlvt, num_starts, j;
 746
 747         maxlvt = lapic_get_maxlvt();
 748
 749         /*
 750          * Be paranoid about clearing APIC errors.
 751          */
 752         if (APIC_INTEGRATED(boot_cpu_apic_version)) {
 753                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 754                         apic_write(APIC_ESR, 0);
 755                 apic_read(APIC_ESR);
 756         }
 757
 758         pr_debug("Asserting INIT\n");
 759
 760         /*
 761          * Turn INIT on target chip
 762          */
 763         /*
 764          * Send IPI
 765          */
 766         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 767                        phys_apicid);
 768
 769         pr_debug("Waiting for send to finish...\n");
 770         send_status = safe_apic_wait_icr_idle();
 771
 772         udelay(init_udelay);
 773
 774         pr_debug("Deasserting INIT\n");
 775
 776         /* Target chip */
 777         /* Send IPI */
 778         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 779
 780         pr_debug("Waiting for send to finish...\n");
 781         send_status = safe_apic_wait_icr_idle();
 782
 783         mb();
 784
 785         /*
 786          * Should we send STARTUP IPIs ?
 787          *
 788          * Determine this based on the APIC version.
 789          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 790          */
 791         if (APIC_INTEGRATED(boot_cpu_apic_version))
 792                 num_starts = 2;
 793         else
 794                 num_starts = 0;
 795
 796         /*
 797          * Run STARTUP IPI loop.
 798          */
 799         pr_debug("#startup loops: %d\n", num_starts);
 800
 801         for (j = 1; j <= num_starts; j++) {
 802                 pr_debug("Sending STARTUP #%d\n", j);
 803                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 804                         apic_write(APIC_ESR, 0);
 805                 apic_read(APIC_ESR);
 806                 pr_debug("After apic_write\n");
 807
 808                 /*
 809                  * STARTUP IPI
 810                  */
 811
 812                 /* Target chip */
 813                 /* Boot on the stack */
 814                 /* Kick the second */
 815                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 816                                phys_apicid);
 817
 818                 /*
 819                  * Give the other CPU some time to accept the IPI.
 820                  */
 821                 if (init_udelay == 0)
 822                         udelay(10);
 823                 else
 824                         udelay(300);
 825
 826                 pr_debug("Startup point 1\n");
 827
 828                 pr_debug("Waiting for send to finish...\n");
 829                 send_status = safe_apic_wait_icr_idle();
 830
 831                 /*
 832                  * Give the other CPU some time to accept the IPI.
 833                  */
 834                 if (init_udelay == 0)
 835                         udelay(10);
 836                 else
 837                         udelay(200);
 838
 839                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 840                         apic_write(APIC_ESR, 0);
 841                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 842                 if (send_status || accept_status)
 843                         break;
 844         }
 845         pr_debug("After Startup\n");
 846
 847         if (send_status)
 848                 pr_err("APIC never delivered???\n");
 849         if (accept_status)
 850                 pr_err("APIC delivery error (%lx)\n", accept_status);
 851
 852         return (send_status | accept_status);
 853 }
 854
 855 /* reduce the number of lines printed when booting a large cpu count system */
 856 static void announce_cpu(int cpu, int apicid)
 857 {
 858         static int current_node = -1;
 859         int node = early_cpu_to_node(cpu);
 860         static int width, node_width;
 861
 862         if (!width)
 863                 width = num_digits(num_possible_cpus()) + 1; /* + '#' sign */
 864
 865         if (!node_width)
 866                 node_width = num_digits(num_possible_nodes()) + 1; /* + '#' */
 867
 868         if (cpu == 1)
 869                 printk(KERN_INFO "x86: Booting SMP configuration:\n");
 870
 871         if (system_state < SYSTEM_RUNNING) {
 872                 if (node != current_node) {
 873                         if (current_node > (-1))
 874                                 pr_cont("\n");
 875                         current_node = node;
 876
 877                         printk(KERN_INFO ".... node %*s#%d, CPUs:  ",
 878                                node_width - num_digits(node), " ", node);
 879                 }
 880
 881                 /* Add padding for the BSP */
 882                 if (cpu == 1)
 883                         pr_cont("%*s", width + 1, " ");
 884
 885                 pr_cont("%*s#%d", width - num_digits(cpu), " ", cpu);
 886
 887         } else
 888                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 889                         node, cpu, apicid);
 890 }
 891
 892 static int wakeup_cpu0_nmi(unsigned int cmd, struct pt_regs *regs)
 893 {
 894         int cpu;
 895
 896         cpu = smp_processor_id();
 897         if (cpu == 0 && !cpu_online(cpu) && enable_start_cpu0)
 898                 return NMI_HANDLED;
 899
 900         return NMI_DONE;
 901 }
 902
 903 /*
 904  * Wake up AP by INIT, INIT, STARTUP sequence.
 905  *
 906  * Instead of waiting for STARTUP after INITs, BSP will execute the BIOS
 907  * boot-strap code which is not a desired behavior for waking up BSP. To
 908  * void the boot-strap code, wake up CPU0 by NMI instead.
 909  *
 910  * This works to wake up soft offlined CPU0 only. If CPU0 is hard offlined
 911  * (i.e. physically hot removed and then hot added), NMI won't wake it up.
 912  * We'll change this code in the future to wake up hard offlined CPU0 if
 913  * real platform and request are available.
 914  */
 915 static int
 916 wakeup_cpu_via_init_nmi(int cpu, unsigned long start_ip, int apicid,
 917                int *cpu0_nmi_registered)
 918 {
 919         int id;
 920         int boot_error;
 921
 922         preempt_disable();
 923
 924         /*
 925          * Wake up AP by INIT, INIT, STARTUP sequence.
 926          */
 927         if (cpu) {
 928                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 929                 goto out;
 930         }
 931
 932         /*
 933          * Wake up BSP by nmi.
 934          *
 935          * Register a NMI handler to help wake up CPU0.
 936          */
 937         boot_error = register_nmi_handler(NMI_LOCAL,
 938                                           wakeup_cpu0_nmi, 0, "wake_cpu0");
 939
 940         if (!boot_error) {
 941                 enable_start_cpu0 = 1;
 942                 *cpu0_nmi_registered = 1;
 943                 if (apic->dest_logical == APIC_DEST_LOGICAL)
 944                         id = cpu0_logical_apicid;
 945                 else
 946                         id = apicid;
 947                 boot_error = wakeup_secondary_cpu_via_nmi(id, start_ip);
 948         }
 949
 950 out:
 951         preempt_enable();
 952
 953         return boot_error;
 954 }
 955
 956 void common_cpu_up(unsigned int cpu, struct task_struct *idle)
 957 {
 958         /* Just in case we booted with a single CPU. */
 959         alternatives_enable_smp();
 960
 961         per_cpu(current_task, cpu) = idle;
 962
 963 #ifdef CONFIG_X86_32
 964         /* Stack for startup_32 can be just as for start_secondary onwards */
 965         irq_ctx_init(cpu);
 966         per_cpu(cpu_current_top_of_stack, cpu) = task_top_of_stack(idle);
 967 #else
 968         initial_gs = per_cpu_offset(cpu);
 969 #endif
 970 }
 971
 972 /*
 973  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 974  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 975  * Returns zero if CPU booted OK, else error code from
 976  * ->wakeup_secondary_cpu.
 977  */
 978 static int do_boot_cpu(int apicid, int cpu, struct task_struct *idle,
 979                        int *cpu0_nmi_registered)
 980 {
 981         volatile u32 *trampoline_status =
 982                 (volatile u32 *) __va(real_mode_header->trampoline_status);
 983         /* start_ip had better be page-aligned! */
 984         unsigned long start_ip = real_mode_header->trampoline_start;
 985
 986         unsigned long boot_error = 0;
 987         unsigned long timeout;
 988
 989         idle->thread.sp = (unsigned long)task_pt_regs(idle);
 990         early_gdt_descr.address = (unsigned long)get_cpu_gdt_rw(cpu);
 991         initial_code = (unsigned long)start_secondary;
 992         initial_stack  = idle->thread.sp;
 993
 994         /*
 995          * Enable the espfix hack for this CPU
 996         */
 997 #ifdef CONFIG_X86_ESPFIX64
 998         init_espfix_ap(cpu);
 999 #endif
1000
1001         /* So we see what's up */
1002         announce_cpu(cpu, apicid);
1003
1004         /*
1005          * This grunge runs the startup process for
1006          * the targeted processor.
1007          */
1008
1009         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
1010
1011                 pr_debug("Setting warm reset code and vector.\n");
1012
1013                 smpboot_setup_warm_reset_vector(start_ip);
1014                 /*
1015                  * Be paranoid about clearing APIC errors.
1016                 */
1017                 if (APIC_INTEGRATED(boot_cpu_apic_version)) {
1018                         apic_write(APIC_ESR, 0);
1019                         apic_read(APIC_ESR);
1020                 }
1021         }
1022
1023         /*
1024          * AP might wait on cpu_callout_mask in cpu_init() with
1025          * cpu_initialized_mask set if previous attempt to online
1026          * it timed-out. Clear cpu_initialized_mask so that after
1027          * INIT/SIPI it could start with a clean state.
1028          */
1029         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1030         smp_mb();
1031
1032         /*
1033          * Wake up a CPU in difference cases:
1034          * - Use the method in the APIC driver if it's defined
1035          * Otherwise,
1036          * - Use an INIT boot APIC message for APs or NMI for BSP.
1037          */
1038         if (apic->wakeup_secondary_cpu)
1039                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
1040         else
1041                 boot_error = wakeup_cpu_via_init_nmi(cpu, start_ip, apicid,
1042                                                      cpu0_nmi_registered);
1043
1044         if (!boot_error) {
1045                 /*
1046                  * Wait 10s total for first sign of life from AP
1047                  */
1048                 boot_error = -1;
1049                 timeout = jiffies + 10*HZ;
1050                 while (time_before(jiffies, timeout)) {
1051                         if (cpumask_test_cpu(cpu, cpu_initialized_mask)) {
1052                                 /*
1053                                  * Tell AP to proceed with initialization
1054                                  */
1055                                 cpumask_set_cpu(cpu, cpu_callout_mask);
1056                                 boot_error = 0;
1057                                 break;
1058                         }
1059                         schedule();
1060                 }
1061         }
1062
1063         if (!boot_error) {
1064                 /*
1065                  * Wait till AP completes initial initialization
1066                  */
1067                 while (!cpumask_test_cpu(cpu, cpu_callin_mask)) {
1068                         /*
1069                          * Allow other tasks to run while we wait for the
1070                          * AP to come online. This also gives a chance
1071                          * for the MTRR work(triggered by the AP coming online)
1072                          * to be completed in the stop machine context.
1073                          */
1074                         schedule();
1075                 }
1076         }
1077
1078         /* mark "stuck" area as not stuck */
1079         *trampoline_status = 0;
1080
1081         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
1082                 /*
1083                  * Cleanup possible dangling ends...
1084                  */
1085                 smpboot_restore_warm_reset_vector();
1086         }
1087
1088         return boot_error;
1089 }
1090
1091 int native_cpu_up(unsigned int cpu, struct task_struct *tidle)
1092 {
1093         int apicid = apic->cpu_present_to_apicid(cpu);
1094         int cpu0_nmi_registered = 0;
1095         unsigned long flags;
1096         int err, ret = 0;
1097
1098         lockdep_assert_irqs_enabled();
1099
1100         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
1101
1102         if (apicid == BAD_APICID ||
1103             !physid_isset(apicid, phys_cpu_present_map) ||
1104             !apic->apic_id_valid(apicid)) {
1105                 pr_err("%s: bad cpu %d\n", __func__, cpu);
1106                 return -EINVAL;
1107         }
1108
1109         /*
1110          * Already booted CPU?
1111          */
1112         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
1113                 pr_debug("do_boot_cpu %d Already started\n", cpu);
1114                 return -ENOSYS;
1115         }
1116
1117         /*
1118          * Save current MTRR state in case it was changed since early boot
1119          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
1120          */
1121         mtrr_save_state();
1122
1123         /* x86 CPUs take themselves offline, so delayed offline is OK. */
1124         err = cpu_check_up_prepare(cpu);
1125         if (err && err != -EBUSY)
1126                 return err;
1127
1128         /* the FPU context is blank, nobody can own it */
1129         per_cpu(fpu_fpregs_owner_ctx, cpu) = NULL;
1130
1131         common_cpu_up(cpu, tidle);
1132
1133         err = do_boot_cpu(apicid, cpu, tidle, &cpu0_nmi_registered);
1134         if (err) {
1135                 pr_err("do_boot_cpu failed(%d) to wakeup CPU#%u\n", err, cpu);
1136                 ret = -EIO;
1137                 goto unreg_nmi;
1138         }
1139
1140         /*
1141          * Check TSC synchronization with the AP (keep irqs disabled
1142          * while doing so):
1143          */
1144         local_irq_save(flags);
1145         check_tsc_sync_source(cpu);
1146         local_irq_restore(flags);
1147
1148         while (!cpu_online(cpu)) {
1149                 cpu_relax();
1150                 touch_nmi_watchdog();
1151         }
1152
1153 unreg_nmi:
1154         /*
1155          * Clean up the nmi handler. Do this after the callin and callout sync
1156          * to avoid impact of possible long unregister time.
1157          */
1158         if (cpu0_nmi_registered)
1159                 unregister_nmi_handler(NMI_LOCAL, "wake_cpu0");
1160
1161         return ret;
1162 }
1163
1164 /**
1165  * arch_disable_smp_support() - disables SMP support for x86 at runtime
1166  */
1167 void arch_disable_smp_support(void)
1168 {
1169         disable_ioapic_support();
1170 }
1171
1172 /*
1173  * Fall back to non SMP mode after errors.
1174  *
1175  * RED-PEN audit/test this more. I bet there is more state messed up here.
1176  */
1177 static __init void disable_smp(void)
1178 {
1179         pr_info("SMP disabled\n");
1180
1181         disable_ioapic_support();
1182
1183         init_cpu_present(cpumask_of(0));
1184         init_cpu_possible(cpumask_of(0));
1185
1186         if (smp_found_config)
1187                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
1188         else
1189                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
1190         cpumask_set_cpu(0, topology_sibling_cpumask(0));
1191         cpumask_set_cpu(0, topology_core_cpumask(0));
1192 }
1193
1194 enum {
1195         SMP_OK,
1196         SMP_NO_CONFIG,
1197         SMP_NO_APIC,
1198         SMP_FORCE_UP,
1199 };
1200
1201 /*
1202  * Various sanity checks.
1203  */
1204 static int __init smp_sanity_check(unsigned max_cpus)
1205 {
1206         preempt_disable();
1207
1208 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
1209         if (def_to_bigsmp && nr_cpu_ids > 8) {
1210                 unsigned int cpu;
1211                 unsigned nr;
1212
1213                 pr_warn("More than 8 CPUs detected - skipping them\n"
1214                         "Use CONFIG_X86_BIGSMP\n");
1215
1216                 nr = 0;
1217                 for_each_present_cpu(cpu) {
1218                         if (nr >= 8)
1219                                 set_cpu_present(cpu, false);
1220                         nr++;
1221                 }
1222
1223                 nr = 0;
1224                 for_each_possible_cpu(cpu) {
1225                         if (nr >= 8)
1226                                 set_cpu_possible(cpu, false);
1227                         nr++;
1228                 }
1229
1230                 nr_cpu_ids = 8;
1231         }
1232 #endif
1233
1234         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1235                 pr_warn("weird, boot CPU (#%d) not listed by the BIOS\n",
1236                         hard_smp_processor_id());
1237
1238                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1239         }
1240
1241         /*
1242          * If we couldn't find an SMP configuration at boot time,
1243          * get out of here now!
1244          */
1245         if (!smp_found_config && !acpi_lapic) {
1246                 preempt_enable();
1247                 pr_notice("SMP motherboard not detected\n");
1248                 return SMP_NO_CONFIG;
1249         }
1250
1251         /*
1252          * Should not be necessary because the MP table should list the boot
1253          * CPU too, but we do it for the sake of robustness anyway.
1254          */
1255         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1256                 pr_notice("weird, boot CPU (#%d) not listed by the BIOS\n",
1257                           boot_cpu_physical_apicid);
1258                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1259         }
1260         preempt_enable();
1261
1262         /*
1263          * If we couldn't find a local APIC, then get out of here now!
1264          */
1265         if (APIC_INTEGRATED(boot_cpu_apic_version) &&
1266             !boot_cpu_has(X86_FEATURE_APIC)) {
1267                 if (!disable_apic) {
1268                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
1269                                 boot_cpu_physical_apicid);
1270                         pr_err("... forcing use of dummy APIC emulation (tell your hw vendor)\n");
1271                 }
1272                 return SMP_NO_APIC;
1273         }
1274
1275         /*
1276          * If SMP should be disabled, then really disable it!
1277          */
1278         if (!max_cpus) {
1279                 pr_info("SMP mode deactivated\n");
1280                 return SMP_FORCE_UP;
1281         }
1282
1283         return SMP_OK;
1284 }
1285
1286 static void __init smp_cpu_index_default(void)
1287 {
1288         int i;
1289         struct cpuinfo_x86 *c;
1290
1291         for_each_possible_cpu(i) {
1292                 c = &cpu_data(i);
1293                 /* mark all to hotplug */
1294                 c->cpu_index = nr_cpu_ids;
1295         }
1296 }
1297
1298 /*
1299  * Prepare for SMP bootup.  The MP table or ACPI has been read
1300  * earlier.  Just do some sanity checking here and enable APIC mode.
1301  */
1302 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1303 {
1304         unsigned int i;
1305
1306         smp_cpu_index_default();
1307
1308         /*
1309          * Setup boot CPU information
1310          */
1311         smp_store_boot_cpu_info(); /* Final full version of the data */
1312         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1313         mb();
1314
1315         for_each_possible_cpu(i) {
1316                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1317                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1318                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1319         }
1320
1321         /*
1322          * Set 'default' x86 topology, this matches default_topology() in that
1323          * it has NUMA nodes as a topology level. See also
1324          * native_smp_cpus_done().
1325          *
1326          * Must be done before set_cpus_sibling_map() is ran.
1327          */
1328         set_sched_topology(x86_topology);
1329
1330         set_cpu_sibling_map(0);
1331
1332         switch (smp_sanity_check(max_cpus)) {
1333         case SMP_NO_CONFIG:
1334                 disable_smp();
1335                 if (APIC_init_uniprocessor())
1336                         pr_notice("Local APIC not detected. Using dummy APIC emulation.\n");
1337                 return;
1338         case SMP_NO_APIC:
1339                 disable_smp();
1340                 return;
1341         case SMP_FORCE_UP:
1342                 disable_smp();
1343                 apic_bsp_setup(false);
1344                 return;
1345         case SMP_OK:
1346                 break;
1347         }
1348
1349         if (read_apic_id() != boot_cpu_physical_apicid) {
1350                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1351                      read_apic_id(), boot_cpu_physical_apicid);
1352                 /* Or can we switch back to PIC here? */
1353         }
1354
1355         default_setup_apic_routing();
1356         cpu0_logical_apicid = apic_bsp_setup(false);
1357
1358         pr_info("CPU0: ");
1359         print_cpu_info(&cpu_data(0));
1360
1361         native_pv_lock_init();
1362
1363         uv_system_init();
1364
1365         set_mtrr_aps_delayed_init();
1366
1367         smp_quirk_init_udelay();
1368 }
1369
1370 void arch_enable_nonboot_cpus_begin(void)
1371 {
1372         set_mtrr_aps_delayed_init();
1373 }
1374
1375 void arch_enable_nonboot_cpus_end(void)
1376 {
1377         mtrr_aps_init();
1378 }
1379
1380 /*
1381  * Early setup to make printk work.
1382  */
1383 void __init native_smp_prepare_boot_cpu(void)
1384 {
1385         int me = smp_processor_id();
1386         switch_to_new_gdt(me);
1387         /* already set me in cpu_online_mask in boot_cpu_init() */
1388         cpumask_set_cpu(me, cpu_callout_mask);
1389         cpu_set_state_online(me);
1390 }
1391
1392 void __init native_smp_cpus_done(unsigned int max_cpus)
1393 {
1394         pr_debug("Boot done\n");
1395
1396         if (x86_has_numa_in_package)
1397                 set_sched_topology(x86_numa_in_package_topology);
1398
1399         nmi_selftest();
1400         impress_friends();
1401         setup_ioapic_dest();
1402         mtrr_aps_init();
1403 }
1404
1405 static int __initdata setup_possible_cpus = -1;
1406 static int __init _setup_possible_cpus(char *str)
1407 {
1408         get_option(&str, &setup_possible_cpus);
1409         return 0;
1410 }
1411 early_param("possible_cpus", _setup_possible_cpus);
1412
1413
1414 /*
1415  * cpu_possible_mask should be static, it cannot change as cpu's
1416  * are onlined, or offlined. The reason is per-cpu data-structures
1417  * are allocated by some modules at init time, and dont expect to
1418  * do this dynamically on cpu arrival/departure.
1419  * cpu_present_mask on the other hand can change dynamically.
1420  * In case when cpu_hotplug is not compiled, then we resort to current
1421  * behaviour, which is cpu_possible == cpu_present.
1422  * - Ashok Raj
1423  *
1424  * Three ways to find out the number of additional hotplug CPUs:
1425  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1426  * - The user can overwrite it with possible_cpus=NUM
1427  * - Otherwise don't reserve additional CPUs.
1428  * We do this because additional CPUs waste a lot of memory.
1429  * -AK
1430  */
1431 __init void prefill_possible_map(void)
1432 {
1433         int i, possible;
1434
1435         /* No boot processor was found in mptable or ACPI MADT */
1436         if (!num_processors) {
1437                 if (boot_cpu_has(X86_FEATURE_APIC)) {
1438                         int apicid = boot_cpu_physical_apicid;
1439                         int cpu = hard_smp_processor_id();
1440
1441                         pr_warn("Boot CPU (id %d) not listed by BIOS\n", cpu);
1442
1443                         /* Make sure boot cpu is enumerated */
1444                         if (apic->cpu_present_to_apicid(0) == BAD_APICID &&
1445                             apic->apic_id_valid(apicid))
1446                                 generic_processor_info(apicid, boot_cpu_apic_version);
1447                 }
1448
1449                 if (!num_processors)
1450                         num_processors = 1;
1451         }
1452
1453         i = setup_max_cpus ?: 1;
1454         if (setup_possible_cpus == -1) {
1455                 possible = num_processors;
1456 #ifdef CONFIG_HOTPLUG_CPU
1457                 if (setup_max_cpus)
1458                         possible += disabled_cpus;
1459 #else
1460                 if (possible > i)
1461                         possible = i;
1462 #endif
1463         } else
1464                 possible = setup_possible_cpus;
1465
1466         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1467
1468         /* nr_cpu_ids could be reduced via nr_cpus= */
1469         if (possible > nr_cpu_ids) {
1470                 pr_warn("%d Processors exceeds NR_CPUS limit of %u\n",
1471                         possible, nr_cpu_ids);
1472                 possible = nr_cpu_ids;
1473         }
1474
1475 #ifdef CONFIG_HOTPLUG_CPU
1476         if (!setup_max_cpus)
1477 #endif
1478         if (possible > i) {
1479                 pr_warn("%d Processors exceeds max_cpus limit of %u\n",
1480                         possible, setup_max_cpus);
1481                 possible = i;
1482         }
1483
1484         nr_cpu_ids = possible;
1485
1486         pr_info("Allowing %d CPUs, %d hotplug CPUs\n",
1487                 possible, max_t(int, possible - num_processors, 0));
1488
1489         reset_cpu_possible_mask();
1490
1491         for (i = 0; i < possible; i++)
1492                 set_cpu_possible(i, true);
1493 }
1494
1495 #ifdef CONFIG_HOTPLUG_CPU
1496
1497 /* Recompute SMT state for all CPUs on offline */
1498 static void recompute_smt_state(void)
1499 {
1500         int max_threads, cpu;
1501
1502         max_threads = 0;
1503         for_each_online_cpu (cpu) {
1504                 int threads = cpumask_weight(topology_sibling_cpumask(cpu));
1505
1506                 if (threads > max_threads)
1507                         max_threads = threads;
1508         }
1509         __max_smt_threads = max_threads;
1510 }
1511
1512 static void remove_siblinginfo(int cpu)
1513 {
1514         int sibling;
1515         struct cpuinfo_x86 *c = &cpu_data(cpu);
1516
1517         for_each_cpu(sibling, topology_core_cpumask(cpu)) {
1518                 cpumask_clear_cpu(cpu, topology_core_cpumask(sibling));
1519                 /*/
1520                  * last thread sibling in this cpu core going down
1521                  */
1522                 if (cpumask_weight(topology_sibling_cpumask(cpu)) == 1)
1523                         cpu_data(sibling).booted_cores--;
1524         }
1525
1526         for_each_cpu(sibling, topology_sibling_cpumask(cpu))
1527                 cpumask_clear_cpu(cpu, topology_sibling_cpumask(sibling));
1528         for_each_cpu(sibling, cpu_llc_shared_mask(cpu))
1529                 cpumask_clear_cpu(cpu, cpu_llc_shared_mask(sibling));
1530         cpumask_clear(cpu_llc_shared_mask(cpu));
1531         cpumask_clear(topology_sibling_cpumask(cpu));
1532         cpumask_clear(topology_core_cpumask(cpu));
1533         c->phys_proc_id = 0;
1534         c->cpu_core_id = 0;
1535         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1536         recompute_smt_state();
1537 }
1538
1539 static void remove_cpu_from_maps(int cpu)
1540 {
1541         set_cpu_online(cpu, false);
1542         cpumask_clear_cpu(cpu, cpu_callout_mask);
1543         cpumask_clear_cpu(cpu, cpu_callin_mask);
1544         /* was set by cpu_init() */
1545         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1546         numa_remove_cpu(cpu);
1547 }
1548
1549 void cpu_disable_common(void)
1550 {
1551         int cpu = smp_processor_id();
1552
1553         remove_siblinginfo(cpu);
1554
1555         /* It's now safe to remove this processor from the online map */
1556         lock_vector_lock();
1557         remove_cpu_from_maps(cpu);
1558         unlock_vector_lock();
1559         fixup_irqs();
1560 }
1561
1562 int native_cpu_disable(void)
1563 {
1564         int ret;
1565
1566         ret = check_irq_vectors_for_cpu_disable();
1567         if (ret)
1568                 return ret;
1569
1570         clear_local_APIC();
1571         cpu_disable_common();
1572
1573         return 0;
1574 }
1575
1576 int common_cpu_die(unsigned int cpu)
1577 {
1578         int ret = 0;
1579
1580         /* We don't do anything here: idle task is faking death itself. */
1581
1582         /* They ack this in play_dead() by setting CPU_DEAD */
1583         if (cpu_wait_death(cpu, 5)) {
1584                 if (system_state == SYSTEM_RUNNING)
1585                         pr_info("CPU %u is now offline\n", cpu);
1586         } else {
1587                 pr_err("CPU %u didn't die...\n", cpu);
1588                 ret = -1;
1589         }
1590
1591         return ret;
1592 }
1593
1594 void native_cpu_die(unsigned int cpu)
1595 {
1596         common_cpu_die(cpu);
1597 }
1598
1599 void play_dead_common(void)
1600 {
1601         idle_task_exit();
1602
1603         /* Ack it */
1604         (void)cpu_report_death();
1605
1606         /*
1607          * With physical CPU hotplug, we should halt the cpu
1608          */
1609         local_irq_disable();
1610 }
1611
1612 static bool wakeup_cpu0(void)
1613 {
1614         if (smp_processor_id() == 0 && enable_start_cpu0)
1615                 return true;
1616
1617         return false;
1618 }
1619
1620 /*
1621  * We need to flush the caches before going to sleep, lest we have
1622  * dirty data in our caches when we come back up.
1623  */
1624 static inline void mwait_play_dead(void)
1625 {
1626         unsigned int eax, ebx, ecx, edx;
1627         unsigned int highest_cstate = 0;
1628         unsigned int highest_subcstate = 0;
1629         void *mwait_ptr;
1630         int i;
1631
1632         if (!this_cpu_has(X86_FEATURE_MWAIT))
1633                 return;
1634         if (!this_cpu_has(X86_FEATURE_CLFLUSH))
1635                 return;
1636         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1637                 return;
1638
1639         eax = CPUID_MWAIT_LEAF;
1640         ecx = 0;
1641         native_cpuid(&eax, &ebx, &ecx, &edx);
1642
1643         /*
1644          * eax will be 0 if EDX enumeration is not valid.
1645          * Initialized below to cstate, sub_cstate value when EDX is valid.
1646          */
1647         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1648                 eax = 0;
1649         } else {
1650                 edx >>= MWAIT_SUBSTATE_SIZE;
1651                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1652                         if (edx & MWAIT_SUBSTATE_MASK) {
1653                                 highest_cstate = i;
1654                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1655                         }
1656                 }
1657                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1658                         (highest_subcstate - 1);
1659         }
1660
1661         /*
1662          * This should be a memory location in a cache line which is
1663          * unlikely to be touched by other processors.  The actual
1664          * content is immaterial as it is not actually modified in any way.
1665          */
1666         mwait_ptr = &current_thread_info()->flags;
1667
1668         wbinvd();
1669
1670         while (1) {
1671                 /*
1672                  * The CLFLUSH is a workaround for erratum AAI65 for
1673                  * the Xeon 7400 series.  It's not clear it is actually
1674                  * needed, but it should be harmless in either case.
1675                  * The WBINVD is insufficient due to the spurious-wakeup
1676                  * case where we return around the loop.
1677                  */
1678                 mb();
1679                 clflush(mwait_ptr);
1680                 mb();
1681                 __monitor(mwait_ptr, 0, 0);
1682                 mb();
1683                 __mwait(eax, 0);
1684                 /*
1685                  * If NMI wants to wake up CPU0, start CPU0.
1686                  */
1687                 if (wakeup_cpu0())
1688                         start_cpu0();
1689         }
1690 }
1691
1692 void hlt_play_dead(void)
1693 {
1694         if (__this_cpu_read(cpu_info.x86) >= 4)
1695                 wbinvd();
1696
1697         while (1) {
1698                 native_halt();
1699                 /*
1700                  * If NMI wants to wake up CPU0, start CPU0.
1701                  */
1702                 if (wakeup_cpu0())
1703                         start_cpu0();
1704         }
1705 }
1706
1707 void native_play_dead(void)
1708 {
1709         play_dead_common();
1710         tboot_shutdown(TB_SHUTDOWN_WFS);
1711
1712         mwait_play_dead();      /* Only returns on failure */
1713         if (cpuidle_play_dead())
1714                 hlt_play_dead();
1715 }
1716
1717 #else /* ... !CONFIG_HOTPLUG_CPU */
1718 int native_cpu_disable(void)
1719 {
1720         return -ENOSYS;
1721 }
1722
1723 void native_cpu_die(unsigned int cpu)
1724 {
1725         /* We said "no" in __cpu_disable */
1726         BUG();
1727 }
1728
1729 void native_play_dead(void)
1730 {
1731         BUG();
1732 }
1733
1734 #endif