arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstImmUByte (OpImmUByte << DstShift)
  90 #define DstDX       (OpDX << DstShift)
  91 #define DstAccLo    (OpAccLo << DstShift)
  92 #define DstMask     (OpMask << DstShift)
  93 /* Source operand type. */
  94 #define SrcShift    6
  95 #define SrcNone     (OpNone << SrcShift)
  96 #define SrcReg      (OpReg << SrcShift)
  97 #define SrcMem      (OpMem << SrcShift)
  98 #define SrcMem16    (OpMem16 << SrcShift)
  99 #define SrcMem32    (OpMem32 << SrcShift)
 100 #define SrcImm      (OpImm << SrcShift)
 101 #define SrcImmByte  (OpImmByte << SrcShift)
 102 #define SrcOne      (OpOne << SrcShift)
 103 #define SrcImmUByte (OpImmUByte << SrcShift)
 104 #define SrcImmU     (OpImmU << SrcShift)
 105 #define SrcSI       (OpSI << SrcShift)
 106 #define SrcXLat     (OpXLat << SrcShift)
 107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 109 #define SrcAcc      (OpAcc << SrcShift)
 110 #define SrcImmU16   (OpImmU16 << SrcShift)
 111 #define SrcImm64    (OpImm64 << SrcShift)
 112 #define SrcDX       (OpDX << SrcShift)
 113 #define SrcMem8     (OpMem8 << SrcShift)
 114 #define SrcAccHi    (OpAccHi << SrcShift)
 115 #define SrcMask     (OpMask << SrcShift)
 116 #define BitOp       (1<<11)
 117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 118 #define String      (1<<13)     /* String instruction (rep capable) */
 119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 126 #define Sse         (1<<18)     /* SSE Vector instruction */
 127 /* Generic ModRM decode. */
 128 #define ModRM       (1<<19)
 129 /* Destination is only written; never read. */
 130 #define Mov         (1<<20)
 131 /* Misc flags */
 132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 136 #define Undefined   (1<<25) /* No Such Instruction */
 137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 139 #define No64        (1<<28)
 140 #define PageTable   (1 << 29)   /* instruction used to write page table */
 141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 142 /* Source 2 operand type */
 143 #define Src2Shift   (31)
 144 #define Src2None    (OpNone << Src2Shift)
 145 #define Src2Mem     (OpMem << Src2Shift)
 146 #define Src2CL      (OpCL << Src2Shift)
 147 #define Src2ImmByte (OpImmByte << Src2Shift)
 148 #define Src2One     (OpOne << Src2Shift)
 149 #define Src2Imm     (OpImm << Src2Shift)
 150 #define Src2ES      (OpES << Src2Shift)
 151 #define Src2CS      (OpCS << Src2Shift)
 152 #define Src2SS      (OpSS << Src2Shift)
 153 #define Src2DS      (OpDS << Src2Shift)
 154 #define Src2FS      (OpFS << Src2Shift)
 155 #define Src2GS      (OpGS << Src2Shift)
 156 #define Src2Mask    (OpMask << Src2Shift)
 157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 164 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 165 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 166 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 167 #define NoBigReal   ((u64)1 << 50)  /* No big real mode */
 168 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 169 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 170
 171 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 172
 173 #define X2(x...) x, x
 174 #define X3(x...) X2(x), x
 175 #define X4(x...) X2(x), X2(x)
 176 #define X5(x...) X4(x), x
 177 #define X6(x...) X4(x), X2(x)
 178 #define X7(x...) X4(x), X3(x)
 179 #define X8(x...) X4(x), X4(x)
 180 #define X16(x...) X8(x), X8(x)
 181
 182 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 183 #define FASTOP_SIZE 8
 184
 185 /*
 186  * fastop functions have a special calling convention:
 187  *
 188  * dst:    rax        (in/out)
 189  * src:    rdx        (in/out)
 190  * src2:   rcx        (in)
 191  * flags:  rflags     (in/out)
 192  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 193  *
 194  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 195  * different operand sizes can be reached by calculation, rather than a jump
 196  * table (which would be bigger than the code).
 197  *
 198  * fastop functions are declared as taking a never-defined fastop parameter,
 199  * so they can't be called from C directly.
 200  */
 201
 202 struct fastop;
 203
 204 struct opcode {
 205         u64 flags : 56;
 206         u64 intercept : 8;
 207         union {
 208                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 209                 const struct opcode *group;
 210                 const struct group_dual *gdual;
 211                 const struct gprefix *gprefix;
 212                 const struct escape *esc;
 213                 void (*fastop)(struct fastop *fake);
 214         } u;
 215         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 216 };
 217
 218 struct group_dual {
 219         struct opcode mod012[8];
 220         struct opcode mod3[8];
 221 };
 222
 223 struct gprefix {
 224         struct opcode pfx_no;
 225         struct opcode pfx_66;
 226         struct opcode pfx_f2;
 227         struct opcode pfx_f3;
 228 };
 229
 230 struct escape {
 231         struct opcode op[8];
 232         struct opcode high[64];
 233 };
 234
 235 /* EFLAGS bit definitions. */
 236 #define EFLG_ID (1<<21)
 237 #define EFLG_VIP (1<<20)
 238 #define EFLG_VIF (1<<19)
 239 #define EFLG_AC (1<<18)
 240 #define EFLG_VM (1<<17)
 241 #define EFLG_RF (1<<16)
 242 #define EFLG_IOPL (3<<12)
 243 #define EFLG_NT (1<<14)
 244 #define EFLG_OF (1<<11)
 245 #define EFLG_DF (1<<10)
 246 #define EFLG_IF (1<<9)
 247 #define EFLG_TF (1<<8)
 248 #define EFLG_SF (1<<7)
 249 #define EFLG_ZF (1<<6)
 250 #define EFLG_AF (1<<4)
 251 #define EFLG_PF (1<<2)
 252 #define EFLG_CF (1<<0)
 253
 254 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 255 #define EFLG_RESERVED_ONE_MASK 2
 256
 257 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 258 {
 259         if (!(ctxt->regs_valid & (1 << nr))) {
 260                 ctxt->regs_valid |= 1 << nr;
 261                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 262         }
 263         return ctxt->_regs[nr];
 264 }
 265
 266 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 267 {
 268         ctxt->regs_valid |= 1 << nr;
 269         ctxt->regs_dirty |= 1 << nr;
 270         return &ctxt->_regs[nr];
 271 }
 272
 273 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 274 {
 275         reg_read(ctxt, nr);
 276         return reg_write(ctxt, nr);
 277 }
 278
 279 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 280 {
 281         unsigned reg;
 282
 283         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 284                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 285 }
 286
 287 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 288 {
 289         ctxt->regs_dirty = 0;
 290         ctxt->regs_valid = 0;
 291 }
 292
 293 /*
 294  * These EFLAGS bits are restored from saved value during emulation, and
 295  * any changes are written back to the saved value after emulation.
 296  */
 297 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 298
 299 #ifdef CONFIG_X86_64
 300 #define ON64(x) x
 301 #else
 302 #define ON64(x)
 303 #endif
 304
 305 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 306
 307 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 308 #define FOP_RET   "ret \n\t"
 309
 310 #define FOP_START(op) \
 311         extern void em_##op(struct fastop *fake); \
 312         asm(".pushsection .text, \"ax\" \n\t" \
 313             ".global em_" #op " \n\t" \
 314             FOP_ALIGN \
 315             "em_" #op ": \n\t"
 316
 317 #define FOP_END \
 318             ".popsection")
 319
 320 #define FOPNOP() FOP_ALIGN FOP_RET
 321
 322 #define FOP1E(op,  dst) \
 323         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 324
 325 #define FOP1EEX(op,  dst) \
 326         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 327
 328 #define FASTOP1(op) \
 329         FOP_START(op) \
 330         FOP1E(op##b, al) \
 331         FOP1E(op##w, ax) \
 332         FOP1E(op##l, eax) \
 333         ON64(FOP1E(op##q, rax)) \
 334         FOP_END
 335
 336 /* 1-operand, using src2 (for MUL/DIV r/m) */
 337 #define FASTOP1SRC2(op, name) \
 338         FOP_START(name) \
 339         FOP1E(op, cl) \
 340         FOP1E(op, cx) \
 341         FOP1E(op, ecx) \
 342         ON64(FOP1E(op, rcx)) \
 343         FOP_END
 344
 345 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 346 #define FASTOP1SRC2EX(op, name) \
 347         FOP_START(name) \
 348         FOP1EEX(op, cl) \
 349         FOP1EEX(op, cx) \
 350         FOP1EEX(op, ecx) \
 351         ON64(FOP1EEX(op, rcx)) \
 352         FOP_END
 353
 354 #define FOP2E(op,  dst, src)       \
 355         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 356
 357 #define FASTOP2(op) \
 358         FOP_START(op) \
 359         FOP2E(op##b, al, dl) \
 360         FOP2E(op##w, ax, dx) \
 361         FOP2E(op##l, eax, edx) \
 362         ON64(FOP2E(op##q, rax, rdx)) \
 363         FOP_END
 364
 365 /* 2 operand, word only */
 366 #define FASTOP2W(op) \
 367         FOP_START(op) \
 368         FOPNOP() \
 369         FOP2E(op##w, ax, dx) \
 370         FOP2E(op##l, eax, edx) \
 371         ON64(FOP2E(op##q, rax, rdx)) \
 372         FOP_END
 373
 374 /* 2 operand, src is CL */
 375 #define FASTOP2CL(op) \
 376         FOP_START(op) \
 377         FOP2E(op##b, al, cl) \
 378         FOP2E(op##w, ax, cl) \
 379         FOP2E(op##l, eax, cl) \
 380         ON64(FOP2E(op##q, rax, cl)) \
 381         FOP_END
 382
 383 /* 2 operand, src and dest are reversed */
 384 #define FASTOP2R(op, name) \
 385         FOP_START(name) \
 386         FOP2E(op##b, dl, al) \
 387         FOP2E(op##w, dx, ax) \
 388         FOP2E(op##l, edx, eax) \
 389         ON64(FOP2E(op##q, rdx, rax)) \
 390         FOP_END
 391
 392 #define FOP3E(op,  dst, src, src2) \
 393         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 394
 395 /* 3-operand, word-only, src2=cl */
 396 #define FASTOP3WCL(op) \
 397         FOP_START(op) \
 398         FOPNOP() \
 399         FOP3E(op##w, ax, dx, cl) \
 400         FOP3E(op##l, eax, edx, cl) \
 401         ON64(FOP3E(op##q, rax, rdx, cl)) \
 402         FOP_END
 403
 404 /* Special case for SETcc - 1 instruction per cc */
 405 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 406
 407 asm(".global kvm_fastop_exception \n"
 408     "kvm_fastop_exception: xor %esi, %esi; ret");
 409
 410 FOP_START(setcc)
 411 FOP_SETCC(seto)
 412 FOP_SETCC(setno)
 413 FOP_SETCC(setc)
 414 FOP_SETCC(setnc)
 415 FOP_SETCC(setz)
 416 FOP_SETCC(setnz)
 417 FOP_SETCC(setbe)
 418 FOP_SETCC(setnbe)
 419 FOP_SETCC(sets)
 420 FOP_SETCC(setns)
 421 FOP_SETCC(setp)
 422 FOP_SETCC(setnp)
 423 FOP_SETCC(setl)
 424 FOP_SETCC(setnl)
 425 FOP_SETCC(setle)
 426 FOP_SETCC(setnle)
 427 FOP_END;
 428
 429 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 430 FOP_END;
 431
 432 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 433                                     enum x86_intercept intercept,
 434                                     enum x86_intercept_stage stage)
 435 {
 436         struct x86_instruction_info info = {
 437                 .intercept  = intercept,
 438                 .rep_prefix = ctxt->rep_prefix,
 439                 .modrm_mod  = ctxt->modrm_mod,
 440                 .modrm_reg  = ctxt->modrm_reg,
 441                 .modrm_rm   = ctxt->modrm_rm,
 442                 .src_val    = ctxt->src.val64,
 443                 .dst_val    = ctxt->dst.val64,
 444                 .src_bytes  = ctxt->src.bytes,
 445                 .dst_bytes  = ctxt->dst.bytes,
 446                 .ad_bytes   = ctxt->ad_bytes,
 447                 .next_rip   = ctxt->eip,
 448         };
 449
 450         return ctxt->ops->intercept(ctxt, &info, stage);
 451 }
 452
 453 static void assign_masked(ulong *dest, ulong src, ulong mask)
 454 {
 455         *dest = (*dest & ~mask) | (src & mask);
 456 }
 457
 458 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 459 {
 460         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 461 }
 462
 463 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 464 {
 465         u16 sel;
 466         struct desc_struct ss;
 467
 468         if (ctxt->mode == X86EMUL_MODE_PROT64)
 469                 return ~0UL;
 470         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 471         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 472 }
 473
 474 static int stack_size(struct x86_emulate_ctxt *ctxt)
 475 {
 476         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 477 }
 478
 479 /* Access/update address held in a register, based on addressing mode. */
 480 static inline unsigned long
 481 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 482 {
 483         if (ctxt->ad_bytes == sizeof(unsigned long))
 484                 return reg;
 485         else
 486                 return reg & ad_mask(ctxt);
 487 }
 488
 489 static inline unsigned long
 490 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 491 {
 492         return address_mask(ctxt, reg);
 493 }
 494
 495 static void masked_increment(ulong *reg, ulong mask, int inc)
 496 {
 497         assign_masked(reg, *reg + inc, mask);
 498 }
 499
 500 static inline void
 501 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 502 {
 503         ulong mask;
 504
 505         if (ctxt->ad_bytes == sizeof(unsigned long))
 506                 mask = ~0UL;
 507         else
 508                 mask = ad_mask(ctxt);
 509         masked_increment(reg, mask, inc);
 510 }
 511
 512 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 513 {
 514         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 515 }
 516
 517 static u32 desc_limit_scaled(struct desc_struct *desc)
 518 {
 519         u32 limit = get_desc_limit(desc);
 520
 521         return desc->g ? (limit << 12) | 0xfff : limit;
 522 }
 523
 524 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 525 {
 526         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 527                 return 0;
 528
 529         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 530 }
 531
 532 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 533                              u32 error, bool valid)
 534 {
 535         WARN_ON(vec > 0x1f);
 536         ctxt->exception.vector = vec;
 537         ctxt->exception.error_code = error;
 538         ctxt->exception.error_code_valid = valid;
 539         return X86EMUL_PROPAGATE_FAULT;
 540 }
 541
 542 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 543 {
 544         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 545 }
 546
 547 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 548 {
 549         return emulate_exception(ctxt, GP_VECTOR, err, true);
 550 }
 551
 552 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 553 {
 554         return emulate_exception(ctxt, SS_VECTOR, err, true);
 555 }
 556
 557 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 558 {
 559         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 560 }
 561
 562 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 563 {
 564         return emulate_exception(ctxt, TS_VECTOR, err, true);
 565 }
 566
 567 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 568 {
 569         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 570 }
 571
 572 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 573 {
 574         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 575 }
 576
 577 static inline int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 578                                int cs_l)
 579 {
 580         switch (ctxt->op_bytes) {
 581         case 2:
 582                 ctxt->_eip = (u16)dst;
 583                 break;
 584         case 4:
 585                 ctxt->_eip = (u32)dst;
 586                 break;
 587 #ifdef CONFIG_X86_64
 588         case 8:
 589                 if ((cs_l && is_noncanonical_address(dst)) ||
 590                     (!cs_l && (dst >> 32) != 0))
 591                         return emulate_gp(ctxt, 0);
 592                 ctxt->_eip = dst;
 593                 break;
 594 #endif
 595         default:
 596                 WARN(1, "unsupported eip assignment size\n");
 597         }
 598         return X86EMUL_CONTINUE;
 599 }
 600
 601 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 602 {
 603         return assign_eip_far(ctxt, dst, ctxt->mode == X86EMUL_MODE_PROT64);
 604 }
 605
 606 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 607 {
 608         return assign_eip_near(ctxt, ctxt->_eip + rel);
 609 }
 610
 611 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 612 {
 613         u16 selector;
 614         struct desc_struct desc;
 615
 616         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 617         return selector;
 618 }
 619
 620 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 621                                  unsigned seg)
 622 {
 623         u16 dummy;
 624         u32 base3;
 625         struct desc_struct desc;
 626
 627         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 628         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 629 }
 630
 631 /*
 632  * x86 defines three classes of vector instructions: explicitly
 633  * aligned, explicitly unaligned, and the rest, which change behaviour
 634  * depending on whether they're AVX encoded or not.
 635  *
 636  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 637  * subject to the same check.
 638  */
 639 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 640 {
 641         if (likely(size < 16))
 642                 return false;
 643
 644         if (ctxt->d & Aligned)
 645                 return true;
 646         else if (ctxt->d & Unaligned)
 647                 return false;
 648         else if (ctxt->d & Avx)
 649                 return false;
 650         else
 651                 return true;
 652 }
 653
 654 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 655                                        struct segmented_address addr,
 656                                        unsigned *max_size, unsigned size,
 657                                        bool write, bool fetch,
 658                                        ulong *linear)
 659 {
 660         struct desc_struct desc;
 661         bool usable;
 662         ulong la;
 663         u32 lim;
 664         u16 sel;
 665         unsigned cpl;
 666
 667         la = seg_base(ctxt, addr.seg) +
 668             (fetch || ctxt->ad_bytes == 8 ? addr.ea : (u32)addr.ea);
 669         *max_size = 0;
 670         switch (ctxt->mode) {
 671         case X86EMUL_MODE_PROT64:
 672                 if (is_noncanonical_address(la))
 673                         return emulate_gp(ctxt, 0);
 674
 675                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 676                 if (size > *max_size)
 677                         goto bad;
 678                 break;
 679         default:
 680                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 681                                                 addr.seg);
 682                 if (!usable)
 683                         goto bad;
 684                 /* code segment in protected mode or read-only data segment */
 685                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 686                                         || !(desc.type & 2)) && write)
 687                         goto bad;
 688                 /* unreadable code segment */
 689                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 690                         goto bad;
 691                 lim = desc_limit_scaled(&desc);
 692                 if ((ctxt->mode == X86EMUL_MODE_REAL) && !fetch &&
 693                     (ctxt->d & NoBigReal)) {
 694                         /* la is between zero and 0xffff */
 695                         if (la > 0xffff)
 696                                 goto bad;
 697                         *max_size = 0x10000 - la;
 698                 } else if ((desc.type & 8) || !(desc.type & 4)) {
 699                         /* expand-up segment */
 700                         if (addr.ea > lim)
 701                                 goto bad;
 702                         *max_size = min_t(u64, ~0u, (u64)lim + 1 - addr.ea);
 703                 } else {
 704                         /* expand-down segment */
 705                         if (addr.ea <= lim)
 706                                 goto bad;
 707                         lim = desc.d ? 0xffffffff : 0xffff;
 708                         if (addr.ea > lim)
 709                                 goto bad;
 710                         *max_size = min_t(u64, ~0u, (u64)lim + 1 - addr.ea);
 711                 }
 712                 if (size > *max_size)
 713                         goto bad;
 714                 cpl = ctxt->ops->cpl(ctxt);
 715                 if (!fetch) {
 716                         /* data segment or readable code segment */
 717                         if (cpl > desc.dpl)
 718                                 goto bad;
 719                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 720                         /* nonconforming code segment */
 721                         if (cpl != desc.dpl)
 722                                 goto bad;
 723                 } else if ((desc.type & 8) && (desc.type & 4)) {
 724                         /* conforming code segment */
 725                         if (cpl < desc.dpl)
 726                                 goto bad;
 727                 }
 728                 break;
 729         }
 730         if (ctxt->mode != X86EMUL_MODE_PROT64)
 731                 la &= (u32)-1;
 732         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 733                 return emulate_gp(ctxt, 0);
 734         *linear = la;
 735         return X86EMUL_CONTINUE;
 736 bad:
 737         if (addr.seg == VCPU_SREG_SS)
 738                 return emulate_ss(ctxt, 0);
 739         else
 740                 return emulate_gp(ctxt, 0);
 741 }
 742
 743 static int linearize(struct x86_emulate_ctxt *ctxt,
 744                      struct segmented_address addr,
 745                      unsigned size, bool write,
 746                      ulong *linear)
 747 {
 748         unsigned max_size;
 749         return __linearize(ctxt, addr, &max_size, size, write, false, linear);
 750 }
 751
 752
 753 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 754                               struct segmented_address addr,
 755                               void *data,
 756                               unsigned size)
 757 {
 758         int rc;
 759         ulong linear;
 760
 761         rc = linearize(ctxt, addr, size, false, &linear);
 762         if (rc != X86EMUL_CONTINUE)
 763                 return rc;
 764         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 765 }
 766
 767 /*
 768  * Prefetch the remaining bytes of the instruction without crossing page
 769  * boundary if they are not in fetch_cache yet.
 770  */
 771 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 772 {
 773         int rc;
 774         unsigned size, max_size;
 775         unsigned long linear;
 776         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 777         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 778                                            .ea = ctxt->eip + cur_size };
 779
 780         /*
 781          * We do not know exactly how many bytes will be needed, and
 782          * __linearize is expensive, so fetch as much as possible.  We
 783          * just have to avoid going beyond the 15 byte limit, the end
 784          * of the segment, or the end of the page.
 785          *
 786          * __linearize is called with size 0 so that it does not do any
 787          * boundary check itself.  Instead, we use max_size to check
 788          * against op_size.
 789          */
 790         rc = __linearize(ctxt, addr, &max_size, 0, false, true, &linear);
 791         if (unlikely(rc != X86EMUL_CONTINUE))
 792                 return rc;
 793
 794         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 795         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 796
 797         /*
 798          * One instruction can only straddle two pages,
 799          * and one has been loaded at the beginning of
 800          * x86_decode_insn.  So, if not enough bytes
 801          * still, we must have hit the 15-byte boundary.
 802          */
 803         if (unlikely(size < op_size))
 804                 return emulate_gp(ctxt, 0);
 805
 806         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 807                               size, &ctxt->exception);
 808         if (unlikely(rc != X86EMUL_CONTINUE))
 809                 return rc;
 810         ctxt->fetch.end += size;
 811         return X86EMUL_CONTINUE;
 812 }
 813
 814 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 815                                                unsigned size)
 816 {
 817         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 818
 819         if (unlikely(done_size < size))
 820                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 821         else
 822                 return X86EMUL_CONTINUE;
 823 }
 824
 825 /* Fetch next part of the instruction being emulated. */
 826 #define insn_fetch(_type, _ctxt)                                        \
 827 ({      _type _x;                                                       \
 828                                                                         \
 829         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 830         if (rc != X86EMUL_CONTINUE)                                     \
 831                 goto done;                                              \
 832         ctxt->_eip += sizeof(_type);                                    \
 833         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 834         ctxt->fetch.ptr += sizeof(_type);                               \
 835         _x;                                                             \
 836 })
 837
 838 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 839 ({                                                                      \
 840         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 841         if (rc != X86EMUL_CONTINUE)                                     \
 842                 goto done;                                              \
 843         ctxt->_eip += (_size);                                          \
 844         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 845         ctxt->fetch.ptr += (_size);                                     \
 846 })
 847
 848 /*
 849  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 850  * pointer into the block that addresses the relevant register.
 851  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 852  */
 853 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 854                              int byteop)
 855 {
 856         void *p;
 857         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 858
 859         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 860                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 861         else
 862                 p = reg_rmw(ctxt, modrm_reg);
 863         return p;
 864 }
 865
 866 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 867                            struct segmented_address addr,
 868                            u16 *size, unsigned long *address, int op_bytes)
 869 {
 870         int rc;
 871
 872         if (op_bytes == 2)
 873                 op_bytes = 3;
 874         *address = 0;
 875         rc = segmented_read_std(ctxt, addr, size, 2);
 876         if (rc != X86EMUL_CONTINUE)
 877                 return rc;
 878         addr.ea += 2;
 879         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 880         return rc;
 881 }
 882
 883 FASTOP2(add);
 884 FASTOP2(or);
 885 FASTOP2(adc);
 886 FASTOP2(sbb);
 887 FASTOP2(and);
 888 FASTOP2(sub);
 889 FASTOP2(xor);
 890 FASTOP2(cmp);
 891 FASTOP2(test);
 892
 893 FASTOP1SRC2(mul, mul_ex);
 894 FASTOP1SRC2(imul, imul_ex);
 895 FASTOP1SRC2EX(div, div_ex);
 896 FASTOP1SRC2EX(idiv, idiv_ex);
 897
 898 FASTOP3WCL(shld);
 899 FASTOP3WCL(shrd);
 900
 901 FASTOP2W(imul);
 902
 903 FASTOP1(not);
 904 FASTOP1(neg);
 905 FASTOP1(inc);
 906 FASTOP1(dec);
 907
 908 FASTOP2CL(rol);
 909 FASTOP2CL(ror);
 910 FASTOP2CL(rcl);
 911 FASTOP2CL(rcr);
 912 FASTOP2CL(shl);
 913 FASTOP2CL(shr);
 914 FASTOP2CL(sar);
 915
 916 FASTOP2W(bsf);
 917 FASTOP2W(bsr);
 918 FASTOP2W(bt);
 919 FASTOP2W(bts);
 920 FASTOP2W(btr);
 921 FASTOP2W(btc);
 922
 923 FASTOP2(xadd);
 924
 925 FASTOP2R(cmp, cmp_r);
 926
 927 static u8 test_cc(unsigned int condition, unsigned long flags)
 928 {
 929         u8 rc;
 930         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 931
 932         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 933         asm("push %[flags]; popf; call *%[fastop]"
 934             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 935         return rc;
 936 }
 937
 938 static void fetch_register_operand(struct operand *op)
 939 {
 940         switch (op->bytes) {
 941         case 1:
 942                 op->val = *(u8 *)op->addr.reg;
 943                 break;
 944         case 2:
 945                 op->val = *(u16 *)op->addr.reg;
 946                 break;
 947         case 4:
 948                 op->val = *(u32 *)op->addr.reg;
 949                 break;
 950         case 8:
 951                 op->val = *(u64 *)op->addr.reg;
 952                 break;
 953         }
 954 }
 955
 956 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 957 {
 958         ctxt->ops->get_fpu(ctxt);
 959         switch (reg) {
 960         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 961         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 962         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 963         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 964         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 965         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 966         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 967         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 968 #ifdef CONFIG_X86_64
 969         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 970         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 971         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 972         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 973         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 974         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 975         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 976         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 977 #endif
 978         default: BUG();
 979         }
 980         ctxt->ops->put_fpu(ctxt);
 981 }
 982
 983 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 984                           int reg)
 985 {
 986         ctxt->ops->get_fpu(ctxt);
 987         switch (reg) {
 988         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 989         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 990         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 991         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 992         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 993         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 994         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 995         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 996 #ifdef CONFIG_X86_64
 997         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 998         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
 999         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1000         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1001         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1002         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1003         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1004         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1005 #endif
1006         default: BUG();
1007         }
1008         ctxt->ops->put_fpu(ctxt);
1009 }
1010
1011 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1012 {
1013         ctxt->ops->get_fpu(ctxt);
1014         switch (reg) {
1015         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1016         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1017         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1018         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1019         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1020         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1021         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1022         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1023         default: BUG();
1024         }
1025         ctxt->ops->put_fpu(ctxt);
1026 }
1027
1028 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1029 {
1030         ctxt->ops->get_fpu(ctxt);
1031         switch (reg) {
1032         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1033         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1034         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1035         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1036         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1037         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1038         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1039         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1040         default: BUG();
1041         }
1042         ctxt->ops->put_fpu(ctxt);
1043 }
1044
1045 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1046 {
1047         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1048                 return emulate_nm(ctxt);
1049
1050         ctxt->ops->get_fpu(ctxt);
1051         asm volatile("fninit");
1052         ctxt->ops->put_fpu(ctxt);
1053         return X86EMUL_CONTINUE;
1054 }
1055
1056 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1057 {
1058         u16 fcw;
1059
1060         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1061                 return emulate_nm(ctxt);
1062
1063         ctxt->ops->get_fpu(ctxt);
1064         asm volatile("fnstcw %0": "+m"(fcw));
1065         ctxt->ops->put_fpu(ctxt);
1066
1067         /* force 2 byte destination */
1068         ctxt->dst.bytes = 2;
1069         ctxt->dst.val = fcw;
1070
1071         return X86EMUL_CONTINUE;
1072 }
1073
1074 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1075 {
1076         u16 fsw;
1077
1078         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1079                 return emulate_nm(ctxt);
1080
1081         ctxt->ops->get_fpu(ctxt);
1082         asm volatile("fnstsw %0": "+m"(fsw));
1083         ctxt->ops->put_fpu(ctxt);
1084
1085         /* force 2 byte destination */
1086         ctxt->dst.bytes = 2;
1087         ctxt->dst.val = fsw;
1088
1089         return X86EMUL_CONTINUE;
1090 }
1091
1092 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1093                                     struct operand *op)
1094 {
1095         unsigned reg = ctxt->modrm_reg;
1096
1097         if (!(ctxt->d & ModRM))
1098                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1099
1100         if (ctxt->d & Sse) {
1101                 op->type = OP_XMM;
1102                 op->bytes = 16;
1103                 op->addr.xmm = reg;
1104                 read_sse_reg(ctxt, &op->vec_val, reg);
1105                 return;
1106         }
1107         if (ctxt->d & Mmx) {
1108                 reg &= 7;
1109                 op->type = OP_MM;
1110                 op->bytes = 8;
1111                 op->addr.mm = reg;
1112                 return;
1113         }
1114
1115         op->type = OP_REG;
1116         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1117         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1118
1119         fetch_register_operand(op);
1120         op->orig_val = op->val;
1121 }
1122
1123 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1124 {
1125         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1126                 ctxt->modrm_seg = VCPU_SREG_SS;
1127 }
1128
1129 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1130                         struct operand *op)
1131 {
1132         u8 sib;
1133         int index_reg, base_reg, scale;
1134         int rc = X86EMUL_CONTINUE;
1135         ulong modrm_ea = 0;
1136
1137         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1138         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1139         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1140
1141         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1142         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1143         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1144         ctxt->modrm_seg = VCPU_SREG_DS;
1145
1146         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1147                 op->type = OP_REG;
1148                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1149                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1150                                 ctxt->d & ByteOp);
1151                 if (ctxt->d & Sse) {
1152                         op->type = OP_XMM;
1153                         op->bytes = 16;
1154                         op->addr.xmm = ctxt->modrm_rm;
1155                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1156                         return rc;
1157                 }
1158                 if (ctxt->d & Mmx) {
1159                         op->type = OP_MM;
1160                         op->bytes = 8;
1161                         op->addr.mm = ctxt->modrm_rm & 7;
1162                         return rc;
1163                 }
1164                 fetch_register_operand(op);
1165                 return rc;
1166         }
1167
1168         op->type = OP_MEM;
1169
1170         if (ctxt->ad_bytes == 2) {
1171                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1172                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1173                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1174                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1175
1176                 /* 16-bit ModR/M decode. */
1177                 switch (ctxt->modrm_mod) {
1178                 case 0:
1179                         if (ctxt->modrm_rm == 6)
1180                                 modrm_ea += insn_fetch(u16, ctxt);
1181                         break;
1182                 case 1:
1183                         modrm_ea += insn_fetch(s8, ctxt);
1184                         break;
1185                 case 2:
1186                         modrm_ea += insn_fetch(u16, ctxt);
1187                         break;
1188                 }
1189                 switch (ctxt->modrm_rm) {
1190                 case 0:
1191                         modrm_ea += bx + si;
1192                         break;
1193                 case 1:
1194                         modrm_ea += bx + di;
1195                         break;
1196                 case 2:
1197                         modrm_ea += bp + si;
1198                         break;
1199                 case 3:
1200                         modrm_ea += bp + di;
1201                         break;
1202                 case 4:
1203                         modrm_ea += si;
1204                         break;
1205                 case 5:
1206                         modrm_ea += di;
1207                         break;
1208                 case 6:
1209                         if (ctxt->modrm_mod != 0)
1210                                 modrm_ea += bp;
1211                         break;
1212                 case 7:
1213                         modrm_ea += bx;
1214                         break;
1215                 }
1216                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1217                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1218                         ctxt->modrm_seg = VCPU_SREG_SS;
1219                 modrm_ea = (u16)modrm_ea;
1220         } else {
1221                 /* 32/64-bit ModR/M decode. */
1222                 if ((ctxt->modrm_rm & 7) == 4) {
1223                         sib = insn_fetch(u8, ctxt);
1224                         index_reg |= (sib >> 3) & 7;
1225                         base_reg |= sib & 7;
1226                         scale = sib >> 6;
1227
1228                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1229                                 modrm_ea += insn_fetch(s32, ctxt);
1230                         else {
1231                                 modrm_ea += reg_read(ctxt, base_reg);
1232                                 adjust_modrm_seg(ctxt, base_reg);
1233                         }
1234                         if (index_reg != 4)
1235                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1236                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1237                         modrm_ea += insn_fetch(s32, ctxt);
1238                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1239                                 ctxt->rip_relative = 1;
1240                 } else {
1241                         base_reg = ctxt->modrm_rm;
1242                         modrm_ea += reg_read(ctxt, base_reg);
1243                         adjust_modrm_seg(ctxt, base_reg);
1244                 }
1245                 switch (ctxt->modrm_mod) {
1246                 case 1:
1247                         modrm_ea += insn_fetch(s8, ctxt);
1248                         break;
1249                 case 2:
1250                         modrm_ea += insn_fetch(s32, ctxt);
1251                         break;
1252                 }
1253         }
1254         op->addr.mem.ea = modrm_ea;
1255         if (ctxt->ad_bytes != 8)
1256                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1257
1258 done:
1259         return rc;
1260 }
1261
1262 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1263                       struct operand *op)
1264 {
1265         int rc = X86EMUL_CONTINUE;
1266
1267         op->type = OP_MEM;
1268         switch (ctxt->ad_bytes) {
1269         case 2:
1270                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1271                 break;
1272         case 4:
1273                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1274                 break;
1275         case 8:
1276                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1277                 break;
1278         }
1279 done:
1280         return rc;
1281 }
1282
1283 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1284 {
1285         long sv = 0, mask;
1286
1287         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1288                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1289
1290                 if (ctxt->src.bytes == 2)
1291                         sv = (s16)ctxt->src.val & (s16)mask;
1292                 else if (ctxt->src.bytes == 4)
1293                         sv = (s32)ctxt->src.val & (s32)mask;
1294                 else
1295                         sv = (s64)ctxt->src.val & (s64)mask;
1296
1297                 ctxt->dst.addr.mem.ea += (sv >> 3);
1298         }
1299
1300         /* only subword offset */
1301         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1302 }
1303
1304 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1305                          unsigned long addr, void *dest, unsigned size)
1306 {
1307         int rc;
1308         struct read_cache *mc = &ctxt->mem_read;
1309
1310         if (mc->pos < mc->end)
1311                 goto read_cached;
1312
1313         WARN_ON((mc->end + size) >= sizeof(mc->data));
1314
1315         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1316                                       &ctxt->exception);
1317         if (rc != X86EMUL_CONTINUE)
1318                 return rc;
1319
1320         mc->end += size;
1321
1322 read_cached:
1323         memcpy(dest, mc->data + mc->pos, size);
1324         mc->pos += size;
1325         return X86EMUL_CONTINUE;
1326 }
1327
1328 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1329                           struct segmented_address addr,
1330                           void *data,
1331                           unsigned size)
1332 {
1333         int rc;
1334         ulong linear;
1335
1336         rc = linearize(ctxt, addr, size, false, &linear);
1337         if (rc != X86EMUL_CONTINUE)
1338                 return rc;
1339         return read_emulated(ctxt, linear, data, size);
1340 }
1341
1342 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1343                            struct segmented_address addr,
1344                            const void *data,
1345                            unsigned size)
1346 {
1347         int rc;
1348         ulong linear;
1349
1350         rc = linearize(ctxt, addr, size, true, &linear);
1351         if (rc != X86EMUL_CONTINUE)
1352                 return rc;
1353         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1354                                          &ctxt->exception);
1355 }
1356
1357 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1358                              struct segmented_address addr,
1359                              const void *orig_data, const void *data,
1360                              unsigned size)
1361 {
1362         int rc;
1363         ulong linear;
1364
1365         rc = linearize(ctxt, addr, size, true, &linear);
1366         if (rc != X86EMUL_CONTINUE)
1367                 return rc;
1368         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1369                                            size, &ctxt->exception);
1370 }
1371
1372 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1373                            unsigned int size, unsigned short port,
1374                            void *dest)
1375 {
1376         struct read_cache *rc = &ctxt->io_read;
1377
1378         if (rc->pos == rc->end) { /* refill pio read ahead */
1379                 unsigned int in_page, n;
1380                 unsigned int count = ctxt->rep_prefix ?
1381                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1382                 in_page = (ctxt->eflags & EFLG_DF) ?
1383                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1384                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1385                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1386                 if (n == 0)
1387                         n = 1;
1388                 rc->pos = rc->end = 0;
1389                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1390                         return 0;
1391                 rc->end = n * size;
1392         }
1393
1394         if (ctxt->rep_prefix && (ctxt->d & String) &&
1395             !(ctxt->eflags & EFLG_DF)) {
1396                 ctxt->dst.data = rc->data + rc->pos;
1397                 ctxt->dst.type = OP_MEM_STR;
1398                 ctxt->dst.count = (rc->end - rc->pos) / size;
1399                 rc->pos = rc->end;
1400         } else {
1401                 memcpy(dest, rc->data + rc->pos, size);
1402                 rc->pos += size;
1403         }
1404         return 1;
1405 }
1406
1407 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1408                                      u16 index, struct desc_struct *desc)
1409 {
1410         struct desc_ptr dt;
1411         ulong addr;
1412
1413         ctxt->ops->get_idt(ctxt, &dt);
1414
1415         if (dt.size < index * 8 + 7)
1416                 return emulate_gp(ctxt, index << 3 | 0x2);
1417
1418         addr = dt.address + index * 8;
1419         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1420                                    &ctxt->exception);
1421 }
1422
1423 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1424                                      u16 selector, struct desc_ptr *dt)
1425 {
1426         const struct x86_emulate_ops *ops = ctxt->ops;
1427         u32 base3 = 0;
1428
1429         if (selector & 1 << 2) {
1430                 struct desc_struct desc;
1431                 u16 sel;
1432
1433                 memset (dt, 0, sizeof *dt);
1434                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1435                                       VCPU_SREG_LDTR))
1436                         return;
1437
1438                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1439                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1440         } else
1441                 ops->get_gdt(ctxt, dt);
1442 }
1443
1444 /* allowed just for 8 bytes segments */
1445 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1446                                    u16 selector, struct desc_struct *desc,
1447                                    ulong *desc_addr_p)
1448 {
1449         struct desc_ptr dt;
1450         u16 index = selector >> 3;
1451         ulong addr;
1452
1453         get_descriptor_table_ptr(ctxt, selector, &dt);
1454
1455         if (dt.size < index * 8 + 7)
1456                 return emulate_gp(ctxt, selector & 0xfffc);
1457
1458         *desc_addr_p = addr = dt.address + index * 8;
1459         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1460                                    &ctxt->exception);
1461 }
1462
1463 /* allowed just for 8 bytes segments */
1464 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1465                                     u16 selector, struct desc_struct *desc)
1466 {
1467         struct desc_ptr dt;
1468         u16 index = selector >> 3;
1469         ulong addr;
1470
1471         get_descriptor_table_ptr(ctxt, selector, &dt);
1472
1473         if (dt.size < index * 8 + 7)
1474                 return emulate_gp(ctxt, selector & 0xfffc);
1475
1476         addr = dt.address + index * 8;
1477         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1478                                     &ctxt->exception);
1479 }
1480
1481 /* Does not support long mode */
1482 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1483                                      u16 selector, int seg, u8 cpl,
1484                                      bool in_task_switch,
1485                                      struct desc_struct *desc)
1486 {
1487         struct desc_struct seg_desc, old_desc;
1488         u8 dpl, rpl;
1489         unsigned err_vec = GP_VECTOR;
1490         u32 err_code = 0;
1491         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1492         ulong desc_addr;
1493         int ret;
1494         u16 dummy;
1495         u32 base3 = 0;
1496
1497         memset(&seg_desc, 0, sizeof seg_desc);
1498
1499         if (ctxt->mode == X86EMUL_MODE_REAL) {
1500                 /* set real mode segment descriptor (keep limit etc. for
1501                  * unreal mode) */
1502                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1503                 set_desc_base(&seg_desc, selector << 4);
1504                 goto load;
1505         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1506                 /* VM86 needs a clean new segment descriptor */
1507                 set_desc_base(&seg_desc, selector << 4);
1508                 set_desc_limit(&seg_desc, 0xffff);
1509                 seg_desc.type = 3;
1510                 seg_desc.p = 1;
1511                 seg_desc.s = 1;
1512                 seg_desc.dpl = 3;
1513                 goto load;
1514         }
1515
1516         rpl = selector & 3;
1517
1518         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1519         if ((seg == VCPU_SREG_CS
1520              || (seg == VCPU_SREG_SS
1521                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1522              || seg == VCPU_SREG_TR)
1523             && null_selector)
1524                 goto exception;
1525
1526         /* TR should be in GDT only */
1527         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1528                 goto exception;
1529
1530         if (null_selector) /* for NULL selector skip all following checks */
1531                 goto load;
1532
1533         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1534         if (ret != X86EMUL_CONTINUE)
1535                 return ret;
1536
1537         err_code = selector & 0xfffc;
1538         err_vec = in_task_switch ? TS_VECTOR : GP_VECTOR;
1539
1540         /* can't load system descriptor into segment selector */
1541         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1542                 goto exception;
1543
1544         if (!seg_desc.p) {
1545                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1546                 goto exception;
1547         }
1548
1549         dpl = seg_desc.dpl;
1550
1551         switch (seg) {
1552         case VCPU_SREG_SS:
1553                 /*
1554                  * segment is not a writable data segment or segment
1555                  * selector's RPL != CPL or segment selector's RPL != CPL
1556                  */
1557                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1558                         goto exception;
1559                 break;
1560         case VCPU_SREG_CS:
1561                 if (!(seg_desc.type & 8))
1562                         goto exception;
1563
1564                 if (seg_desc.type & 4) {
1565                         /* conforming */
1566                         if (dpl > cpl)
1567                                 goto exception;
1568                 } else {
1569                         /* nonconforming */
1570                         if (rpl > cpl || dpl != cpl)
1571                                 goto exception;
1572                 }
1573                 /* in long-mode d/b must be clear if l is set */
1574                 if (seg_desc.d && seg_desc.l) {
1575                         u64 efer = 0;
1576
1577                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1578                         if (efer & EFER_LMA)
1579                                 goto exception;
1580                 }
1581
1582                 /* CS(RPL) <- CPL */
1583                 selector = (selector & 0xfffc) | cpl;
1584                 break;
1585         case VCPU_SREG_TR:
1586                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1587                         goto exception;
1588                 old_desc = seg_desc;
1589                 seg_desc.type |= 2; /* busy */
1590                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1591                                                   sizeof(seg_desc), &ctxt->exception);
1592                 if (ret != X86EMUL_CONTINUE)
1593                         return ret;
1594                 break;
1595         case VCPU_SREG_LDTR:
1596                 if (seg_desc.s || seg_desc.type != 2)
1597                         goto exception;
1598                 break;
1599         default: /*  DS, ES, FS, or GS */
1600                 /*
1601                  * segment is not a data or readable code segment or
1602                  * ((segment is a data or nonconforming code segment)
1603                  * and (both RPL and CPL > DPL))
1604                  */
1605                 if ((seg_desc.type & 0xa) == 0x8 ||
1606                     (((seg_desc.type & 0xc) != 0xc) &&
1607                      (rpl > dpl && cpl > dpl)))
1608                         goto exception;
1609                 break;
1610         }
1611
1612         if (seg_desc.s) {
1613                 /* mark segment as accessed */
1614                 seg_desc.type |= 1;
1615                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1616                 if (ret != X86EMUL_CONTINUE)
1617                         return ret;
1618         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1619                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1620                                 sizeof(base3), &ctxt->exception);
1621                 if (ret != X86EMUL_CONTINUE)
1622                         return ret;
1623                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1624                                              ((u64)base3 << 32)))
1625                         return emulate_gp(ctxt, 0);
1626         }
1627 load:
1628         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1629         if (desc)
1630                 *desc = seg_desc;
1631         return X86EMUL_CONTINUE;
1632 exception:
1633         return emulate_exception(ctxt, err_vec, err_code, true);
1634 }
1635
1636 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1637                                    u16 selector, int seg)
1638 {
1639         u8 cpl = ctxt->ops->cpl(ctxt);
1640         return __load_segment_descriptor(ctxt, selector, seg, cpl, false, NULL);
1641 }
1642
1643 static void write_register_operand(struct operand *op)
1644 {
1645         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1646         switch (op->bytes) {
1647         case 1:
1648                 *(u8 *)op->addr.reg = (u8)op->val;
1649                 break;
1650         case 2:
1651                 *(u16 *)op->addr.reg = (u16)op->val;
1652                 break;
1653         case 4:
1654                 *op->addr.reg = (u32)op->val;
1655                 break;  /* 64b: zero-extend */
1656         case 8:
1657                 *op->addr.reg = op->val;
1658                 break;
1659         }
1660 }
1661
1662 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1663 {
1664         switch (op->type) {
1665         case OP_REG:
1666                 write_register_operand(op);
1667                 break;
1668         case OP_MEM:
1669                 if (ctxt->lock_prefix)
1670                         return segmented_cmpxchg(ctxt,
1671                                                  op->addr.mem,
1672                                                  &op->orig_val,
1673                                                  &op->val,
1674                                                  op->bytes);
1675                 else
1676                         return segmented_write(ctxt,
1677                                                op->addr.mem,
1678                                                &op->val,
1679                                                op->bytes);
1680                 break;
1681         case OP_MEM_STR:
1682                 return segmented_write(ctxt,
1683                                        op->addr.mem,
1684                                        op->data,
1685                                        op->bytes * op->count);
1686                 break;
1687         case OP_XMM:
1688                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1689                 break;
1690         case OP_MM:
1691                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1692                 break;
1693         case OP_NONE:
1694                 /* no writeback */
1695                 break;
1696         default:
1697                 break;
1698         }
1699         return X86EMUL_CONTINUE;
1700 }
1701
1702 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1703 {
1704         struct segmented_address addr;
1705
1706         rsp_increment(ctxt, -bytes);
1707         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1708         addr.seg = VCPU_SREG_SS;
1709
1710         return segmented_write(ctxt, addr, data, bytes);
1711 }
1712
1713 static int em_push(struct x86_emulate_ctxt *ctxt)
1714 {
1715         /* Disable writeback. */
1716         ctxt->dst.type = OP_NONE;
1717         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1718 }
1719
1720 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1721                        void *dest, int len)
1722 {
1723         int rc;
1724         struct segmented_address addr;
1725
1726         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1727         addr.seg = VCPU_SREG_SS;
1728         rc = segmented_read(ctxt, addr, dest, len);
1729         if (rc != X86EMUL_CONTINUE)
1730                 return rc;
1731
1732         rsp_increment(ctxt, len);
1733         return rc;
1734 }
1735
1736 static int em_pop(struct x86_emulate_ctxt *ctxt)
1737 {
1738         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1739 }
1740
1741 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1742                         void *dest, int len)
1743 {
1744         int rc;
1745         unsigned long val, change_mask;
1746         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1747         int cpl = ctxt->ops->cpl(ctxt);
1748
1749         rc = emulate_pop(ctxt, &val, len);
1750         if (rc != X86EMUL_CONTINUE)
1751                 return rc;
1752
1753         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1754                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_AC | EFLG_ID;
1755
1756         switch(ctxt->mode) {
1757         case X86EMUL_MODE_PROT64:
1758         case X86EMUL_MODE_PROT32:
1759         case X86EMUL_MODE_PROT16:
1760                 if (cpl == 0)
1761                         change_mask |= EFLG_IOPL;
1762                 if (cpl <= iopl)
1763                         change_mask |= EFLG_IF;
1764                 break;
1765         case X86EMUL_MODE_VM86:
1766                 if (iopl < 3)
1767                         return emulate_gp(ctxt, 0);
1768                 change_mask |= EFLG_IF;
1769                 break;
1770         default: /* real mode */
1771                 change_mask |= (EFLG_IOPL | EFLG_IF);
1772                 break;
1773         }
1774
1775         *(unsigned long *)dest =
1776                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1777
1778         return rc;
1779 }
1780
1781 static int em_popf(struct x86_emulate_ctxt *ctxt)
1782 {
1783         ctxt->dst.type = OP_REG;
1784         ctxt->dst.addr.reg = &ctxt->eflags;
1785         ctxt->dst.bytes = ctxt->op_bytes;
1786         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1787 }
1788
1789 static int em_enter(struct x86_emulate_ctxt *ctxt)
1790 {
1791         int rc;
1792         unsigned frame_size = ctxt->src.val;
1793         unsigned nesting_level = ctxt->src2.val & 31;
1794         ulong rbp;
1795
1796         if (nesting_level)
1797                 return X86EMUL_UNHANDLEABLE;
1798
1799         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1800         rc = push(ctxt, &rbp, stack_size(ctxt));
1801         if (rc != X86EMUL_CONTINUE)
1802                 return rc;
1803         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1804                       stack_mask(ctxt));
1805         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1806                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1807                       stack_mask(ctxt));
1808         return X86EMUL_CONTINUE;
1809 }
1810
1811 static int em_leave(struct x86_emulate_ctxt *ctxt)
1812 {
1813         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1814                       stack_mask(ctxt));
1815         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1816 }
1817
1818 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1819 {
1820         int seg = ctxt->src2.val;
1821
1822         ctxt->src.val = get_segment_selector(ctxt, seg);
1823         if (ctxt->op_bytes == 4) {
1824                 rsp_increment(ctxt, -2);
1825                 ctxt->op_bytes = 2;
1826         }
1827
1828         return em_push(ctxt);
1829 }
1830
1831 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1832 {
1833         int seg = ctxt->src2.val;
1834         unsigned long selector;
1835         int rc;
1836
1837         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1838         if (rc != X86EMUL_CONTINUE)
1839                 return rc;
1840
1841         if (ctxt->modrm_reg == VCPU_SREG_SS)
1842                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1843
1844         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1845         return rc;
1846 }
1847
1848 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1849 {
1850         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1851         int rc = X86EMUL_CONTINUE;
1852         int reg = VCPU_REGS_RAX;
1853
1854         while (reg <= VCPU_REGS_RDI) {
1855                 (reg == VCPU_REGS_RSP) ?
1856                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1857
1858                 rc = em_push(ctxt);
1859                 if (rc != X86EMUL_CONTINUE)
1860                         return rc;
1861
1862                 ++reg;
1863         }
1864
1865         return rc;
1866 }
1867
1868 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1869 {
1870         ctxt->src.val =  (unsigned long)ctxt->eflags;
1871         return em_push(ctxt);
1872 }
1873
1874 static int em_popa(struct x86_emulate_ctxt *ctxt)
1875 {
1876         int rc = X86EMUL_CONTINUE;
1877         int reg = VCPU_REGS_RDI;
1878
1879         while (reg >= VCPU_REGS_RAX) {
1880                 if (reg == VCPU_REGS_RSP) {
1881                         rsp_increment(ctxt, ctxt->op_bytes);
1882                         --reg;
1883                 }
1884
1885                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1886                 if (rc != X86EMUL_CONTINUE)
1887                         break;
1888                 --reg;
1889         }
1890         return rc;
1891 }
1892
1893 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1894 {
1895         const struct x86_emulate_ops *ops = ctxt->ops;
1896         int rc;
1897         struct desc_ptr dt;
1898         gva_t cs_addr;
1899         gva_t eip_addr;
1900         u16 cs, eip;
1901
1902         /* TODO: Add limit checks */
1903         ctxt->src.val = ctxt->eflags;
1904         rc = em_push(ctxt);
1905         if (rc != X86EMUL_CONTINUE)
1906                 return rc;
1907
1908         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1909
1910         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1911         rc = em_push(ctxt);
1912         if (rc != X86EMUL_CONTINUE)
1913                 return rc;
1914
1915         ctxt->src.val = ctxt->_eip;
1916         rc = em_push(ctxt);
1917         if (rc != X86EMUL_CONTINUE)
1918                 return rc;
1919
1920         ops->get_idt(ctxt, &dt);
1921
1922         eip_addr = dt.address + (irq << 2);
1923         cs_addr = dt.address + (irq << 2) + 2;
1924
1925         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1926         if (rc != X86EMUL_CONTINUE)
1927                 return rc;
1928
1929         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1930         if (rc != X86EMUL_CONTINUE)
1931                 return rc;
1932
1933         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1934         if (rc != X86EMUL_CONTINUE)
1935                 return rc;
1936
1937         ctxt->_eip = eip;
1938
1939         return rc;
1940 }
1941
1942 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1943 {
1944         int rc;
1945
1946         invalidate_registers(ctxt);
1947         rc = __emulate_int_real(ctxt, irq);
1948         if (rc == X86EMUL_CONTINUE)
1949                 writeback_registers(ctxt);
1950         return rc;
1951 }
1952
1953 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1954 {
1955         switch(ctxt->mode) {
1956         case X86EMUL_MODE_REAL:
1957                 return __emulate_int_real(ctxt, irq);
1958         case X86EMUL_MODE_VM86:
1959         case X86EMUL_MODE_PROT16:
1960         case X86EMUL_MODE_PROT32:
1961         case X86EMUL_MODE_PROT64:
1962         default:
1963                 /* Protected mode interrupts unimplemented yet */
1964                 return X86EMUL_UNHANDLEABLE;
1965         }
1966 }
1967
1968 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1969 {
1970         int rc = X86EMUL_CONTINUE;
1971         unsigned long temp_eip = 0;
1972         unsigned long temp_eflags = 0;
1973         unsigned long cs = 0;
1974         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1975                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1976                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1977         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1978
1979         /* TODO: Add stack limit check */
1980
1981         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1982
1983         if (rc != X86EMUL_CONTINUE)
1984                 return rc;
1985
1986         if (temp_eip & ~0xffff)
1987                 return emulate_gp(ctxt, 0);
1988
1989         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1990
1991         if (rc != X86EMUL_CONTINUE)
1992                 return rc;
1993
1994         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1995
1996         if (rc != X86EMUL_CONTINUE)
1997                 return rc;
1998
1999         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2000
2001         if (rc != X86EMUL_CONTINUE)
2002                 return rc;
2003
2004         ctxt->_eip = temp_eip;
2005
2006
2007         if (ctxt->op_bytes == 4)
2008                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2009         else if (ctxt->op_bytes == 2) {
2010                 ctxt->eflags &= ~0xffff;
2011                 ctxt->eflags |= temp_eflags;
2012         }
2013
2014         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2015         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2016
2017         return rc;
2018 }
2019
2020 static int em_iret(struct x86_emulate_ctxt *ctxt)
2021 {
2022         switch(ctxt->mode) {
2023         case X86EMUL_MODE_REAL:
2024                 return emulate_iret_real(ctxt);
2025         case X86EMUL_MODE_VM86:
2026         case X86EMUL_MODE_PROT16:
2027         case X86EMUL_MODE_PROT32:
2028         case X86EMUL_MODE_PROT64:
2029         default:
2030                 /* iret from protected mode unimplemented yet */
2031                 return X86EMUL_UNHANDLEABLE;
2032         }
2033 }
2034
2035 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2036 {
2037         int rc;
2038         unsigned short sel, old_sel;
2039         struct desc_struct old_desc, new_desc;
2040         const struct x86_emulate_ops *ops = ctxt->ops;
2041         u8 cpl = ctxt->ops->cpl(ctxt);
2042
2043         /* Assignment of RIP may only fail in 64-bit mode */
2044         if (ctxt->mode == X86EMUL_MODE_PROT64)
2045                 ops->get_segment(ctxt, &old_sel, &old_desc, NULL,
2046                                  VCPU_SREG_CS);
2047
2048         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2049
2050         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl, false,
2051                                        &new_desc);
2052         if (rc != X86EMUL_CONTINUE)
2053                 return rc;
2054
2055         rc = assign_eip_far(ctxt, ctxt->src.val, new_desc.l);
2056         if (rc != X86EMUL_CONTINUE) {
2057                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2058                 /* assigning eip failed; restore the old cs */
2059                 ops->set_segment(ctxt, old_sel, &old_desc, 0, VCPU_SREG_CS);
2060                 return rc;
2061         }
2062         return rc;
2063 }
2064
2065 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2066 {
2067         return assign_eip_near(ctxt, ctxt->src.val);
2068 }
2069
2070 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2071 {
2072         int rc;
2073         long int old_eip;
2074
2075         old_eip = ctxt->_eip;
2076         rc = assign_eip_near(ctxt, ctxt->src.val);
2077         if (rc != X86EMUL_CONTINUE)
2078                 return rc;
2079         ctxt->src.val = old_eip;
2080         rc = em_push(ctxt);
2081         return rc;
2082 }
2083
2084 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2085 {
2086         u64 old = ctxt->dst.orig_val64;
2087
2088         if (ctxt->dst.bytes == 16)
2089                 return X86EMUL_UNHANDLEABLE;
2090
2091         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2092             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2093                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2094                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2095                 ctxt->eflags &= ~EFLG_ZF;
2096         } else {
2097                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2098                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2099
2100                 ctxt->eflags |= EFLG_ZF;
2101         }
2102         return X86EMUL_CONTINUE;
2103 }
2104
2105 static int em_ret(struct x86_emulate_ctxt *ctxt)
2106 {
2107         int rc;
2108         unsigned long eip;
2109
2110         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2111         if (rc != X86EMUL_CONTINUE)
2112                 return rc;
2113
2114         return assign_eip_near(ctxt, eip);
2115 }
2116
2117 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2118 {
2119         int rc;
2120         unsigned long eip, cs;
2121         u16 old_cs;
2122         int cpl = ctxt->ops->cpl(ctxt);
2123         struct desc_struct old_desc, new_desc;
2124         const struct x86_emulate_ops *ops = ctxt->ops;
2125
2126         if (ctxt->mode == X86EMUL_MODE_PROT64)
2127                 ops->get_segment(ctxt, &old_cs, &old_desc, NULL,
2128                                  VCPU_SREG_CS);
2129
2130         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2131         if (rc != X86EMUL_CONTINUE)
2132                 return rc;
2133         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2134         if (rc != X86EMUL_CONTINUE)
2135                 return rc;
2136         /* Outer-privilege level return is not implemented */
2137         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2138                 return X86EMUL_UNHANDLEABLE;
2139         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, 0, false,
2140                                        &new_desc);
2141         if (rc != X86EMUL_CONTINUE)
2142                 return rc;
2143         rc = assign_eip_far(ctxt, eip, new_desc.l);
2144         if (rc != X86EMUL_CONTINUE) {
2145                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2146                 ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
2147         }
2148         return rc;
2149 }
2150
2151 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2152 {
2153         int rc;
2154
2155         rc = em_ret_far(ctxt);
2156         if (rc != X86EMUL_CONTINUE)
2157                 return rc;
2158         rsp_increment(ctxt, ctxt->src.val);
2159         return X86EMUL_CONTINUE;
2160 }
2161
2162 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2163 {
2164         /* Save real source value, then compare EAX against destination. */
2165         ctxt->dst.orig_val = ctxt->dst.val;
2166         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2167         ctxt->src.orig_val = ctxt->src.val;
2168         ctxt->src.val = ctxt->dst.orig_val;
2169         fastop(ctxt, em_cmp);
2170
2171         if (ctxt->eflags & EFLG_ZF) {
2172                 /* Success: write back to memory. */
2173                 ctxt->dst.val = ctxt->src.orig_val;
2174         } else {
2175                 /* Failure: write the value we saw to EAX. */
2176                 ctxt->dst.type = OP_REG;
2177                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2178                 ctxt->dst.val = ctxt->dst.orig_val;
2179         }
2180         return X86EMUL_CONTINUE;
2181 }
2182
2183 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2184 {
2185         int seg = ctxt->src2.val;
2186         unsigned short sel;
2187         int rc;
2188
2189         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2190
2191         rc = load_segment_descriptor(ctxt, sel, seg);
2192         if (rc != X86EMUL_CONTINUE)
2193                 return rc;
2194
2195         ctxt->dst.val = ctxt->src.val;
2196         return rc;
2197 }
2198
2199 static void
2200 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2201                         struct desc_struct *cs, struct desc_struct *ss)
2202 {
2203         cs->l = 0;              /* will be adjusted later */
2204         set_desc_base(cs, 0);   /* flat segment */
2205         cs->g = 1;              /* 4kb granularity */
2206         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2207         cs->type = 0x0b;        /* Read, Execute, Accessed */
2208         cs->s = 1;
2209         cs->dpl = 0;            /* will be adjusted later */
2210         cs->p = 1;
2211         cs->d = 1;
2212         cs->avl = 0;
2213
2214         set_desc_base(ss, 0);   /* flat segment */
2215         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2216         ss->g = 1;              /* 4kb granularity */
2217         ss->s = 1;
2218         ss->type = 0x03;        /* Read/Write, Accessed */
2219         ss->d = 1;              /* 32bit stack segment */
2220         ss->dpl = 0;
2221         ss->p = 1;
2222         ss->l = 0;
2223         ss->avl = 0;
2224 }
2225
2226 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2227 {
2228         u32 eax, ebx, ecx, edx;
2229
2230         eax = ecx = 0;
2231         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2232         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2233                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2234                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2235 }
2236
2237 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2238 {
2239         const struct x86_emulate_ops *ops = ctxt->ops;
2240         u32 eax, ebx, ecx, edx;
2241
2242         /*
2243          * syscall should always be enabled in longmode - so only become
2244          * vendor specific (cpuid) if other modes are active...
2245          */
2246         if (ctxt->mode == X86EMUL_MODE_PROT64)
2247                 return true;
2248
2249         eax = 0x00000000;
2250         ecx = 0x00000000;
2251         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2252         /*
2253          * Intel ("GenuineIntel")
2254          * remark: Intel CPUs only support "syscall" in 64bit
2255          * longmode. Also an 64bit guest with a
2256          * 32bit compat-app running will #UD !! While this
2257          * behaviour can be fixed (by emulating) into AMD
2258          * response - CPUs of AMD can't behave like Intel.
2259          */
2260         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2261             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2262             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2263                 return false;
2264
2265         /* AMD ("AuthenticAMD") */
2266         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2267             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2268             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2269                 return true;
2270
2271         /* AMD ("AMDisbetter!") */
2272         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2273             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2274             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2275                 return true;
2276
2277         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2278         return false;
2279 }
2280
2281 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2282 {
2283         const struct x86_emulate_ops *ops = ctxt->ops;
2284         struct desc_struct cs, ss;
2285         u64 msr_data;
2286         u16 cs_sel, ss_sel;
2287         u64 efer = 0;
2288
2289         /* syscall is not available in real mode */
2290         if (ctxt->mode == X86EMUL_MODE_REAL ||
2291             ctxt->mode == X86EMUL_MODE_VM86)
2292                 return emulate_ud(ctxt);
2293
2294         if (!(em_syscall_is_enabled(ctxt)))
2295                 return emulate_ud(ctxt);
2296
2297         ops->get_msr(ctxt, MSR_EFER, &efer);
2298         setup_syscalls_segments(ctxt, &cs, &ss);
2299
2300         if (!(efer & EFER_SCE))
2301                 return emulate_ud(ctxt);
2302
2303         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2304         msr_data >>= 32;
2305         cs_sel = (u16)(msr_data & 0xfffc);
2306         ss_sel = (u16)(msr_data + 8);
2307
2308         if (efer & EFER_LMA) {
2309                 cs.d = 0;
2310                 cs.l = 1;
2311         }
2312         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2313         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2314
2315         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2316         if (efer & EFER_LMA) {
2317 #ifdef CONFIG_X86_64
2318                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2319
2320                 ops->get_msr(ctxt,
2321                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2322                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2323                 ctxt->_eip = msr_data;
2324
2325                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2326                 ctxt->eflags &= ~msr_data;
2327                 ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2328 #endif
2329         } else {
2330                 /* legacy mode */
2331                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2332                 ctxt->_eip = (u32)msr_data;
2333
2334                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2335         }
2336
2337         return X86EMUL_CONTINUE;
2338 }
2339
2340 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2341 {
2342         const struct x86_emulate_ops *ops = ctxt->ops;
2343         struct desc_struct cs, ss;
2344         u64 msr_data;
2345         u16 cs_sel, ss_sel;
2346         u64 efer = 0;
2347
2348         ops->get_msr(ctxt, MSR_EFER, &efer);
2349         /* inject #GP if in real mode */
2350         if (ctxt->mode == X86EMUL_MODE_REAL)
2351                 return emulate_gp(ctxt, 0);
2352
2353         /*
2354          * Not recognized on AMD in compat mode (but is recognized in legacy
2355          * mode).
2356          */
2357         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2358             && !vendor_intel(ctxt))
2359                 return emulate_ud(ctxt);
2360
2361         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2362         * Therefore, we inject an #UD.
2363         */
2364         if (ctxt->mode == X86EMUL_MODE_PROT64)
2365                 return emulate_ud(ctxt);
2366
2367         setup_syscalls_segments(ctxt, &cs, &ss);
2368
2369         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2370         switch (ctxt->mode) {
2371         case X86EMUL_MODE_PROT32:
2372                 if ((msr_data & 0xfffc) == 0x0)
2373                         return emulate_gp(ctxt, 0);
2374                 break;
2375         case X86EMUL_MODE_PROT64:
2376                 if (msr_data == 0x0)
2377                         return emulate_gp(ctxt, 0);
2378                 break;
2379         default:
2380                 break;
2381         }
2382
2383         ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2384         cs_sel = (u16)msr_data;
2385         cs_sel &= ~SELECTOR_RPL_MASK;
2386         ss_sel = cs_sel + 8;
2387         ss_sel &= ~SELECTOR_RPL_MASK;
2388         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2389                 cs.d = 0;
2390                 cs.l = 1;
2391         }
2392
2393         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2394         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2395
2396         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2397         ctxt->_eip = msr_data;
2398
2399         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2400         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2401
2402         return X86EMUL_CONTINUE;
2403 }
2404
2405 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2406 {
2407         const struct x86_emulate_ops *ops = ctxt->ops;
2408         struct desc_struct cs, ss;
2409         u64 msr_data, rcx, rdx;
2410         int usermode;
2411         u16 cs_sel = 0, ss_sel = 0;
2412
2413         /* inject #GP if in real mode or Virtual 8086 mode */
2414         if (ctxt->mode == X86EMUL_MODE_REAL ||
2415             ctxt->mode == X86EMUL_MODE_VM86)
2416                 return emulate_gp(ctxt, 0);
2417
2418         setup_syscalls_segments(ctxt, &cs, &ss);
2419
2420         if ((ctxt->rex_prefix & 0x8) != 0x0)
2421                 usermode = X86EMUL_MODE_PROT64;
2422         else
2423                 usermode = X86EMUL_MODE_PROT32;
2424
2425         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2426         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2427
2428         cs.dpl = 3;
2429         ss.dpl = 3;
2430         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2431         switch (usermode) {
2432         case X86EMUL_MODE_PROT32:
2433                 cs_sel = (u16)(msr_data + 16);
2434                 if ((msr_data & 0xfffc) == 0x0)
2435                         return emulate_gp(ctxt, 0);
2436                 ss_sel = (u16)(msr_data + 24);
2437                 rcx = (u32)rcx;
2438                 rdx = (u32)rdx;
2439                 break;
2440         case X86EMUL_MODE_PROT64:
2441                 cs_sel = (u16)(msr_data + 32);
2442                 if (msr_data == 0x0)
2443                         return emulate_gp(ctxt, 0);
2444                 ss_sel = cs_sel + 8;
2445                 cs.d = 0;
2446                 cs.l = 1;
2447                 if (is_noncanonical_address(rcx) ||
2448                     is_noncanonical_address(rdx))
2449                         return emulate_gp(ctxt, 0);
2450                 break;
2451         }
2452         cs_sel |= SELECTOR_RPL_MASK;
2453         ss_sel |= SELECTOR_RPL_MASK;
2454
2455         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2456         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2457
2458         ctxt->_eip = rdx;
2459         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2460
2461         return X86EMUL_CONTINUE;
2462 }
2463
2464 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2465 {
2466         int iopl;
2467         if (ctxt->mode == X86EMUL_MODE_REAL)
2468                 return false;
2469         if (ctxt->mode == X86EMUL_MODE_VM86)
2470                 return true;
2471         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2472         return ctxt->ops->cpl(ctxt) > iopl;
2473 }
2474
2475 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2476                                             u16 port, u16 len)
2477 {
2478         const struct x86_emulate_ops *ops = ctxt->ops;
2479         struct desc_struct tr_seg;
2480         u32 base3;
2481         int r;
2482         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2483         unsigned mask = (1 << len) - 1;
2484         unsigned long base;
2485
2486         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2487         if (!tr_seg.p)
2488                 return false;
2489         if (desc_limit_scaled(&tr_seg) < 103)
2490                 return false;
2491         base = get_desc_base(&tr_seg);
2492 #ifdef CONFIG_X86_64
2493         base |= ((u64)base3) << 32;
2494 #endif
2495         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2496         if (r != X86EMUL_CONTINUE)
2497                 return false;
2498         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2499                 return false;
2500         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2501         if (r != X86EMUL_CONTINUE)
2502                 return false;
2503         if ((perm >> bit_idx) & mask)
2504                 return false;
2505         return true;
2506 }
2507
2508 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2509                                  u16 port, u16 len)
2510 {
2511         if (ctxt->perm_ok)
2512                 return true;
2513
2514         if (emulator_bad_iopl(ctxt))
2515                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2516                         return false;
2517
2518         ctxt->perm_ok = true;
2519
2520         return true;
2521 }
2522
2523 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2524                                 struct tss_segment_16 *tss)
2525 {
2526         tss->ip = ctxt->_eip;
2527         tss->flag = ctxt->eflags;
2528         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2529         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2530         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2531         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2532         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2533         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2534         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2535         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2536
2537         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2538         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2539         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2540         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2541         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2542 }
2543
2544 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2545                                  struct tss_segment_16 *tss)
2546 {
2547         int ret;
2548         u8 cpl;
2549
2550         ctxt->_eip = tss->ip;
2551         ctxt->eflags = tss->flag | 2;
2552         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2553         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2554         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2555         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2556         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2557         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2558         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2559         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2560
2561         /*
2562          * SDM says that segment selectors are loaded before segment
2563          * descriptors
2564          */
2565         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2566         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2567         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2568         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2569         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2570
2571         cpl = tss->cs & 3;
2572
2573         /*
2574          * Now load segment descriptors. If fault happens at this stage
2575          * it is handled in a context of new task
2576          */
2577         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2578                                         true, NULL);
2579         if (ret != X86EMUL_CONTINUE)
2580                 return ret;
2581         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2582                                         true, NULL);
2583         if (ret != X86EMUL_CONTINUE)
2584                 return ret;
2585         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2586                                         true, NULL);
2587         if (ret != X86EMUL_CONTINUE)
2588                 return ret;
2589         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2590                                         true, NULL);
2591         if (ret != X86EMUL_CONTINUE)
2592                 return ret;
2593         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2594                                         true, NULL);
2595         if (ret != X86EMUL_CONTINUE)
2596                 return ret;
2597
2598         return X86EMUL_CONTINUE;
2599 }
2600
2601 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2602                           u16 tss_selector, u16 old_tss_sel,
2603                           ulong old_tss_base, struct desc_struct *new_desc)
2604 {
2605         const struct x86_emulate_ops *ops = ctxt->ops;
2606         struct tss_segment_16 tss_seg;
2607         int ret;
2608         u32 new_tss_base = get_desc_base(new_desc);
2609
2610         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2611                             &ctxt->exception);
2612         if (ret != X86EMUL_CONTINUE)
2613                 /* FIXME: need to provide precise fault address */
2614                 return ret;
2615
2616         save_state_to_tss16(ctxt, &tss_seg);
2617
2618         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2619                              &ctxt->exception);
2620         if (ret != X86EMUL_CONTINUE)
2621                 /* FIXME: need to provide precise fault address */
2622                 return ret;
2623
2624         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2625                             &ctxt->exception);
2626         if (ret != X86EMUL_CONTINUE)
2627                 /* FIXME: need to provide precise fault address */
2628                 return ret;
2629
2630         if (old_tss_sel != 0xffff) {
2631                 tss_seg.prev_task_link = old_tss_sel;
2632
2633                 ret = ops->write_std(ctxt, new_tss_base,
2634                                      &tss_seg.prev_task_link,
2635                                      sizeof tss_seg.prev_task_link,
2636                                      &ctxt->exception);
2637                 if (ret != X86EMUL_CONTINUE)
2638                         /* FIXME: need to provide precise fault address */
2639                         return ret;
2640         }
2641
2642         return load_state_from_tss16(ctxt, &tss_seg);
2643 }
2644
2645 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2646                                 struct tss_segment_32 *tss)
2647 {
2648         /* CR3 and ldt selector are not saved intentionally */
2649         tss->eip = ctxt->_eip;
2650         tss->eflags = ctxt->eflags;
2651         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2652         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2653         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2654         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2655         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2656         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2657         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2658         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2659
2660         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2661         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2662         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2663         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2664         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2665         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2666 }
2667
2668 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2669                                  struct tss_segment_32 *tss)
2670 {
2671         int ret;
2672         u8 cpl;
2673
2674         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2675                 return emulate_gp(ctxt, 0);
2676         ctxt->_eip = tss->eip;
2677         ctxt->eflags = tss->eflags | 2;
2678
2679         /* General purpose registers */
2680         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2681         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2682         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2683         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2684         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2685         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2686         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2687         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2688
2689         /*
2690          * SDM says that segment selectors are loaded before segment
2691          * descriptors.  This is important because CPL checks will
2692          * use CS.RPL.
2693          */
2694         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2695         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2696         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2697         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2698         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2699         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2700         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2701
2702         /*
2703          * If we're switching between Protected Mode and VM86, we need to make
2704          * sure to update the mode before loading the segment descriptors so
2705          * that the selectors are interpreted correctly.
2706          */
2707         if (ctxt->eflags & X86_EFLAGS_VM) {
2708                 ctxt->mode = X86EMUL_MODE_VM86;
2709                 cpl = 3;
2710         } else {
2711                 ctxt->mode = X86EMUL_MODE_PROT32;
2712                 cpl = tss->cs & 3;
2713         }
2714
2715         /*
2716          * Now load segment descriptors. If fault happenes at this stage
2717          * it is handled in a context of new task
2718          */
2719         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
2720                                         cpl, true, NULL);
2721         if (ret != X86EMUL_CONTINUE)
2722                 return ret;
2723         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2724                                         true, NULL);
2725         if (ret != X86EMUL_CONTINUE)
2726                 return ret;
2727         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2728                                         true, NULL);
2729         if (ret != X86EMUL_CONTINUE)
2730                 return ret;
2731         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2732                                         true, NULL);
2733         if (ret != X86EMUL_CONTINUE)
2734                 return ret;
2735         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2736                                         true, NULL);
2737         if (ret != X86EMUL_CONTINUE)
2738                 return ret;
2739         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
2740                                         true, NULL);
2741         if (ret != X86EMUL_CONTINUE)
2742                 return ret;
2743         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
2744                                         true, NULL);
2745         if (ret != X86EMUL_CONTINUE)
2746                 return ret;
2747
2748         return X86EMUL_CONTINUE;
2749 }
2750
2751 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2752                           u16 tss_selector, u16 old_tss_sel,
2753                           ulong old_tss_base, struct desc_struct *new_desc)
2754 {
2755         const struct x86_emulate_ops *ops = ctxt->ops;
2756         struct tss_segment_32 tss_seg;
2757         int ret;
2758         u32 new_tss_base = get_desc_base(new_desc);
2759         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2760         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2761
2762         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2763                             &ctxt->exception);
2764         if (ret != X86EMUL_CONTINUE)
2765                 /* FIXME: need to provide precise fault address */
2766                 return ret;
2767
2768         save_state_to_tss32(ctxt, &tss_seg);
2769
2770         /* Only GP registers and segment selectors are saved */
2771         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2772                              ldt_sel_offset - eip_offset, &ctxt->exception);
2773         if (ret != X86EMUL_CONTINUE)
2774                 /* FIXME: need to provide precise fault address */
2775                 return ret;
2776
2777         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2778                             &ctxt->exception);
2779         if (ret != X86EMUL_CONTINUE)
2780                 /* FIXME: need to provide precise fault address */
2781                 return ret;
2782
2783         if (old_tss_sel != 0xffff) {
2784                 tss_seg.prev_task_link = old_tss_sel;
2785
2786                 ret = ops->write_std(ctxt, new_tss_base,
2787                                      &tss_seg.prev_task_link,
2788                                      sizeof tss_seg.prev_task_link,
2789                                      &ctxt->exception);
2790                 if (ret != X86EMUL_CONTINUE)
2791                         /* FIXME: need to provide precise fault address */
2792                         return ret;
2793         }
2794
2795         return load_state_from_tss32(ctxt, &tss_seg);
2796 }
2797
2798 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2799                                    u16 tss_selector, int idt_index, int reason,
2800                                    bool has_error_code, u32 error_code)
2801 {
2802         const struct x86_emulate_ops *ops = ctxt->ops;
2803         struct desc_struct curr_tss_desc, next_tss_desc;
2804         int ret;
2805         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2806         ulong old_tss_base =
2807                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2808         u32 desc_limit;
2809         ulong desc_addr;
2810
2811         /* FIXME: old_tss_base == ~0 ? */
2812
2813         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2814         if (ret != X86EMUL_CONTINUE)
2815                 return ret;
2816         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2817         if (ret != X86EMUL_CONTINUE)
2818                 return ret;
2819
2820         /* FIXME: check that next_tss_desc is tss */
2821
2822         /*
2823          * Check privileges. The three cases are task switch caused by...
2824          *
2825          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2826          * 2. Exception/IRQ/iret: No check is performed
2827          * 3. jmp/call to TSS/task-gate: No check is performed since the
2828          *    hardware checks it before exiting.
2829          */
2830         if (reason == TASK_SWITCH_GATE) {
2831                 if (idt_index != -1) {
2832                         /* Software interrupts */
2833                         struct desc_struct task_gate_desc;
2834                         int dpl;
2835
2836                         ret = read_interrupt_descriptor(ctxt, idt_index,
2837                                                         &task_gate_desc);
2838                         if (ret != X86EMUL_CONTINUE)
2839                                 return ret;
2840
2841                         dpl = task_gate_desc.dpl;
2842                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2843                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2844                 }
2845         }
2846
2847         desc_limit = desc_limit_scaled(&next_tss_desc);
2848         if (!next_tss_desc.p ||
2849             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2850              desc_limit < 0x2b)) {
2851                 return emulate_ts(ctxt, tss_selector & 0xfffc);
2852         }
2853
2854         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2855                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2856                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2857         }
2858
2859         if (reason == TASK_SWITCH_IRET)
2860                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2861
2862         /* set back link to prev task only if NT bit is set in eflags
2863            note that old_tss_sel is not used after this point */
2864         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2865                 old_tss_sel = 0xffff;
2866
2867         if (next_tss_desc.type & 8)
2868                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2869                                      old_tss_base, &next_tss_desc);
2870         else
2871                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2872                                      old_tss_base, &next_tss_desc);
2873         if (ret != X86EMUL_CONTINUE)
2874                 return ret;
2875
2876         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2877                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2878
2879         if (reason != TASK_SWITCH_IRET) {
2880                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2881                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2882         }
2883
2884         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2885         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2886
2887         if (has_error_code) {
2888                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2889                 ctxt->lock_prefix = 0;
2890                 ctxt->src.val = (unsigned long) error_code;
2891                 ret = em_push(ctxt);
2892         }
2893
2894         return ret;
2895 }
2896
2897 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2898                          u16 tss_selector, int idt_index, int reason,
2899                          bool has_error_code, u32 error_code)
2900 {
2901         int rc;
2902
2903         invalidate_registers(ctxt);
2904         ctxt->_eip = ctxt->eip;
2905         ctxt->dst.type = OP_NONE;
2906
2907         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2908                                      has_error_code, error_code);
2909
2910         if (rc == X86EMUL_CONTINUE) {
2911                 ctxt->eip = ctxt->_eip;
2912                 writeback_registers(ctxt);
2913         }
2914
2915         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2916 }
2917
2918 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2919                 struct operand *op)
2920 {
2921         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2922
2923         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2924         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2925 }
2926
2927 static int em_das(struct x86_emulate_ctxt *ctxt)
2928 {
2929         u8 al, old_al;
2930         bool af, cf, old_cf;
2931
2932         cf = ctxt->eflags & X86_EFLAGS_CF;
2933         al = ctxt->dst.val;
2934
2935         old_al = al;
2936         old_cf = cf;
2937         cf = false;
2938         af = ctxt->eflags & X86_EFLAGS_AF;
2939         if ((al & 0x0f) > 9 || af) {
2940                 al -= 6;
2941                 cf = old_cf | (al >= 250);
2942                 af = true;
2943         } else {
2944                 af = false;
2945         }
2946         if (old_al > 0x99 || old_cf) {
2947                 al -= 0x60;
2948                 cf = true;
2949         }
2950
2951         ctxt->dst.val = al;
2952         /* Set PF, ZF, SF */
2953         ctxt->src.type = OP_IMM;
2954         ctxt->src.val = 0;
2955         ctxt->src.bytes = 1;
2956         fastop(ctxt, em_or);
2957         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2958         if (cf)
2959                 ctxt->eflags |= X86_EFLAGS_CF;
2960         if (af)
2961                 ctxt->eflags |= X86_EFLAGS_AF;
2962         return X86EMUL_CONTINUE;
2963 }
2964
2965 static int em_aam(struct x86_emulate_ctxt *ctxt)
2966 {
2967         u8 al, ah;
2968
2969         if (ctxt->src.val == 0)
2970                 return emulate_de(ctxt);
2971
2972         al = ctxt->dst.val & 0xff;
2973         ah = al / ctxt->src.val;
2974         al %= ctxt->src.val;
2975
2976         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2977
2978         /* Set PF, ZF, SF */
2979         ctxt->src.type = OP_IMM;
2980         ctxt->src.val = 0;
2981         ctxt->src.bytes = 1;
2982         fastop(ctxt, em_or);
2983
2984         return X86EMUL_CONTINUE;
2985 }
2986
2987 static int em_aad(struct x86_emulate_ctxt *ctxt)
2988 {
2989         u8 al = ctxt->dst.val & 0xff;
2990         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2991
2992         al = (al + (ah * ctxt->src.val)) & 0xff;
2993
2994         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2995
2996         /* Set PF, ZF, SF */
2997         ctxt->src.type = OP_IMM;
2998         ctxt->src.val = 0;
2999         ctxt->src.bytes = 1;
3000         fastop(ctxt, em_or);
3001
3002         return X86EMUL_CONTINUE;
3003 }
3004
3005 static int em_call(struct x86_emulate_ctxt *ctxt)
3006 {
3007         int rc;
3008         long rel = ctxt->src.val;
3009
3010         ctxt->src.val = (unsigned long)ctxt->_eip;
3011         rc = jmp_rel(ctxt, rel);
3012         if (rc != X86EMUL_CONTINUE)
3013                 return rc;
3014         return em_push(ctxt);
3015 }
3016
3017 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3018 {
3019         u16 sel, old_cs;
3020         ulong old_eip;
3021         int rc;
3022         struct desc_struct old_desc, new_desc;
3023         const struct x86_emulate_ops *ops = ctxt->ops;
3024         int cpl = ctxt->ops->cpl(ctxt);
3025
3026         old_eip = ctxt->_eip;
3027         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3028
3029         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3030         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl, false,
3031                                        &new_desc);
3032         if (rc != X86EMUL_CONTINUE)
3033                 return X86EMUL_CONTINUE;
3034
3035         rc = assign_eip_far(ctxt, ctxt->src.val, new_desc.l);
3036         if (rc != X86EMUL_CONTINUE)
3037                 goto fail;
3038
3039         ctxt->src.val = old_cs;
3040         rc = em_push(ctxt);
3041         if (rc != X86EMUL_CONTINUE)
3042                 goto fail;
3043
3044         ctxt->src.val = old_eip;
3045         rc = em_push(ctxt);
3046         /* If we failed, we tainted the memory, but the very least we should
3047            restore cs */
3048         if (rc != X86EMUL_CONTINUE)
3049                 goto fail;
3050         return rc;
3051 fail:
3052         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3053         return rc;
3054
3055 }
3056
3057 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3058 {
3059         int rc;
3060         unsigned long eip;
3061
3062         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3063         if (rc != X86EMUL_CONTINUE)
3064                 return rc;
3065         rc = assign_eip_near(ctxt, eip);
3066         if (rc != X86EMUL_CONTINUE)
3067                 return rc;
3068         rsp_increment(ctxt, ctxt->src.val);
3069         return X86EMUL_CONTINUE;
3070 }
3071
3072 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3073 {
3074         /* Write back the register source. */
3075         ctxt->src.val = ctxt->dst.val;
3076         write_register_operand(&ctxt->src);
3077
3078         /* Write back the memory destination with implicit LOCK prefix. */
3079         ctxt->dst.val = ctxt->src.orig_val;
3080         ctxt->lock_prefix = 1;
3081         return X86EMUL_CONTINUE;
3082 }
3083
3084 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3085 {
3086         ctxt->dst.val = ctxt->src2.val;
3087         return fastop(ctxt, em_imul);
3088 }
3089
3090 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3091 {
3092         ctxt->dst.type = OP_REG;
3093         ctxt->dst.bytes = ctxt->src.bytes;
3094         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3095         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3096
3097         return X86EMUL_CONTINUE;
3098 }
3099
3100 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3101 {
3102         u64 tsc = 0;
3103
3104         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3105         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3106         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3107         return X86EMUL_CONTINUE;
3108 }
3109
3110 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3111 {
3112         u64 pmc;
3113
3114         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3115                 return emulate_gp(ctxt, 0);
3116         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3117         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3118         return X86EMUL_CONTINUE;
3119 }
3120
3121 static int em_mov(struct x86_emulate_ctxt *ctxt)
3122 {
3123         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3124         return X86EMUL_CONTINUE;
3125 }
3126
3127 #define FFL(x) bit(X86_FEATURE_##x)
3128
3129 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3130 {
3131         u32 ebx, ecx, edx, eax = 1;
3132         u16 tmp;
3133
3134         /*
3135          * Check MOVBE is set in the guest-visible CPUID leaf.
3136          */
3137         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3138         if (!(ecx & FFL(MOVBE)))
3139                 return emulate_ud(ctxt);
3140
3141         switch (ctxt->op_bytes) {
3142         case 2:
3143                 /*
3144                  * From MOVBE definition: "...When the operand size is 16 bits,
3145                  * the upper word of the destination register remains unchanged
3146                  * ..."
3147                  *
3148                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3149                  * rules so we have to do the operation almost per hand.
3150                  */
3151                 tmp = (u16)ctxt->src.val;
3152                 ctxt->dst.val &= ~0xffffUL;
3153                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3154                 break;
3155         case 4:
3156                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3157                 break;
3158         case 8:
3159                 ctxt->dst.val = swab64(ctxt->src.val);
3160                 break;
3161         default:
3162                 BUG();
3163         }
3164         return X86EMUL_CONTINUE;
3165 }
3166
3167 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3168 {
3169         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3170                 return emulate_gp(ctxt, 0);
3171
3172         /* Disable writeback. */
3173         ctxt->dst.type = OP_NONE;
3174         return X86EMUL_CONTINUE;
3175 }
3176
3177 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3178 {
3179         unsigned long val;
3180
3181         if (ctxt->mode == X86EMUL_MODE_PROT64)
3182                 val = ctxt->src.val & ~0ULL;
3183         else
3184                 val = ctxt->src.val & ~0U;
3185
3186         /* #UD condition is already handled. */
3187         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3188                 return emulate_gp(ctxt, 0);
3189
3190         /* Disable writeback. */
3191         ctxt->dst.type = OP_NONE;
3192         return X86EMUL_CONTINUE;
3193 }
3194
3195 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3196 {
3197         u64 msr_data;
3198
3199         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3200                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3201         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3202                 return emulate_gp(ctxt, 0);
3203
3204         return X86EMUL_CONTINUE;
3205 }
3206
3207 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3208 {
3209         u64 msr_data;
3210
3211         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3212                 return emulate_gp(ctxt, 0);
3213
3214         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3215         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3216         return X86EMUL_CONTINUE;
3217 }
3218
3219 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3220 {
3221         if (ctxt->modrm_reg > VCPU_SREG_GS)
3222                 return emulate_ud(ctxt);
3223
3224         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3225         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3226                 ctxt->dst.bytes = 2;
3227         return X86EMUL_CONTINUE;
3228 }
3229
3230 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3231 {
3232         u16 sel = ctxt->src.val;
3233
3234         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3235                 return emulate_ud(ctxt);
3236
3237         if (ctxt->modrm_reg == VCPU_SREG_SS)
3238                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3239
3240         /* Disable writeback. */
3241         ctxt->dst.type = OP_NONE;
3242         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3243 }
3244
3245 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3246 {
3247         u16 sel = ctxt->src.val;
3248
3249         /* Disable writeback. */
3250         ctxt->dst.type = OP_NONE;
3251         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3252 }
3253
3254 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3255 {
3256         u16 sel = ctxt->src.val;
3257
3258         /* Disable writeback. */
3259         ctxt->dst.type = OP_NONE;
3260         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3261 }
3262
3263 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3264 {
3265         int rc;
3266         ulong linear;
3267
3268         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3269         if (rc == X86EMUL_CONTINUE)
3270                 ctxt->ops->invlpg(ctxt, linear);
3271         /* Disable writeback. */
3272         ctxt->dst.type = OP_NONE;
3273         return X86EMUL_CONTINUE;
3274 }
3275
3276 static int em_clts(struct x86_emulate_ctxt *ctxt)
3277 {
3278         ulong cr0;
3279
3280         cr0 = ctxt->ops->get_cr(ctxt, 0);
3281         cr0 &= ~X86_CR0_TS;
3282         ctxt->ops->set_cr(ctxt, 0, cr0);
3283         return X86EMUL_CONTINUE;
3284 }
3285
3286 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3287 {
3288         int rc = ctxt->ops->fix_hypercall(ctxt);
3289
3290         if (rc != X86EMUL_CONTINUE)
3291                 return rc;
3292
3293         /* Let the processor re-execute the fixed hypercall */
3294         ctxt->_eip = ctxt->eip;
3295         /* Disable writeback. */
3296         ctxt->dst.type = OP_NONE;
3297         return X86EMUL_CONTINUE;
3298 }
3299
3300 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3301                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3302                                               struct desc_ptr *ptr))
3303 {
3304         struct desc_ptr desc_ptr;
3305
3306         if (ctxt->mode == X86EMUL_MODE_PROT64)
3307                 ctxt->op_bytes = 8;
3308         get(ctxt, &desc_ptr);
3309         if (ctxt->op_bytes == 2) {
3310                 ctxt->op_bytes = 4;
3311                 desc_ptr.address &= 0x00ffffff;
3312         }
3313         /* Disable writeback. */
3314         ctxt->dst.type = OP_NONE;
3315         return segmented_write(ctxt, ctxt->dst.addr.mem,
3316                                &desc_ptr, 2 + ctxt->op_bytes);
3317 }
3318
3319 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3320 {
3321         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3322 }
3323
3324 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3325 {
3326         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3327 }
3328
3329 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3330 {
3331         struct desc_ptr desc_ptr;
3332         int rc;
3333
3334         if (ctxt->mode == X86EMUL_MODE_PROT64)
3335                 ctxt->op_bytes = 8;
3336         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3337                              &desc_ptr.size, &desc_ptr.address,
3338                              ctxt->op_bytes);
3339         if (rc != X86EMUL_CONTINUE)
3340                 return rc;
3341         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3342             is_noncanonical_address(desc_ptr.address))
3343                 return emulate_gp(ctxt, 0);
3344         if (lgdt)
3345                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3346         else
3347                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3348         /* Disable writeback. */
3349         ctxt->dst.type = OP_NONE;
3350         return X86EMUL_CONTINUE;
3351 }
3352
3353 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3354 {
3355         return em_lgdt_lidt(ctxt, true);
3356 }
3357
3358 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3359 {
3360         int rc;
3361
3362         rc = ctxt->ops->fix_hypercall(ctxt);
3363
3364         /* Disable writeback. */
3365         ctxt->dst.type = OP_NONE;
3366         return rc;
3367 }
3368
3369 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3370 {
3371         return em_lgdt_lidt(ctxt, false);
3372 }
3373
3374 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3375 {
3376         if (ctxt->dst.type == OP_MEM)
3377                 ctxt->dst.bytes = 2;
3378         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3379         return X86EMUL_CONTINUE;
3380 }
3381
3382 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3383 {
3384         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3385                           | (ctxt->src.val & 0x0f));
3386         ctxt->dst.type = OP_NONE;
3387         return X86EMUL_CONTINUE;
3388 }
3389
3390 static int em_loop(struct x86_emulate_ctxt *ctxt)
3391 {
3392         int rc = X86EMUL_CONTINUE;
3393
3394         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3395         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3396             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3397                 rc = jmp_rel(ctxt, ctxt->src.val);
3398
3399         return rc;
3400 }
3401
3402 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3403 {
3404         int rc = X86EMUL_CONTINUE;
3405
3406         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3407                 rc = jmp_rel(ctxt, ctxt->src.val);
3408
3409         return rc;
3410 }
3411
3412 static int em_in(struct x86_emulate_ctxt *ctxt)
3413 {
3414         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3415                              &ctxt->dst.val))
3416                 return X86EMUL_IO_NEEDED;
3417
3418         return X86EMUL_CONTINUE;
3419 }
3420
3421 static int em_out(struct x86_emulate_ctxt *ctxt)
3422 {
3423         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3424                                     &ctxt->src.val, 1);
3425         /* Disable writeback. */
3426         ctxt->dst.type = OP_NONE;
3427         return X86EMUL_CONTINUE;
3428 }
3429
3430 static int em_cli(struct x86_emulate_ctxt *ctxt)
3431 {
3432         if (emulator_bad_iopl(ctxt))
3433                 return emulate_gp(ctxt, 0);
3434
3435         ctxt->eflags &= ~X86_EFLAGS_IF;
3436         return X86EMUL_CONTINUE;
3437 }
3438
3439 static int em_sti(struct x86_emulate_ctxt *ctxt)
3440 {
3441         if (emulator_bad_iopl(ctxt))
3442                 return emulate_gp(ctxt, 0);
3443
3444         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3445         ctxt->eflags |= X86_EFLAGS_IF;
3446         return X86EMUL_CONTINUE;
3447 }
3448
3449 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3450 {
3451         u32 eax, ebx, ecx, edx;
3452
3453         eax = reg_read(ctxt, VCPU_REGS_RAX);
3454         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3455         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3456         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3457         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3458         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3459         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3460         return X86EMUL_CONTINUE;
3461 }
3462
3463 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3464 {
3465         u32 flags;
3466
3467         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3468         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3469
3470         ctxt->eflags &= ~0xffUL;
3471         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3472         return X86EMUL_CONTINUE;
3473 }
3474
3475 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3476 {
3477         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3478         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3479         return X86EMUL_CONTINUE;
3480 }
3481
3482 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3483 {
3484         switch (ctxt->op_bytes) {
3485 #ifdef CONFIG_X86_64
3486         case 8:
3487                 asm("bswap %0" : "+r"(ctxt->dst.val));
3488                 break;
3489 #endif
3490         default:
3491                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3492                 break;
3493         }
3494         return X86EMUL_CONTINUE;
3495 }
3496
3497 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3498 {
3499         /* emulating clflush regardless of cpuid */
3500         return X86EMUL_CONTINUE;
3501 }
3502
3503 static bool valid_cr(int nr)
3504 {
3505         switch (nr) {
3506         case 0:
3507         case 2 ... 4:
3508         case 8:
3509                 return true;
3510         default:
3511                 return false;
3512         }
3513 }
3514
3515 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3516 {
3517         if (!valid_cr(ctxt->modrm_reg))
3518                 return emulate_ud(ctxt);
3519
3520         return X86EMUL_CONTINUE;
3521 }
3522
3523 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3524 {
3525         u64 new_val = ctxt->src.val64;
3526         int cr = ctxt->modrm_reg;
3527         u64 efer = 0;
3528
3529         static u64 cr_reserved_bits[] = {
3530                 0xffffffff00000000ULL,
3531                 0, 0, 0, /* CR3 checked later */
3532                 CR4_RESERVED_BITS,
3533                 0, 0, 0,
3534                 CR8_RESERVED_BITS,
3535         };
3536
3537         if (!valid_cr(cr))
3538                 return emulate_ud(ctxt);
3539
3540         if (new_val & cr_reserved_bits[cr])
3541                 return emulate_gp(ctxt, 0);
3542
3543         switch (cr) {
3544         case 0: {
3545                 u64 cr4;
3546                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3547                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3548                         return emulate_gp(ctxt, 0);
3549
3550                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3551                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3552
3553                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3554                     !(cr4 & X86_CR4_PAE))
3555                         return emulate_gp(ctxt, 0);
3556
3557                 break;
3558                 }
3559         case 3: {
3560                 u64 rsvd = 0;
3561
3562                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3563                 if (efer & EFER_LMA)
3564                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
3565
3566                 if (new_val & rsvd)
3567                         return emulate_gp(ctxt, 0);
3568
3569                 break;
3570                 }
3571         case 4: {
3572                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3573
3574                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3575                         return emulate_gp(ctxt, 0);
3576
3577                 break;
3578                 }
3579         }
3580
3581         return X86EMUL_CONTINUE;
3582 }
3583
3584 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3585 {
3586         unsigned long dr7;
3587
3588         ctxt->ops->get_dr(ctxt, 7, &dr7);
3589
3590         /* Check if DR7.Global_Enable is set */
3591         return dr7 & (1 << 13);
3592 }
3593
3594 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3595 {
3596         int dr = ctxt->modrm_reg;
3597         u64 cr4;
3598
3599         if (dr > 7)
3600                 return emulate_ud(ctxt);
3601
3602         cr4 = ctxt->ops->get_cr(ctxt, 4);
3603         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3604                 return emulate_ud(ctxt);
3605
3606         if (check_dr7_gd(ctxt)) {
3607                 ulong dr6;
3608
3609                 ctxt->ops->get_dr(ctxt, 6, &dr6);
3610                 dr6 &= ~15;
3611                 dr6 |= DR6_BD | DR6_RTM;
3612                 ctxt->ops->set_dr(ctxt, 6, dr6);
3613                 return emulate_db(ctxt);
3614         }
3615
3616         return X86EMUL_CONTINUE;
3617 }
3618
3619 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3620 {
3621         u64 new_val = ctxt->src.val64;
3622         int dr = ctxt->modrm_reg;
3623
3624         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3625                 return emulate_gp(ctxt, 0);
3626
3627         return check_dr_read(ctxt);
3628 }
3629
3630 static int check_svme(struct x86_emulate_ctxt *ctxt)
3631 {
3632         u64 efer;
3633
3634         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3635
3636         if (!(efer & EFER_SVME))
3637                 return emulate_ud(ctxt);
3638
3639         return X86EMUL_CONTINUE;
3640 }
3641
3642 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3643 {
3644         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3645
3646         /* Valid physical address? */
3647         if (rax & 0xffff000000000000ULL)
3648                 return emulate_gp(ctxt, 0);
3649
3650         return check_svme(ctxt);
3651 }
3652
3653 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3654 {
3655         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3656
3657         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3658                 return emulate_ud(ctxt);
3659
3660         return X86EMUL_CONTINUE;
3661 }
3662
3663 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3664 {
3665         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3666         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3667
3668         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3669             ctxt->ops->check_pmc(ctxt, rcx))
3670                 return emulate_gp(ctxt, 0);
3671
3672         return X86EMUL_CONTINUE;
3673 }
3674
3675 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3676 {
3677         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3678         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3679                 return emulate_gp(ctxt, 0);
3680
3681         return X86EMUL_CONTINUE;
3682 }
3683
3684 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3685 {
3686         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3687         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3688                 return emulate_gp(ctxt, 0);
3689
3690         return X86EMUL_CONTINUE;
3691 }
3692
3693 #define D(_y) { .flags = (_y) }
3694 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3695 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3696                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3697 #define N    D(NotImpl)
3698 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3699 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3700 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3701 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3702 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3703 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3704 #define II(_f, _e, _i) \
3705         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3706 #define IIP(_f, _e, _i, _p) \
3707         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3708           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3709 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3710
3711 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3712 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3713 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3714 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3715 #define I2bvIP(_f, _e, _i, _p) \
3716         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3717
3718 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3719                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3720                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3721
3722 static const struct opcode group7_rm0[] = {
3723         N,
3724         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3725         N, N, N, N, N, N,
3726 };
3727
3728 static const struct opcode group7_rm1[] = {
3729         DI(SrcNone | Priv, monitor),
3730         DI(SrcNone | Priv, mwait),
3731         N, N, N, N, N, N,
3732 };
3733
3734 static const struct opcode group7_rm3[] = {
3735         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3736         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3737         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3738         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3739         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3740         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3741         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3742         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3743 };
3744
3745 static const struct opcode group7_rm7[] = {
3746         N,
3747         DIP(SrcNone, rdtscp, check_rdtsc),
3748         N, N, N, N, N, N,
3749 };
3750
3751 static const struct opcode group1[] = {
3752         F(Lock, em_add),
3753         F(Lock | PageTable, em_or),
3754         F(Lock, em_adc),
3755         F(Lock, em_sbb),
3756         F(Lock | PageTable, em_and),
3757         F(Lock, em_sub),
3758         F(Lock, em_xor),
3759         F(NoWrite, em_cmp),
3760 };
3761
3762 static const struct opcode group1A[] = {
3763         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3764 };
3765
3766 static const struct opcode group2[] = {
3767         F(DstMem | ModRM, em_rol),
3768         F(DstMem | ModRM, em_ror),
3769         F(DstMem | ModRM, em_rcl),
3770         F(DstMem | ModRM, em_rcr),
3771         F(DstMem | ModRM, em_shl),
3772         F(DstMem | ModRM, em_shr),
3773         F(DstMem | ModRM, em_shl),
3774         F(DstMem | ModRM, em_sar),
3775 };
3776
3777 static const struct opcode group3[] = {
3778         F(DstMem | SrcImm | NoWrite, em_test),
3779         F(DstMem | SrcImm | NoWrite, em_test),
3780         F(DstMem | SrcNone | Lock, em_not),
3781         F(DstMem | SrcNone | Lock, em_neg),
3782         F(DstXacc | Src2Mem, em_mul_ex),
3783         F(DstXacc | Src2Mem, em_imul_ex),
3784         F(DstXacc | Src2Mem, em_div_ex),
3785         F(DstXacc | Src2Mem, em_idiv_ex),
3786 };
3787
3788 static const struct opcode group4[] = {
3789         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3790         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3791         N, N, N, N, N, N,
3792 };
3793
3794 static const struct opcode group5[] = {
3795         F(DstMem | SrcNone | Lock,              em_inc),
3796         F(DstMem | SrcNone | Lock,              em_dec),
3797         I(SrcMem | NearBranch,                  em_call_near_abs),
3798         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3799         I(SrcMem | NearBranch,                  em_jmp_abs),
3800         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
3801         I(SrcMem | Stack,                       em_push), D(Undefined),
3802 };
3803
3804 static const struct opcode group6[] = {
3805         DI(Prot,        sldt),
3806         DI(Prot,        str),
3807         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3808         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3809         N, N, N, N,
3810 };
3811
3812 static const struct group_dual group7 = { {
3813         II(Mov | DstMem,                        em_sgdt, sgdt),
3814         II(Mov | DstMem,                        em_sidt, sidt),
3815         II(SrcMem | Priv,                       em_lgdt, lgdt),
3816         II(SrcMem | Priv,                       em_lidt, lidt),
3817         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3818         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3819         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3820 }, {
3821         EXT(0, group7_rm0),
3822         EXT(0, group7_rm1),
3823         N, EXT(0, group7_rm3),
3824         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3825         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3826         EXT(0, group7_rm7),
3827 } };
3828
3829 static const struct opcode group8[] = {
3830         N, N, N, N,
3831         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3832         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3833         F(DstMem | SrcImmByte | Lock,                   em_btr),
3834         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3835 };
3836
3837 static const struct group_dual group9 = { {
3838         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3839 }, {
3840         N, N, N, N, N, N, N, N,
3841 } };
3842
3843 static const struct opcode group11[] = {
3844         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3845         X7(D(Undefined)),
3846 };
3847
3848 static const struct gprefix pfx_0f_ae_7 = {
3849         I(SrcMem | ByteOp, em_clflush), N, N, N,
3850 };
3851
3852 static const struct group_dual group15 = { {
3853         N, N, N, N, N, N, N, GP(0, &pfx_0f_ae_7),
3854 }, {
3855         N, N, N, N, N, N, N, N,
3856 } };
3857
3858 static const struct gprefix pfx_0f_6f_0f_7f = {
3859         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3860 };
3861
3862 static const struct gprefix pfx_0f_2b = {
3863         I(0, em_mov), I(0, em_mov), N, N,
3864 };
3865
3866 static const struct gprefix pfx_0f_28_0f_29 = {
3867         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3868 };
3869
3870 static const struct gprefix pfx_0f_e7 = {
3871         N, I(Sse, em_mov), N, N,
3872 };
3873
3874 static const struct escape escape_d9 = { {
3875         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3876 }, {
3877         /* 0xC0 - 0xC7 */
3878         N, N, N, N, N, N, N, N,
3879         /* 0xC8 - 0xCF */
3880         N, N, N, N, N, N, N, N,
3881         /* 0xD0 - 0xC7 */
3882         N, N, N, N, N, N, N, N,
3883         /* 0xD8 - 0xDF */
3884         N, N, N, N, N, N, N, N,
3885         /* 0xE0 - 0xE7 */
3886         N, N, N, N, N, N, N, N,
3887         /* 0xE8 - 0xEF */
3888         N, N, N, N, N, N, N, N,
3889         /* 0xF0 - 0xF7 */
3890         N, N, N, N, N, N, N, N,
3891         /* 0xF8 - 0xFF */
3892         N, N, N, N, N, N, N, N,
3893 } };
3894
3895 static const struct escape escape_db = { {
3896         N, N, N, N, N, N, N, N,
3897 }, {
3898         /* 0xC0 - 0xC7 */
3899         N, N, N, N, N, N, N, N,
3900         /* 0xC8 - 0xCF */
3901         N, N, N, N, N, N, N, N,
3902         /* 0xD0 - 0xC7 */
3903         N, N, N, N, N, N, N, N,
3904         /* 0xD8 - 0xDF */
3905         N, N, N, N, N, N, N, N,
3906         /* 0xE0 - 0xE7 */
3907         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3908         /* 0xE8 - 0xEF */
3909         N, N, N, N, N, N, N, N,
3910         /* 0xF0 - 0xF7 */
3911         N, N, N, N, N, N, N, N,
3912         /* 0xF8 - 0xFF */
3913         N, N, N, N, N, N, N, N,
3914 } };
3915
3916 static const struct escape escape_dd = { {
3917         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3918 }, {
3919         /* 0xC0 - 0xC7 */
3920         N, N, N, N, N, N, N, N,
3921         /* 0xC8 - 0xCF */
3922         N, N, N, N, N, N, N, N,
3923         /* 0xD0 - 0xC7 */
3924         N, N, N, N, N, N, N, N,
3925         /* 0xD8 - 0xDF */
3926         N, N, N, N, N, N, N, N,
3927         /* 0xE0 - 0xE7 */
3928         N, N, N, N, N, N, N, N,
3929         /* 0xE8 - 0xEF */
3930         N, N, N, N, N, N, N, N,
3931         /* 0xF0 - 0xF7 */
3932         N, N, N, N, N, N, N, N,
3933         /* 0xF8 - 0xFF */
3934         N, N, N, N, N, N, N, N,
3935 } };
3936
3937 static const struct opcode opcode_table[256] = {
3938         /* 0x00 - 0x07 */
3939         F6ALU(Lock, em_add),
3940         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3941         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3942         /* 0x08 - 0x0F */
3943         F6ALU(Lock | PageTable, em_or),
3944         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3945         N,
3946         /* 0x10 - 0x17 */
3947         F6ALU(Lock, em_adc),
3948         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3949         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3950         /* 0x18 - 0x1F */
3951         F6ALU(Lock, em_sbb),
3952         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3953         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3954         /* 0x20 - 0x27 */
3955         F6ALU(Lock | PageTable, em_and), N, N,
3956         /* 0x28 - 0x2F */
3957         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3958         /* 0x30 - 0x37 */
3959         F6ALU(Lock, em_xor), N, N,
3960         /* 0x38 - 0x3F */
3961         F6ALU(NoWrite, em_cmp), N, N,
3962         /* 0x40 - 0x4F */
3963         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3964         /* 0x50 - 0x57 */
3965         X8(I(SrcReg | Stack, em_push)),
3966         /* 0x58 - 0x5F */
3967         X8(I(DstReg | Stack, em_pop)),
3968         /* 0x60 - 0x67 */
3969         I(ImplicitOps | Stack | No64, em_pusha),
3970         I(ImplicitOps | Stack | No64, em_popa),
3971         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3972         N, N, N, N,
3973         /* 0x68 - 0x6F */
3974         I(SrcImm | Mov | Stack, em_push),
3975         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3976         I(SrcImmByte | Mov | Stack, em_push),
3977         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3978         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3979         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3980         /* 0x70 - 0x7F */
3981         X16(D(SrcImmByte | NearBranch)),
3982         /* 0x80 - 0x87 */
3983         G(ByteOp | DstMem | SrcImm, group1),
3984         G(DstMem | SrcImm, group1),
3985         G(ByteOp | DstMem | SrcImm | No64, group1),
3986         G(DstMem | SrcImmByte, group1),
3987         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3988         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3989         /* 0x88 - 0x8F */
3990         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3991         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3992         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3993         D(ModRM | SrcMem | NoAccess | DstReg),
3994         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3995         G(0, group1A),
3996         /* 0x90 - 0x97 */
3997         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3998         /* 0x98 - 0x9F */
3999         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4000         I(SrcImmFAddr | No64, em_call_far), N,
4001         II(ImplicitOps | Stack, em_pushf, pushf),
4002         II(ImplicitOps | Stack, em_popf, popf),
4003         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4004         /* 0xA0 - 0xA7 */
4005         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4006         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4007         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4008         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4009         /* 0xA8 - 0xAF */
4010         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4011         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4012         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4013         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4014         /* 0xB0 - 0xB7 */
4015         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4016         /* 0xB8 - 0xBF */
4017         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4018         /* 0xC0 - 0xC7 */
4019         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4020         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4021         I(ImplicitOps | NearBranch, em_ret),
4022         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4023         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4024         G(ByteOp, group11), G(0, group11),
4025         /* 0xC8 - 0xCF */
4026         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4027         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
4028         I(ImplicitOps | Stack, em_ret_far),
4029         D(ImplicitOps), DI(SrcImmByte, intn),
4030         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4031         /* 0xD0 - 0xD7 */
4032         G(Src2One | ByteOp, group2), G(Src2One, group2),
4033         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4034         I(DstAcc | SrcImmUByte | No64, em_aam),
4035         I(DstAcc | SrcImmUByte | No64, em_aad),
4036         F(DstAcc | ByteOp | No64, em_salc),
4037         I(DstAcc | SrcXLat | ByteOp, em_mov),
4038         /* 0xD8 - 0xDF */
4039         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4040         /* 0xE0 - 0xE7 */
4041         X3(I(SrcImmByte | NearBranch, em_loop)),
4042         I(SrcImmByte | NearBranch, em_jcxz),
4043         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4044         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4045         /* 0xE8 - 0xEF */
4046         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4047         I(SrcImmFAddr | No64, em_jmp_far),
4048         D(SrcImmByte | ImplicitOps | NearBranch),
4049         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4050         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4051         /* 0xF0 - 0xF7 */
4052         N, DI(ImplicitOps, icebp), N, N,
4053         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4054         G(ByteOp, group3), G(0, group3),
4055         /* 0xF8 - 0xFF */
4056         D(ImplicitOps), D(ImplicitOps),
4057         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4058         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4059 };
4060
4061 static const struct opcode twobyte_table[256] = {
4062         /* 0x00 - 0x0F */
4063         G(0, group6), GD(0, &group7), N, N,
4064         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4065         II(ImplicitOps | Priv, em_clts, clts), N,
4066         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4067         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4068         /* 0x10 - 0x1F */
4069         N, N, N, N, N, N, N, N,
4070         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4071         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4072         /* 0x20 - 0x2F */
4073         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4074         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4075         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4076                                                 check_cr_write),
4077         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4078                                                 check_dr_write),
4079         N, N, N, N,
4080         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4081         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4082         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4083         N, N, N, N,
4084         /* 0x30 - 0x3F */
4085         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4086         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4087         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4088         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4089         I(ImplicitOps | EmulateOnUD, em_sysenter),
4090         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4091         N, N,
4092         N, N, N, N, N, N, N, N,
4093         /* 0x40 - 0x4F */
4094         X16(D(DstReg | SrcMem | ModRM)),
4095         /* 0x50 - 0x5F */
4096         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4097         /* 0x60 - 0x6F */
4098         N, N, N, N,
4099         N, N, N, N,
4100         N, N, N, N,
4101         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4102         /* 0x70 - 0x7F */
4103         N, N, N, N,
4104         N, N, N, N,
4105         N, N, N, N,
4106         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4107         /* 0x80 - 0x8F */
4108         X16(D(SrcImm | NearBranch)),
4109         /* 0x90 - 0x9F */
4110         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4111         /* 0xA0 - 0xA7 */
4112         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4113         II(ImplicitOps, em_cpuid, cpuid),
4114         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4115         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4116         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4117         /* 0xA8 - 0xAF */
4118         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4119         DI(ImplicitOps, rsm),
4120         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4121         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4122         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4123         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4124         /* 0xB0 - 0xB7 */
4125         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
4126         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4127         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4128         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4129         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4130         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4131         /* 0xB8 - 0xBF */
4132         N, N,
4133         G(BitOp, group8),
4134         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4135         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
4136         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4137         /* 0xC0 - 0xC7 */
4138         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4139         N, D(DstMem | SrcReg | ModRM | Mov),
4140         N, N, N, GD(0, &group9),
4141         /* 0xC8 - 0xCF */
4142         X8(I(DstReg, em_bswap)),
4143         /* 0xD0 - 0xDF */
4144         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4145         /* 0xE0 - 0xEF */
4146         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4147         N, N, N, N, N, N, N, N,
4148         /* 0xF0 - 0xFF */
4149         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4150 };
4151
4152 static const struct gprefix three_byte_0f_38_f0 = {
4153         I(DstReg | SrcMem | Mov, em_movbe), N, N, N
4154 };
4155
4156 static const struct gprefix three_byte_0f_38_f1 = {
4157         I(DstMem | SrcReg | Mov, em_movbe), N, N, N
4158 };
4159
4160 /*
4161  * Insns below are selected by the prefix which indexed by the third opcode
4162  * byte.
4163  */
4164 static const struct opcode opcode_map_0f_38[256] = {
4165         /* 0x00 - 0x7f */
4166         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4167         /* 0x80 - 0xef */
4168         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4169         /* 0xf0 - 0xf1 */
4170         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f0),
4171         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f1),
4172         /* 0xf2 - 0xff */
4173         N, N, X4(N), X8(N)
4174 };
4175
4176 #undef D
4177 #undef N
4178 #undef G
4179 #undef GD
4180 #undef I
4181 #undef GP
4182 #undef EXT
4183
4184 #undef D2bv
4185 #undef D2bvIP
4186 #undef I2bv
4187 #undef I2bvIP
4188 #undef I6ALU
4189
4190 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4191 {
4192         unsigned size;
4193
4194         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4195         if (size == 8)
4196                 size = 4;
4197         return size;
4198 }
4199
4200 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4201                       unsigned size, bool sign_extension)
4202 {
4203         int rc = X86EMUL_CONTINUE;
4204
4205         op->type = OP_IMM;
4206         op->bytes = size;
4207         op->addr.mem.ea = ctxt->_eip;
4208         /* NB. Immediates are sign-extended as necessary. */
4209         switch (op->bytes) {
4210         case 1:
4211                 op->val = insn_fetch(s8, ctxt);
4212                 break;
4213         case 2:
4214                 op->val = insn_fetch(s16, ctxt);
4215                 break;
4216         case 4:
4217                 op->val = insn_fetch(s32, ctxt);
4218                 break;
4219         case 8:
4220                 op->val = insn_fetch(s64, ctxt);
4221                 break;
4222         }
4223         if (!sign_extension) {
4224                 switch (op->bytes) {
4225                 case 1:
4226                         op->val &= 0xff;
4227                         break;
4228                 case 2:
4229                         op->val &= 0xffff;
4230                         break;
4231                 case 4:
4232                         op->val &= 0xffffffff;
4233                         break;
4234                 }
4235         }
4236 done:
4237         return rc;
4238 }
4239
4240 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4241                           unsigned d)
4242 {
4243         int rc = X86EMUL_CONTINUE;
4244
4245         switch (d) {
4246         case OpReg:
4247                 decode_register_operand(ctxt, op);
4248                 break;
4249         case OpImmUByte:
4250                 rc = decode_imm(ctxt, op, 1, false);
4251                 break;
4252         case OpMem:
4253                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4254         mem_common:
4255                 *op = ctxt->memop;
4256                 ctxt->memopp = op;
4257                 if (ctxt->d & BitOp)
4258                         fetch_bit_operand(ctxt);
4259                 op->orig_val = op->val;
4260                 break;
4261         case OpMem64:
4262                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4263                 goto mem_common;
4264         case OpAcc:
4265                 op->type = OP_REG;
4266                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4267                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4268                 fetch_register_operand(op);
4269                 op->orig_val = op->val;
4270                 break;
4271         case OpAccLo:
4272                 op->type = OP_REG;
4273                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4274                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4275                 fetch_register_operand(op);
4276                 op->orig_val = op->val;
4277                 break;
4278         case OpAccHi:
4279                 if (ctxt->d & ByteOp) {
4280                         op->type = OP_NONE;
4281                         break;
4282                 }
4283                 op->type = OP_REG;
4284                 op->bytes = ctxt->op_bytes;
4285                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4286                 fetch_register_operand(op);
4287                 op->orig_val = op->val;
4288                 break;
4289         case OpDI:
4290                 op->type = OP_MEM;
4291                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4292                 op->addr.mem.ea =
4293                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4294                 op->addr.mem.seg = VCPU_SREG_ES;
4295                 op->val = 0;
4296                 op->count = 1;
4297                 break;
4298         case OpDX:
4299                 op->type = OP_REG;
4300                 op->bytes = 2;
4301                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4302                 fetch_register_operand(op);
4303                 break;
4304         case OpCL:
4305                 op->bytes = 1;
4306                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4307                 break;
4308         case OpImmByte:
4309                 rc = decode_imm(ctxt, op, 1, true);
4310                 break;
4311         case OpOne:
4312                 op->bytes = 1;
4313                 op->val = 1;
4314                 break;
4315         case OpImm:
4316                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4317                 break;
4318         case OpImm64:
4319                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4320                 break;
4321         case OpMem8:
4322                 ctxt->memop.bytes = 1;
4323                 if (ctxt->memop.type == OP_REG) {
4324                         ctxt->memop.addr.reg = decode_register(ctxt,
4325                                         ctxt->modrm_rm, true);
4326                         fetch_register_operand(&ctxt->memop);
4327                 }
4328                 goto mem_common;
4329         case OpMem16:
4330                 ctxt->memop.bytes = 2;
4331                 goto mem_common;
4332         case OpMem32:
4333                 ctxt->memop.bytes = 4;
4334                 goto mem_common;
4335         case OpImmU16:
4336                 rc = decode_imm(ctxt, op, 2, false);
4337                 break;
4338         case OpImmU:
4339                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4340                 break;
4341         case OpSI:
4342                 op->type = OP_MEM;
4343                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4344                 op->addr.mem.ea =
4345                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4346                 op->addr.mem.seg = ctxt->seg_override;
4347                 op->val = 0;
4348                 op->count = 1;
4349                 break;
4350         case OpXLat:
4351                 op->type = OP_MEM;
4352                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4353                 op->addr.mem.ea =
4354                         register_address(ctxt,
4355                                 reg_read(ctxt, VCPU_REGS_RBX) +
4356                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4357                 op->addr.mem.seg = ctxt->seg_override;
4358                 op->val = 0;
4359                 break;
4360         case OpImmFAddr:
4361                 op->type = OP_IMM;
4362                 op->addr.mem.ea = ctxt->_eip;
4363                 op->bytes = ctxt->op_bytes + 2;
4364                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4365                 break;
4366         case OpMemFAddr:
4367                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4368                 goto mem_common;
4369         case OpES:
4370                 op->val = VCPU_SREG_ES;
4371                 break;
4372         case OpCS:
4373                 op->val = VCPU_SREG_CS;
4374                 break;
4375         case OpSS:
4376                 op->val = VCPU_SREG_SS;
4377                 break;
4378         case OpDS:
4379                 op->val = VCPU_SREG_DS;
4380                 break;
4381         case OpFS:
4382                 op->val = VCPU_SREG_FS;
4383                 break;
4384         case OpGS:
4385                 op->val = VCPU_SREG_GS;
4386                 break;
4387         case OpImplicit:
4388                 /* Special instructions do their own operand decoding. */
4389         default:
4390                 op->type = OP_NONE; /* Disable writeback. */
4391                 break;
4392         }
4393
4394 done:
4395         return rc;
4396 }
4397
4398 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4399 {
4400         int rc = X86EMUL_CONTINUE;
4401         int mode = ctxt->mode;
4402         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4403         bool op_prefix = false;
4404         bool has_seg_override = false;
4405         struct opcode opcode;
4406
4407         ctxt->memop.type = OP_NONE;
4408         ctxt->memopp = NULL;
4409         ctxt->_eip = ctxt->eip;
4410         ctxt->fetch.ptr = ctxt->fetch.data;
4411         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4412         ctxt->opcode_len = 1;
4413         if (insn_len > 0)
4414                 memcpy(ctxt->fetch.data, insn, insn_len);
4415         else {
4416                 rc = __do_insn_fetch_bytes(ctxt, 1);
4417                 if (rc != X86EMUL_CONTINUE)
4418                         return rc;
4419         }
4420
4421         switch (mode) {
4422         case X86EMUL_MODE_REAL:
4423         case X86EMUL_MODE_VM86:
4424         case X86EMUL_MODE_PROT16:
4425                 def_op_bytes = def_ad_bytes = 2;
4426                 break;
4427         case X86EMUL_MODE_PROT32:
4428                 def_op_bytes = def_ad_bytes = 4;
4429                 break;
4430 #ifdef CONFIG_X86_64
4431         case X86EMUL_MODE_PROT64:
4432                 def_op_bytes = 4;
4433                 def_ad_bytes = 8;
4434                 break;
4435 #endif
4436         default:
4437                 return EMULATION_FAILED;
4438         }
4439
4440         ctxt->op_bytes = def_op_bytes;
4441         ctxt->ad_bytes = def_ad_bytes;
4442
4443         /* Legacy prefixes. */
4444         for (;;) {
4445                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4446                 case 0x66:      /* operand-size override */
4447                         op_prefix = true;
4448                         /* switch between 2/4 bytes */
4449                         ctxt->op_bytes = def_op_bytes ^ 6;
4450                         break;
4451                 case 0x67:      /* address-size override */
4452                         if (mode == X86EMUL_MODE_PROT64)
4453                                 /* switch between 4/8 bytes */
4454                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4455                         else
4456                                 /* switch between 2/4 bytes */
4457                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4458                         break;
4459                 case 0x26:      /* ES override */
4460                 case 0x2e:      /* CS override */
4461                 case 0x36:      /* SS override */
4462                 case 0x3e:      /* DS override */
4463                         has_seg_override = true;
4464                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4465                         break;
4466                 case 0x64:      /* FS override */
4467                 case 0x65:      /* GS override */
4468                         has_seg_override = true;
4469                         ctxt->seg_override = ctxt->b & 7;
4470                         break;
4471                 case 0x40 ... 0x4f: /* REX */
4472                         if (mode != X86EMUL_MODE_PROT64)
4473                                 goto done_prefixes;
4474                         ctxt->rex_prefix = ctxt->b;
4475                         continue;
4476                 case 0xf0:      /* LOCK */
4477                         ctxt->lock_prefix = 1;
4478                         break;
4479                 case 0xf2:      /* REPNE/REPNZ */
4480                 case 0xf3:      /* REP/REPE/REPZ */
4481                         ctxt->rep_prefix = ctxt->b;
4482                         break;
4483                 default:
4484                         goto done_prefixes;
4485                 }
4486
4487                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4488
4489                 ctxt->rex_prefix = 0;
4490         }
4491
4492 done_prefixes:
4493
4494         /* REX prefix. */
4495         if (ctxt->rex_prefix & 8)
4496                 ctxt->op_bytes = 8;     /* REX.W */
4497
4498         /* Opcode byte(s). */
4499         opcode = opcode_table[ctxt->b];
4500         /* Two-byte opcode? */
4501         if (ctxt->b == 0x0f) {
4502                 ctxt->opcode_len = 2;
4503                 ctxt->b = insn_fetch(u8, ctxt);
4504                 opcode = twobyte_table[ctxt->b];
4505
4506                 /* 0F_38 opcode map */
4507                 if (ctxt->b == 0x38) {
4508                         ctxt->opcode_len = 3;
4509                         ctxt->b = insn_fetch(u8, ctxt);
4510                         opcode = opcode_map_0f_38[ctxt->b];
4511                 }
4512         }
4513         ctxt->d = opcode.flags;
4514
4515         if (ctxt->d & ModRM)
4516                 ctxt->modrm = insn_fetch(u8, ctxt);
4517
4518         /* vex-prefix instructions are not implemented */
4519         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4520             (mode == X86EMUL_MODE_PROT64 ||
4521             (mode >= X86EMUL_MODE_PROT16 && (ctxt->modrm & 0x80)))) {
4522                 ctxt->d = NotImpl;
4523         }
4524
4525         while (ctxt->d & GroupMask) {
4526                 switch (ctxt->d & GroupMask) {
4527                 case Group:
4528                         goffset = (ctxt->modrm >> 3) & 7;
4529                         opcode = opcode.u.group[goffset];
4530                         break;
4531                 case GroupDual:
4532                         goffset = (ctxt->modrm >> 3) & 7;
4533                         if ((ctxt->modrm >> 6) == 3)
4534                                 opcode = opcode.u.gdual->mod3[goffset];
4535                         else
4536                                 opcode = opcode.u.gdual->mod012[goffset];
4537                         break;
4538                 case RMExt:
4539                         goffset = ctxt->modrm & 7;
4540                         opcode = opcode.u.group[goffset];
4541                         break;
4542                 case Prefix:
4543                         if (ctxt->rep_prefix && op_prefix)
4544                                 return EMULATION_FAILED;
4545                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4546                         switch (simd_prefix) {
4547                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4548                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4549                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4550                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4551                         }
4552                         break;
4553                 case Escape:
4554                         if (ctxt->modrm > 0xbf)
4555                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4556                         else
4557                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4558                         break;
4559                 default:
4560                         return EMULATION_FAILED;
4561                 }
4562
4563                 ctxt->d &= ~(u64)GroupMask;
4564                 ctxt->d |= opcode.flags;
4565         }
4566
4567         /* Unrecognised? */
4568         if (ctxt->d == 0)
4569                 return EMULATION_FAILED;
4570
4571         ctxt->execute = opcode.u.execute;
4572
4573         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
4574                 return EMULATION_FAILED;
4575
4576         if (unlikely(ctxt->d &
4577             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch))) {
4578                 /*
4579                  * These are copied unconditionally here, and checked unconditionally
4580                  * in x86_emulate_insn.
4581                  */
4582                 ctxt->check_perm = opcode.check_perm;
4583                 ctxt->intercept = opcode.intercept;
4584
4585                 if (ctxt->d & NotImpl)
4586                         return EMULATION_FAILED;
4587
4588                 if (mode == X86EMUL_MODE_PROT64) {
4589                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
4590                                 ctxt->op_bytes = 8;
4591                         else if (ctxt->d & NearBranch)
4592                                 ctxt->op_bytes = 8;
4593                 }
4594
4595                 if (ctxt->d & Op3264) {
4596                         if (mode == X86EMUL_MODE_PROT64)
4597                                 ctxt->op_bytes = 8;
4598                         else
4599                                 ctxt->op_bytes = 4;
4600                 }
4601
4602                 if (ctxt->d & Sse)
4603                         ctxt->op_bytes = 16;
4604                 else if (ctxt->d & Mmx)
4605                         ctxt->op_bytes = 8;
4606         }
4607
4608         /* ModRM and SIB bytes. */
4609         if (ctxt->d & ModRM) {
4610                 rc = decode_modrm(ctxt, &ctxt->memop);
4611                 if (!has_seg_override) {
4612                         has_seg_override = true;
4613                         ctxt->seg_override = ctxt->modrm_seg;
4614                 }
4615         } else if (ctxt->d & MemAbs)
4616                 rc = decode_abs(ctxt, &ctxt->memop);
4617         if (rc != X86EMUL_CONTINUE)
4618                 goto done;
4619
4620         if (!has_seg_override)
4621                 ctxt->seg_override = VCPU_SREG_DS;
4622
4623         ctxt->memop.addr.mem.seg = ctxt->seg_override;
4624
4625         /*
4626          * Decode and fetch the source operand: register, memory
4627          * or immediate.
4628          */
4629         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4630         if (rc != X86EMUL_CONTINUE)
4631                 goto done;
4632
4633         /*
4634          * Decode and fetch the second source operand: register, memory
4635          * or immediate.
4636          */
4637         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4638         if (rc != X86EMUL_CONTINUE)
4639                 goto done;
4640
4641         /* Decode and fetch the destination operand: register or memory. */
4642         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4643
4644         if (ctxt->rip_relative)
4645                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4646
4647 done:
4648         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4649 }
4650
4651 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4652 {
4653         return ctxt->d & PageTable;
4654 }
4655
4656 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4657 {
4658         /* The second termination condition only applies for REPE
4659          * and REPNE. Test if the repeat string operation prefix is
4660          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4661          * corresponding termination condition according to:
4662          *      - if REPE/REPZ and ZF = 0 then done
4663          *      - if REPNE/REPNZ and ZF = 1 then done
4664          */
4665         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4666              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4667             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4668                  ((ctxt->eflags & EFLG_ZF) == 0))
4669                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4670                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4671                 return true;
4672
4673         return false;
4674 }
4675
4676 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4677 {
4678         bool fault = false;
4679
4680         ctxt->ops->get_fpu(ctxt);
4681         asm volatile("1: fwait \n\t"
4682                      "2: \n\t"
4683                      ".pushsection .fixup,\"ax\" \n\t"
4684                      "3: \n\t"
4685                      "movb $1, %[fault] \n\t"
4686                      "jmp 2b \n\t"
4687                      ".popsection \n\t"
4688                      _ASM_EXTABLE(1b, 3b)
4689                      : [fault]"+qm"(fault));
4690         ctxt->ops->put_fpu(ctxt);
4691
4692         if (unlikely(fault))
4693                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4694
4695         return X86EMUL_CONTINUE;
4696 }
4697
4698 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4699                                        struct operand *op)
4700 {
4701         if (op->type == OP_MM)
4702                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4703 }
4704
4705 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4706 {
4707         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4708         if (!(ctxt->d & ByteOp))
4709                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4710         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4711             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4712               [fastop]"+S"(fop)
4713             : "c"(ctxt->src2.val));
4714         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4715         if (!fop) /* exception is returned in fop variable */
4716                 return emulate_de(ctxt);
4717         return X86EMUL_CONTINUE;
4718 }
4719
4720 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
4721 {
4722         memset(&ctxt->rip_relative, 0,
4723                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
4724
4725         ctxt->io_read.pos = 0;
4726         ctxt->io_read.end = 0;
4727         ctxt->mem_read.end = 0;
4728 }
4729
4730 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4731 {
4732         const struct x86_emulate_ops *ops = ctxt->ops;
4733         int rc = X86EMUL_CONTINUE;
4734         int saved_dst_type = ctxt->dst.type;
4735
4736         ctxt->mem_read.pos = 0;
4737
4738         /* LOCK prefix is allowed only with some instructions */
4739         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4740                 rc = emulate_ud(ctxt);
4741                 goto done;
4742         }
4743
4744         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4745                 rc = emulate_ud(ctxt);
4746                 goto done;
4747         }
4748
4749         if (unlikely(ctxt->d &
4750                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
4751                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4752                                 (ctxt->d & Undefined)) {
4753                         rc = emulate_ud(ctxt);
4754                         goto done;
4755                 }
4756
4757                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4758                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4759                         rc = emulate_ud(ctxt);
4760                         goto done;
4761                 }
4762
4763                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4764                         rc = emulate_nm(ctxt);
4765                         goto done;
4766                 }
4767
4768                 if (ctxt->d & Mmx) {
4769                         rc = flush_pending_x87_faults(ctxt);
4770                         if (rc != X86EMUL_CONTINUE)
4771                                 goto done;
4772                         /*
4773                          * Now that we know the fpu is exception safe, we can fetch
4774                          * operands from it.
4775                          */
4776                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
4777                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4778                         if (!(ctxt->d & Mov))
4779                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4780                 }
4781
4782                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4783                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4784                                                       X86_ICPT_PRE_EXCEPT);
4785                         if (rc != X86EMUL_CONTINUE)
4786                                 goto done;
4787                 }
4788
4789                 /* Privileged instruction can be executed only in CPL=0 */
4790                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4791                         if (ctxt->d & PrivUD)
4792                                 rc = emulate_ud(ctxt);
4793                         else
4794                                 rc = emulate_gp(ctxt, 0);
4795                         goto done;
4796                 }
4797
4798                 /* Instruction can only be executed in protected mode */
4799                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4800                         rc = emulate_ud(ctxt);
4801                         goto done;
4802                 }
4803
4804                 /* Do instruction specific permission checks */
4805                 if (ctxt->d & CheckPerm) {
4806                         rc = ctxt->check_perm(ctxt);
4807                         if (rc != X86EMUL_CONTINUE)
4808                                 goto done;
4809                 }
4810
4811                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4812                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4813                                                       X86_ICPT_POST_EXCEPT);
4814                         if (rc != X86EMUL_CONTINUE)
4815                                 goto done;
4816                 }
4817
4818                 if (ctxt->rep_prefix && (ctxt->d & String)) {
4819                         /* All REP prefixes have the same first termination condition */
4820                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4821                                 ctxt->eip = ctxt->_eip;
4822                                 ctxt->eflags &= ~EFLG_RF;
4823                                 goto done;
4824                         }
4825                 }
4826         }
4827
4828         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4829                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4830                                     ctxt->src.valptr, ctxt->src.bytes);
4831                 if (rc != X86EMUL_CONTINUE)
4832                         goto done;
4833                 ctxt->src.orig_val64 = ctxt->src.val64;
4834         }
4835
4836         if (ctxt->src2.type == OP_MEM) {
4837                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4838                                     &ctxt->src2.val, ctxt->src2.bytes);
4839                 if (rc != X86EMUL_CONTINUE)
4840                         goto done;
4841         }
4842
4843         if ((ctxt->d & DstMask) == ImplicitOps)
4844                 goto special_insn;
4845
4846
4847         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4848                 /* optimisation - avoid slow emulated read if Mov */
4849                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4850                                    &ctxt->dst.val, ctxt->dst.bytes);
4851                 if (rc != X86EMUL_CONTINUE)
4852                         goto done;
4853         }
4854         ctxt->dst.orig_val = ctxt->dst.val;
4855
4856 special_insn:
4857
4858         if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4859                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4860                                               X86_ICPT_POST_MEMACCESS);
4861                 if (rc != X86EMUL_CONTINUE)
4862                         goto done;
4863         }
4864
4865         if (ctxt->rep_prefix && (ctxt->d & String))
4866                 ctxt->eflags |= EFLG_RF;
4867         else
4868                 ctxt->eflags &= ~EFLG_RF;
4869
4870         if (ctxt->execute) {
4871                 if (ctxt->d & Fastop) {
4872                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4873                         rc = fastop(ctxt, fop);
4874                         if (rc != X86EMUL_CONTINUE)
4875                                 goto done;
4876                         goto writeback;
4877                 }
4878                 rc = ctxt->execute(ctxt);
4879                 if (rc != X86EMUL_CONTINUE)
4880                         goto done;
4881                 goto writeback;
4882         }
4883
4884         if (ctxt->opcode_len == 2)
4885                 goto twobyte_insn;
4886         else if (ctxt->opcode_len == 3)
4887                 goto threebyte_insn;
4888
4889         switch (ctxt->b) {
4890         case 0x63:              /* movsxd */
4891                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4892                         goto cannot_emulate;
4893                 ctxt->dst.val = (s32) ctxt->src.val;
4894                 break;
4895         case 0x70 ... 0x7f: /* jcc (short) */
4896                 if (test_cc(ctxt->b, ctxt->eflags))
4897                         rc = jmp_rel(ctxt, ctxt->src.val);
4898                 break;
4899         case 0x8d: /* lea r16/r32, m */
4900                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4901                 break;
4902         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4903                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4904                         ctxt->dst.type = OP_NONE;
4905                 else
4906                         rc = em_xchg(ctxt);
4907                 break;
4908         case 0x98: /* cbw/cwde/cdqe */
4909                 switch (ctxt->op_bytes) {
4910                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4911                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4912                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4913                 }
4914                 break;
4915         case 0xcc:              /* int3 */
4916                 rc = emulate_int(ctxt, 3);
4917                 break;
4918         case 0xcd:              /* int n */
4919                 rc = emulate_int(ctxt, ctxt->src.val);
4920                 break;
4921         case 0xce:              /* into */
4922                 if (ctxt->eflags & EFLG_OF)
4923                         rc = emulate_int(ctxt, 4);
4924                 break;
4925         case 0xe9: /* jmp rel */
4926         case 0xeb: /* jmp rel short */
4927                 rc = jmp_rel(ctxt, ctxt->src.val);
4928                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4929                 break;
4930         case 0xf4:              /* hlt */
4931                 ctxt->ops->halt(ctxt);
4932                 break;
4933         case 0xf5:      /* cmc */
4934                 /* complement carry flag from eflags reg */
4935                 ctxt->eflags ^= EFLG_CF;
4936                 break;
4937         case 0xf8: /* clc */
4938                 ctxt->eflags &= ~EFLG_CF;
4939                 break;
4940         case 0xf9: /* stc */
4941                 ctxt->eflags |= EFLG_CF;
4942                 break;
4943         case 0xfc: /* cld */
4944                 ctxt->eflags &= ~EFLG_DF;
4945                 break;
4946         case 0xfd: /* std */
4947                 ctxt->eflags |= EFLG_DF;
4948                 break;
4949         default:
4950                 goto cannot_emulate;
4951         }
4952
4953         if (rc != X86EMUL_CONTINUE)
4954                 goto done;
4955
4956 writeback:
4957         if (ctxt->d & SrcWrite) {
4958                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4959                 rc = writeback(ctxt, &ctxt->src);
4960                 if (rc != X86EMUL_CONTINUE)
4961                         goto done;
4962         }
4963         if (!(ctxt->d & NoWrite)) {
4964                 rc = writeback(ctxt, &ctxt->dst);
4965                 if (rc != X86EMUL_CONTINUE)
4966                         goto done;
4967         }
4968
4969         /*
4970          * restore dst type in case the decoding will be reused
4971          * (happens for string instruction )
4972          */
4973         ctxt->dst.type = saved_dst_type;
4974
4975         if ((ctxt->d & SrcMask) == SrcSI)
4976                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4977
4978         if ((ctxt->d & DstMask) == DstDI)
4979                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4980
4981         if (ctxt->rep_prefix && (ctxt->d & String)) {
4982                 unsigned int count;
4983                 struct read_cache *r = &ctxt->io_read;
4984                 if ((ctxt->d & SrcMask) == SrcSI)
4985                         count = ctxt->src.count;
4986                 else
4987                         count = ctxt->dst.count;
4988                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4989                                 -count);
4990
4991                 if (!string_insn_completed(ctxt)) {
4992                         /*
4993                          * Re-enter guest when pio read ahead buffer is empty
4994                          * or, if it is not used, after each 1024 iteration.
4995                          */
4996                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4997                             (r->end == 0 || r->end != r->pos)) {
4998                                 /*
4999                                  * Reset read cache. Usually happens before
5000                                  * decode, but since instruction is restarted
5001                                  * we have to do it here.
5002                                  */
5003                                 ctxt->mem_read.end = 0;
5004                                 writeback_registers(ctxt);
5005                                 return EMULATION_RESTART;
5006                         }
5007                         goto done; /* skip rip writeback */
5008                 }
5009                 ctxt->eflags &= ~EFLG_RF;
5010         }
5011
5012         ctxt->eip = ctxt->_eip;
5013
5014 done:
5015         if (rc == X86EMUL_PROPAGATE_FAULT) {
5016                 WARN_ON(ctxt->exception.vector > 0x1f);
5017                 ctxt->have_exception = true;
5018         }
5019         if (rc == X86EMUL_INTERCEPTED)
5020                 return EMULATION_INTERCEPTED;
5021
5022         if (rc == X86EMUL_CONTINUE)
5023                 writeback_registers(ctxt);
5024
5025         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5026
5027 twobyte_insn:
5028         switch (ctxt->b) {
5029         case 0x09:              /* wbinvd */
5030                 (ctxt->ops->wbinvd)(ctxt);
5031                 break;
5032         case 0x08:              /* invd */
5033         case 0x0d:              /* GrpP (prefetch) */
5034         case 0x18:              /* Grp16 (prefetch/nop) */
5035         case 0x1f:              /* nop */
5036                 break;
5037         case 0x20: /* mov cr, reg */
5038                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5039                 break;
5040         case 0x21: /* mov from dr to reg */
5041                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5042                 break;
5043         case 0x40 ... 0x4f:     /* cmov */
5044                 if (test_cc(ctxt->b, ctxt->eflags))
5045                         ctxt->dst.val = ctxt->src.val;
5046                 else if (ctxt->mode != X86EMUL_MODE_PROT64 ||
5047                          ctxt->op_bytes != 4)
5048                         ctxt->dst.type = OP_NONE; /* no writeback */
5049                 break;
5050         case 0x80 ... 0x8f: /* jnz rel, etc*/
5051                 if (test_cc(ctxt->b, ctxt->eflags))
5052                         rc = jmp_rel(ctxt, ctxt->src.val);
5053                 break;
5054         case 0x90 ... 0x9f:     /* setcc r/m8 */
5055                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5056                 break;
5057         case 0xb6 ... 0xb7:     /* movzx */
5058                 ctxt->dst.bytes = ctxt->op_bytes;
5059                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5060                                                        : (u16) ctxt->src.val;
5061                 break;
5062         case 0xbe ... 0xbf:     /* movsx */
5063                 ctxt->dst.bytes = ctxt->op_bytes;
5064                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5065                                                         (s16) ctxt->src.val;
5066                 break;
5067         case 0xc3:              /* movnti */
5068                 ctxt->dst.bytes = ctxt->op_bytes;
5069                 ctxt->dst.val = (ctxt->op_bytes == 8) ? (u64) ctxt->src.val :
5070                                                         (u32) ctxt->src.val;
5071                 break;
5072         default:
5073                 goto cannot_emulate;
5074         }
5075
5076 threebyte_insn:
5077
5078         if (rc != X86EMUL_CONTINUE)
5079                 goto done;
5080
5081         goto writeback;
5082
5083 cannot_emulate:
5084         return EMULATION_FAILED;
5085 }
5086
5087 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5088 {
5089         invalidate_registers(ctxt);
5090 }
5091
5092 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5093 {
5094         writeback_registers(ctxt);
5095 }