arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstMem16    (OpMem16 << DstShift)
  90 #define DstImmUByte (OpImmUByte << DstShift)
  91 #define DstDX       (OpDX << DstShift)
  92 #define DstAccLo    (OpAccLo << DstShift)
  93 #define DstMask     (OpMask << DstShift)
  94 /* Source operand type. */
  95 #define SrcShift    6
  96 #define SrcNone     (OpNone << SrcShift)
  97 #define SrcReg      (OpReg << SrcShift)
  98 #define SrcMem      (OpMem << SrcShift)
  99 #define SrcMem16    (OpMem16 << SrcShift)
 100 #define SrcMem32    (OpMem32 << SrcShift)
 101 #define SrcImm      (OpImm << SrcShift)
 102 #define SrcImmByte  (OpImmByte << SrcShift)
 103 #define SrcOne      (OpOne << SrcShift)
 104 #define SrcImmUByte (OpImmUByte << SrcShift)
 105 #define SrcImmU     (OpImmU << SrcShift)
 106 #define SrcSI       (OpSI << SrcShift)
 107 #define SrcXLat     (OpXLat << SrcShift)
 108 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 109 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 110 #define SrcAcc      (OpAcc << SrcShift)
 111 #define SrcImmU16   (OpImmU16 << SrcShift)
 112 #define SrcImm64    (OpImm64 << SrcShift)
 113 #define SrcDX       (OpDX << SrcShift)
 114 #define SrcMem8     (OpMem8 << SrcShift)
 115 #define SrcAccHi    (OpAccHi << SrcShift)
 116 #define SrcMask     (OpMask << SrcShift)
 117 #define BitOp       (1<<11)
 118 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 119 #define String      (1<<13)     /* String instruction (rep capable) */
 120 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 121 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 122 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 123 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 124 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 125 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 126 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 127 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 128 #define Sse         (1<<18)     /* SSE Vector instruction */
 129 /* Generic ModRM decode. */
 130 #define ModRM       (1<<19)
 131 /* Destination is only written; never read. */
 132 #define Mov         (1<<20)
 133 /* Misc flags */
 134 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 135 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 136 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 137 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 138 #define Undefined   (1<<25) /* No Such Instruction */
 139 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 140 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 141 #define No64        (1<<28)
 142 #define PageTable   (1 << 29)   /* instruction used to write page table */
 143 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 144 /* Source 2 operand type */
 145 #define Src2Shift   (31)
 146 #define Src2None    (OpNone << Src2Shift)
 147 #define Src2Mem     (OpMem << Src2Shift)
 148 #define Src2CL      (OpCL << Src2Shift)
 149 #define Src2ImmByte (OpImmByte << Src2Shift)
 150 #define Src2One     (OpOne << Src2Shift)
 151 #define Src2Imm     (OpImm << Src2Shift)
 152 #define Src2ES      (OpES << Src2Shift)
 153 #define Src2CS      (OpCS << Src2Shift)
 154 #define Src2SS      (OpSS << Src2Shift)
 155 #define Src2DS      (OpDS << Src2Shift)
 156 #define Src2FS      (OpFS << Src2Shift)
 157 #define Src2GS      (OpGS << Src2Shift)
 158 #define Src2Mask    (OpMask << Src2Shift)
 159 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 160 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 161 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 162 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 163 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 164 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 165 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 166 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 167 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 168 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 169 #define NoBigReal   ((u64)1 << 50)  /* No big real mode */
 170 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 171 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 172 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 173
 174 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 175
 176 #define X2(x...) x, x
 177 #define X3(x...) X2(x), x
 178 #define X4(x...) X2(x), X2(x)
 179 #define X5(x...) X4(x), x
 180 #define X6(x...) X4(x), X2(x)
 181 #define X7(x...) X4(x), X3(x)
 182 #define X8(x...) X4(x), X4(x)
 183 #define X16(x...) X8(x), X8(x)
 184
 185 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 186 #define FASTOP_SIZE 8
 187
 188 /*
 189  * fastop functions have a special calling convention:
 190  *
 191  * dst:    rax        (in/out)
 192  * src:    rdx        (in/out)
 193  * src2:   rcx        (in)
 194  * flags:  rflags     (in/out)
 195  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 196  *
 197  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 198  * different operand sizes can be reached by calculation, rather than a jump
 199  * table (which would be bigger than the code).
 200  *
 201  * fastop functions are declared as taking a never-defined fastop parameter,
 202  * so they can't be called from C directly.
 203  */
 204
 205 struct fastop;
 206
 207 struct opcode {
 208         u64 flags : 56;
 209         u64 intercept : 8;
 210         union {
 211                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 212                 const struct opcode *group;
 213                 const struct group_dual *gdual;
 214                 const struct gprefix *gprefix;
 215                 const struct escape *esc;
 216                 const struct instr_dual *idual;
 217                 void (*fastop)(struct fastop *fake);
 218         } u;
 219         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 220 };
 221
 222 struct group_dual {
 223         struct opcode mod012[8];
 224         struct opcode mod3[8];
 225 };
 226
 227 struct gprefix {
 228         struct opcode pfx_no;
 229         struct opcode pfx_66;
 230         struct opcode pfx_f2;
 231         struct opcode pfx_f3;
 232 };
 233
 234 struct escape {
 235         struct opcode op[8];
 236         struct opcode high[64];
 237 };
 238
 239 struct instr_dual {
 240         struct opcode mod012;
 241         struct opcode mod3;
 242 };
 243
 244 /* EFLAGS bit definitions. */
 245 #define EFLG_ID (1<<21)
 246 #define EFLG_VIP (1<<20)
 247 #define EFLG_VIF (1<<19)
 248 #define EFLG_AC (1<<18)
 249 #define EFLG_VM (1<<17)
 250 #define EFLG_RF (1<<16)
 251 #define EFLG_IOPL (3<<12)
 252 #define EFLG_NT (1<<14)
 253 #define EFLG_OF (1<<11)
 254 #define EFLG_DF (1<<10)
 255 #define EFLG_IF (1<<9)
 256 #define EFLG_TF (1<<8)
 257 #define EFLG_SF (1<<7)
 258 #define EFLG_ZF (1<<6)
 259 #define EFLG_AF (1<<4)
 260 #define EFLG_PF (1<<2)
 261 #define EFLG_CF (1<<0)
 262
 263 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 264 #define EFLG_RESERVED_ONE_MASK 2
 265
 266 enum x86_transfer_type {
 267         X86_TRANSFER_NONE,
 268         X86_TRANSFER_CALL_JMP,
 269         X86_TRANSFER_RET,
 270         X86_TRANSFER_TASK_SWITCH,
 271 };
 272
 273 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 274 {
 275         if (!(ctxt->regs_valid & (1 << nr))) {
 276                 ctxt->regs_valid |= 1 << nr;
 277                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 278         }
 279         return ctxt->_regs[nr];
 280 }
 281
 282 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 283 {
 284         ctxt->regs_valid |= 1 << nr;
 285         ctxt->regs_dirty |= 1 << nr;
 286         return &ctxt->_regs[nr];
 287 }
 288
 289 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 290 {
 291         reg_read(ctxt, nr);
 292         return reg_write(ctxt, nr);
 293 }
 294
 295 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 296 {
 297         unsigned reg;
 298
 299         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 300                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 301 }
 302
 303 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 304 {
 305         ctxt->regs_dirty = 0;
 306         ctxt->regs_valid = 0;
 307 }
 308
 309 /*
 310  * These EFLAGS bits are restored from saved value during emulation, and
 311  * any changes are written back to the saved value after emulation.
 312  */
 313 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 314
 315 #ifdef CONFIG_X86_64
 316 #define ON64(x) x
 317 #else
 318 #define ON64(x)
 319 #endif
 320
 321 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 322
 323 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 324 #define FOP_RET   "ret \n\t"
 325
 326 #define FOP_START(op) \
 327         extern void em_##op(struct fastop *fake); \
 328         asm(".pushsection .text, \"ax\" \n\t" \
 329             ".global em_" #op " \n\t" \
 330             FOP_ALIGN \
 331             "em_" #op ": \n\t"
 332
 333 #define FOP_END \
 334             ".popsection")
 335
 336 #define FOPNOP() FOP_ALIGN FOP_RET
 337
 338 #define FOP1E(op,  dst) \
 339         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 340
 341 #define FOP1EEX(op,  dst) \
 342         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 343
 344 #define FASTOP1(op) \
 345         FOP_START(op) \
 346         FOP1E(op##b, al) \
 347         FOP1E(op##w, ax) \
 348         FOP1E(op##l, eax) \
 349         ON64(FOP1E(op##q, rax)) \
 350         FOP_END
 351
 352 /* 1-operand, using src2 (for MUL/DIV r/m) */
 353 #define FASTOP1SRC2(op, name) \
 354         FOP_START(name) \
 355         FOP1E(op, cl) \
 356         FOP1E(op, cx) \
 357         FOP1E(op, ecx) \
 358         ON64(FOP1E(op, rcx)) \
 359         FOP_END
 360
 361 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 362 #define FASTOP1SRC2EX(op, name) \
 363         FOP_START(name) \
 364         FOP1EEX(op, cl) \
 365         FOP1EEX(op, cx) \
 366         FOP1EEX(op, ecx) \
 367         ON64(FOP1EEX(op, rcx)) \
 368         FOP_END
 369
 370 #define FOP2E(op,  dst, src)       \
 371         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 372
 373 #define FASTOP2(op) \
 374         FOP_START(op) \
 375         FOP2E(op##b, al, dl) \
 376         FOP2E(op##w, ax, dx) \
 377         FOP2E(op##l, eax, edx) \
 378         ON64(FOP2E(op##q, rax, rdx)) \
 379         FOP_END
 380
 381 /* 2 operand, word only */
 382 #define FASTOP2W(op) \
 383         FOP_START(op) \
 384         FOPNOP() \
 385         FOP2E(op##w, ax, dx) \
 386         FOP2E(op##l, eax, edx) \
 387         ON64(FOP2E(op##q, rax, rdx)) \
 388         FOP_END
 389
 390 /* 2 operand, src is CL */
 391 #define FASTOP2CL(op) \
 392         FOP_START(op) \
 393         FOP2E(op##b, al, cl) \
 394         FOP2E(op##w, ax, cl) \
 395         FOP2E(op##l, eax, cl) \
 396         ON64(FOP2E(op##q, rax, cl)) \
 397         FOP_END
 398
 399 /* 2 operand, src and dest are reversed */
 400 #define FASTOP2R(op, name) \
 401         FOP_START(name) \
 402         FOP2E(op##b, dl, al) \
 403         FOP2E(op##w, dx, ax) \
 404         FOP2E(op##l, edx, eax) \
 405         ON64(FOP2E(op##q, rdx, rax)) \
 406         FOP_END
 407
 408 #define FOP3E(op,  dst, src, src2) \
 409         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 410
 411 /* 3-operand, word-only, src2=cl */
 412 #define FASTOP3WCL(op) \
 413         FOP_START(op) \
 414         FOPNOP() \
 415         FOP3E(op##w, ax, dx, cl) \
 416         FOP3E(op##l, eax, edx, cl) \
 417         ON64(FOP3E(op##q, rax, rdx, cl)) \
 418         FOP_END
 419
 420 /* Special case for SETcc - 1 instruction per cc */
 421 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 422
 423 asm(".global kvm_fastop_exception \n"
 424     "kvm_fastop_exception: xor %esi, %esi; ret");
 425
 426 FOP_START(setcc)
 427 FOP_SETCC(seto)
 428 FOP_SETCC(setno)
 429 FOP_SETCC(setc)
 430 FOP_SETCC(setnc)
 431 FOP_SETCC(setz)
 432 FOP_SETCC(setnz)
 433 FOP_SETCC(setbe)
 434 FOP_SETCC(setnbe)
 435 FOP_SETCC(sets)
 436 FOP_SETCC(setns)
 437 FOP_SETCC(setp)
 438 FOP_SETCC(setnp)
 439 FOP_SETCC(setl)
 440 FOP_SETCC(setnl)
 441 FOP_SETCC(setle)
 442 FOP_SETCC(setnle)
 443 FOP_END;
 444
 445 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 446 FOP_END;
 447
 448 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 449                                     enum x86_intercept intercept,
 450                                     enum x86_intercept_stage stage)
 451 {
 452         struct x86_instruction_info info = {
 453                 .intercept  = intercept,
 454                 .rep_prefix = ctxt->rep_prefix,
 455                 .modrm_mod  = ctxt->modrm_mod,
 456                 .modrm_reg  = ctxt->modrm_reg,
 457                 .modrm_rm   = ctxt->modrm_rm,
 458                 .src_val    = ctxt->src.val64,
 459                 .dst_val    = ctxt->dst.val64,
 460                 .src_bytes  = ctxt->src.bytes,
 461                 .dst_bytes  = ctxt->dst.bytes,
 462                 .ad_bytes   = ctxt->ad_bytes,
 463                 .next_rip   = ctxt->eip,
 464         };
 465
 466         return ctxt->ops->intercept(ctxt, &info, stage);
 467 }
 468
 469 static void assign_masked(ulong *dest, ulong src, ulong mask)
 470 {
 471         *dest = (*dest & ~mask) | (src & mask);
 472 }
 473
 474 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 475 {
 476         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 477 }
 478
 479 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 480 {
 481         u16 sel;
 482         struct desc_struct ss;
 483
 484         if (ctxt->mode == X86EMUL_MODE_PROT64)
 485                 return ~0UL;
 486         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 487         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 488 }
 489
 490 static int stack_size(struct x86_emulate_ctxt *ctxt)
 491 {
 492         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 493 }
 494
 495 /* Access/update address held in a register, based on addressing mode. */
 496 static inline unsigned long
 497 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 498 {
 499         if (ctxt->ad_bytes == sizeof(unsigned long))
 500                 return reg;
 501         else
 502                 return reg & ad_mask(ctxt);
 503 }
 504
 505 static inline unsigned long
 506 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 507 {
 508         return address_mask(ctxt, reg_read(ctxt, reg));
 509 }
 510
 511 static void masked_increment(ulong *reg, ulong mask, int inc)
 512 {
 513         assign_masked(reg, *reg + inc, mask);
 514 }
 515
 516 static inline void
 517 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 518 {
 519         ulong mask;
 520
 521         if (ctxt->ad_bytes == sizeof(unsigned long))
 522                 mask = ~0UL;
 523         else
 524                 mask = ad_mask(ctxt);
 525         masked_increment(reg_rmw(ctxt, reg), mask, inc);
 526 }
 527
 528 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 529 {
 530         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 531 }
 532
 533 static u32 desc_limit_scaled(struct desc_struct *desc)
 534 {
 535         u32 limit = get_desc_limit(desc);
 536
 537         return desc->g ? (limit << 12) | 0xfff : limit;
 538 }
 539
 540 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 541 {
 542         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 543                 return 0;
 544
 545         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 546 }
 547
 548 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 549                              u32 error, bool valid)
 550 {
 551         WARN_ON(vec > 0x1f);
 552         ctxt->exception.vector = vec;
 553         ctxt->exception.error_code = error;
 554         ctxt->exception.error_code_valid = valid;
 555         return X86EMUL_PROPAGATE_FAULT;
 556 }
 557
 558 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 559 {
 560         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 561 }
 562
 563 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 564 {
 565         return emulate_exception(ctxt, GP_VECTOR, err, true);
 566 }
 567
 568 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 569 {
 570         return emulate_exception(ctxt, SS_VECTOR, err, true);
 571 }
 572
 573 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 574 {
 575         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 576 }
 577
 578 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 579 {
 580         return emulate_exception(ctxt, TS_VECTOR, err, true);
 581 }
 582
 583 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 584 {
 585         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 586 }
 587
 588 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 589 {
 590         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 591 }
 592
 593 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 594 {
 595         u16 selector;
 596         struct desc_struct desc;
 597
 598         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 599         return selector;
 600 }
 601
 602 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 603                                  unsigned seg)
 604 {
 605         u16 dummy;
 606         u32 base3;
 607         struct desc_struct desc;
 608
 609         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 610         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 611 }
 612
 613 /*
 614  * x86 defines three classes of vector instructions: explicitly
 615  * aligned, explicitly unaligned, and the rest, which change behaviour
 616  * depending on whether they're AVX encoded or not.
 617  *
 618  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 619  * subject to the same check.
 620  */
 621 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 622 {
 623         if (likely(size < 16))
 624                 return false;
 625
 626         if (ctxt->d & Aligned)
 627                 return true;
 628         else if (ctxt->d & Unaligned)
 629                 return false;
 630         else if (ctxt->d & Avx)
 631                 return false;
 632         else
 633                 return true;
 634 }
 635
 636 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 637                                        struct segmented_address addr,
 638                                        unsigned *max_size, unsigned size,
 639                                        bool write, bool fetch,
 640                                        enum x86emul_mode mode, ulong *linear)
 641 {
 642         struct desc_struct desc;
 643         bool usable;
 644         ulong la;
 645         u32 lim;
 646         u16 sel;
 647
 648         la = seg_base(ctxt, addr.seg) + addr.ea;
 649         *max_size = 0;
 650         switch (mode) {
 651         case X86EMUL_MODE_PROT64:
 652                 if (is_noncanonical_address(la))
 653                         goto bad;
 654
 655                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 656                 if (size > *max_size)
 657                         goto bad;
 658                 break;
 659         default:
 660                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 661                                                 addr.seg);
 662                 if (!usable)
 663                         goto bad;
 664                 /* code segment in protected mode or read-only data segment */
 665                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 666                                         || !(desc.type & 2)) && write)
 667                         goto bad;
 668                 /* unreadable code segment */
 669                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 670                         goto bad;
 671                 lim = desc_limit_scaled(&desc);
 672                 if (!(desc.type & 8) && (desc.type & 4)) {
 673                         /* expand-down segment */
 674                         if (addr.ea <= lim)
 675                                 goto bad;
 676                         lim = desc.d ? 0xffffffff : 0xffff;
 677                 }
 678                 if (addr.ea > lim)
 679                         goto bad;
 680                 *max_size = min_t(u64, ~0u, (u64)lim + 1 - addr.ea);
 681                 if (size > *max_size)
 682                         goto bad;
 683                 la &= (u32)-1;
 684                 break;
 685         }
 686         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 687                 return emulate_gp(ctxt, 0);
 688         *linear = la;
 689         return X86EMUL_CONTINUE;
 690 bad:
 691         if (addr.seg == VCPU_SREG_SS)
 692                 return emulate_ss(ctxt, 0);
 693         else
 694                 return emulate_gp(ctxt, 0);
 695 }
 696
 697 static int linearize(struct x86_emulate_ctxt *ctxt,
 698                      struct segmented_address addr,
 699                      unsigned size, bool write,
 700                      ulong *linear)
 701 {
 702         unsigned max_size;
 703         return __linearize(ctxt, addr, &max_size, size, write, false,
 704                            ctxt->mode, linear);
 705 }
 706
 707 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 708                              enum x86emul_mode mode)
 709 {
 710         ulong linear;
 711         int rc;
 712         unsigned max_size;
 713         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 714                                            .ea = dst };
 715
 716         if (ctxt->op_bytes != sizeof(unsigned long))
 717                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 718         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 719         if (rc == X86EMUL_CONTINUE)
 720                 ctxt->_eip = addr.ea;
 721         return rc;
 722 }
 723
 724 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 725 {
 726         return assign_eip(ctxt, dst, ctxt->mode);
 727 }
 728
 729 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 730                           const struct desc_struct *cs_desc)
 731 {
 732         enum x86emul_mode mode = ctxt->mode;
 733
 734 #ifdef CONFIG_X86_64
 735         if (ctxt->mode >= X86EMUL_MODE_PROT32 && cs_desc->l) {
 736                 u64 efer = 0;
 737
 738                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 739                 if (efer & EFER_LMA)
 740                         mode = X86EMUL_MODE_PROT64;
 741         }
 742 #endif
 743         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 744                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 745         return assign_eip(ctxt, dst, mode);
 746 }
 747
 748 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 749 {
 750         return assign_eip_near(ctxt, ctxt->_eip + rel);
 751 }
 752
 753 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 754                               struct segmented_address addr,
 755                               void *data,
 756                               unsigned size)
 757 {
 758         int rc;
 759         ulong linear;
 760
 761         rc = linearize(ctxt, addr, size, false, &linear);
 762         if (rc != X86EMUL_CONTINUE)
 763                 return rc;
 764         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 765 }
 766
 767 /*
 768  * Prefetch the remaining bytes of the instruction without crossing page
 769  * boundary if they are not in fetch_cache yet.
 770  */
 771 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 772 {
 773         int rc;
 774         unsigned size, max_size;
 775         unsigned long linear;
 776         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 777         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 778                                            .ea = ctxt->eip + cur_size };
 779
 780         /*
 781          * We do not know exactly how many bytes will be needed, and
 782          * __linearize is expensive, so fetch as much as possible.  We
 783          * just have to avoid going beyond the 15 byte limit, the end
 784          * of the segment, or the end of the page.
 785          *
 786          * __linearize is called with size 0 so that it does not do any
 787          * boundary check itself.  Instead, we use max_size to check
 788          * against op_size.
 789          */
 790         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 791                          &linear);
 792         if (unlikely(rc != X86EMUL_CONTINUE))
 793                 return rc;
 794
 795         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 796         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 797
 798         /*
 799          * One instruction can only straddle two pages,
 800          * and one has been loaded at the beginning of
 801          * x86_decode_insn.  So, if not enough bytes
 802          * still, we must have hit the 15-byte boundary.
 803          */
 804         if (unlikely(size < op_size))
 805                 return emulate_gp(ctxt, 0);
 806
 807         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 808                               size, &ctxt->exception);
 809         if (unlikely(rc != X86EMUL_CONTINUE))
 810                 return rc;
 811         ctxt->fetch.end += size;
 812         return X86EMUL_CONTINUE;
 813 }
 814
 815 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 816                                                unsigned size)
 817 {
 818         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 819
 820         if (unlikely(done_size < size))
 821                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 822         else
 823                 return X86EMUL_CONTINUE;
 824 }
 825
 826 /* Fetch next part of the instruction being emulated. */
 827 #define insn_fetch(_type, _ctxt)                                        \
 828 ({      _type _x;                                                       \
 829                                                                         \
 830         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 831         if (rc != X86EMUL_CONTINUE)                                     \
 832                 goto done;                                              \
 833         ctxt->_eip += sizeof(_type);                                    \
 834         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 835         ctxt->fetch.ptr += sizeof(_type);                               \
 836         _x;                                                             \
 837 })
 838
 839 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 840 ({                                                                      \
 841         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 842         if (rc != X86EMUL_CONTINUE)                                     \
 843                 goto done;                                              \
 844         ctxt->_eip += (_size);                                          \
 845         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 846         ctxt->fetch.ptr += (_size);                                     \
 847 })
 848
 849 /*
 850  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 851  * pointer into the block that addresses the relevant register.
 852  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 853  */
 854 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 855                              int byteop)
 856 {
 857         void *p;
 858         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 859
 860         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 861                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 862         else
 863                 p = reg_rmw(ctxt, modrm_reg);
 864         return p;
 865 }
 866
 867 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 868                            struct segmented_address addr,
 869                            u16 *size, unsigned long *address, int op_bytes)
 870 {
 871         int rc;
 872
 873         if (op_bytes == 2)
 874                 op_bytes = 3;
 875         *address = 0;
 876         rc = segmented_read_std(ctxt, addr, size, 2);
 877         if (rc != X86EMUL_CONTINUE)
 878                 return rc;
 879         addr.ea += 2;
 880         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 881         return rc;
 882 }
 883
 884 FASTOP2(add);
 885 FASTOP2(or);
 886 FASTOP2(adc);
 887 FASTOP2(sbb);
 888 FASTOP2(and);
 889 FASTOP2(sub);
 890 FASTOP2(xor);
 891 FASTOP2(cmp);
 892 FASTOP2(test);
 893
 894 FASTOP1SRC2(mul, mul_ex);
 895 FASTOP1SRC2(imul, imul_ex);
 896 FASTOP1SRC2EX(div, div_ex);
 897 FASTOP1SRC2EX(idiv, idiv_ex);
 898
 899 FASTOP3WCL(shld);
 900 FASTOP3WCL(shrd);
 901
 902 FASTOP2W(imul);
 903
 904 FASTOP1(not);
 905 FASTOP1(neg);
 906 FASTOP1(inc);
 907 FASTOP1(dec);
 908
 909 FASTOP2CL(rol);
 910 FASTOP2CL(ror);
 911 FASTOP2CL(rcl);
 912 FASTOP2CL(rcr);
 913 FASTOP2CL(shl);
 914 FASTOP2CL(shr);
 915 FASTOP2CL(sar);
 916
 917 FASTOP2W(bsf);
 918 FASTOP2W(bsr);
 919 FASTOP2W(bt);
 920 FASTOP2W(bts);
 921 FASTOP2W(btr);
 922 FASTOP2W(btc);
 923
 924 FASTOP2(xadd);
 925
 926 FASTOP2R(cmp, cmp_r);
 927
 928 static u8 test_cc(unsigned int condition, unsigned long flags)
 929 {
 930         u8 rc;
 931         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 932
 933         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 934         asm("push %[flags]; popf; call *%[fastop]"
 935             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 936         return rc;
 937 }
 938
 939 static void fetch_register_operand(struct operand *op)
 940 {
 941         switch (op->bytes) {
 942         case 1:
 943                 op->val = *(u8 *)op->addr.reg;
 944                 break;
 945         case 2:
 946                 op->val = *(u16 *)op->addr.reg;
 947                 break;
 948         case 4:
 949                 op->val = *(u32 *)op->addr.reg;
 950                 break;
 951         case 8:
 952                 op->val = *(u64 *)op->addr.reg;
 953                 break;
 954         }
 955 }
 956
 957 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 958 {
 959         ctxt->ops->get_fpu(ctxt);
 960         switch (reg) {
 961         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 962         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 963         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 964         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 965         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 966         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 967         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 968         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 969 #ifdef CONFIG_X86_64
 970         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 971         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 972         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 973         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 974         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 975         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 976         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 977         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 978 #endif
 979         default: BUG();
 980         }
 981         ctxt->ops->put_fpu(ctxt);
 982 }
 983
 984 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 985                           int reg)
 986 {
 987         ctxt->ops->get_fpu(ctxt);
 988         switch (reg) {
 989         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 990         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 991         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 992         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 993         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 994         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 995         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 996         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 997 #ifdef CONFIG_X86_64
 998         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 999         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1000         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1001         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1002         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1003         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1004         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1005         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1006 #endif
1007         default: BUG();
1008         }
1009         ctxt->ops->put_fpu(ctxt);
1010 }
1011
1012 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1013 {
1014         ctxt->ops->get_fpu(ctxt);
1015         switch (reg) {
1016         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1017         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1018         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1019         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1020         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1021         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1022         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1023         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1024         default: BUG();
1025         }
1026         ctxt->ops->put_fpu(ctxt);
1027 }
1028
1029 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1030 {
1031         ctxt->ops->get_fpu(ctxt);
1032         switch (reg) {
1033         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1034         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1035         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1036         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1037         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1038         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1039         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1040         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1041         default: BUG();
1042         }
1043         ctxt->ops->put_fpu(ctxt);
1044 }
1045
1046 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1047 {
1048         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1049                 return emulate_nm(ctxt);
1050
1051         ctxt->ops->get_fpu(ctxt);
1052         asm volatile("fninit");
1053         ctxt->ops->put_fpu(ctxt);
1054         return X86EMUL_CONTINUE;
1055 }
1056
1057 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1058 {
1059         u16 fcw;
1060
1061         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1062                 return emulate_nm(ctxt);
1063
1064         ctxt->ops->get_fpu(ctxt);
1065         asm volatile("fnstcw %0": "+m"(fcw));
1066         ctxt->ops->put_fpu(ctxt);
1067
1068         ctxt->dst.val = fcw;
1069
1070         return X86EMUL_CONTINUE;
1071 }
1072
1073 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1074 {
1075         u16 fsw;
1076
1077         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1078                 return emulate_nm(ctxt);
1079
1080         ctxt->ops->get_fpu(ctxt);
1081         asm volatile("fnstsw %0": "+m"(fsw));
1082         ctxt->ops->put_fpu(ctxt);
1083
1084         ctxt->dst.val = fsw;
1085
1086         return X86EMUL_CONTINUE;
1087 }
1088
1089 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1090                                     struct operand *op)
1091 {
1092         unsigned reg = ctxt->modrm_reg;
1093
1094         if (!(ctxt->d & ModRM))
1095                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1096
1097         if (ctxt->d & Sse) {
1098                 op->type = OP_XMM;
1099                 op->bytes = 16;
1100                 op->addr.xmm = reg;
1101                 read_sse_reg(ctxt, &op->vec_val, reg);
1102                 return;
1103         }
1104         if (ctxt->d & Mmx) {
1105                 reg &= 7;
1106                 op->type = OP_MM;
1107                 op->bytes = 8;
1108                 op->addr.mm = reg;
1109                 return;
1110         }
1111
1112         op->type = OP_REG;
1113         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1114         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1115
1116         fetch_register_operand(op);
1117         op->orig_val = op->val;
1118 }
1119
1120 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1121 {
1122         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1123                 ctxt->modrm_seg = VCPU_SREG_SS;
1124 }
1125
1126 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1127                         struct operand *op)
1128 {
1129         u8 sib;
1130         int index_reg, base_reg, scale;
1131         int rc = X86EMUL_CONTINUE;
1132         ulong modrm_ea = 0;
1133
1134         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1135         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1136         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1137
1138         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1139         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1140         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1141         ctxt->modrm_seg = VCPU_SREG_DS;
1142
1143         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1144                 op->type = OP_REG;
1145                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1146                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1147                                 ctxt->d & ByteOp);
1148                 if (ctxt->d & Sse) {
1149                         op->type = OP_XMM;
1150                         op->bytes = 16;
1151                         op->addr.xmm = ctxt->modrm_rm;
1152                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1153                         return rc;
1154                 }
1155                 if (ctxt->d & Mmx) {
1156                         op->type = OP_MM;
1157                         op->bytes = 8;
1158                         op->addr.mm = ctxt->modrm_rm & 7;
1159                         return rc;
1160                 }
1161                 fetch_register_operand(op);
1162                 return rc;
1163         }
1164
1165         op->type = OP_MEM;
1166
1167         if (ctxt->ad_bytes == 2) {
1168                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1169                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1170                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1171                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1172
1173                 /* 16-bit ModR/M decode. */
1174                 switch (ctxt->modrm_mod) {
1175                 case 0:
1176                         if (ctxt->modrm_rm == 6)
1177                                 modrm_ea += insn_fetch(u16, ctxt);
1178                         break;
1179                 case 1:
1180                         modrm_ea += insn_fetch(s8, ctxt);
1181                         break;
1182                 case 2:
1183                         modrm_ea += insn_fetch(u16, ctxt);
1184                         break;
1185                 }
1186                 switch (ctxt->modrm_rm) {
1187                 case 0:
1188                         modrm_ea += bx + si;
1189                         break;
1190                 case 1:
1191                         modrm_ea += bx + di;
1192                         break;
1193                 case 2:
1194                         modrm_ea += bp + si;
1195                         break;
1196                 case 3:
1197                         modrm_ea += bp + di;
1198                         break;
1199                 case 4:
1200                         modrm_ea += si;
1201                         break;
1202                 case 5:
1203                         modrm_ea += di;
1204                         break;
1205                 case 6:
1206                         if (ctxt->modrm_mod != 0)
1207                                 modrm_ea += bp;
1208                         break;
1209                 case 7:
1210                         modrm_ea += bx;
1211                         break;
1212                 }
1213                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1214                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1215                         ctxt->modrm_seg = VCPU_SREG_SS;
1216                 modrm_ea = (u16)modrm_ea;
1217         } else {
1218                 /* 32/64-bit ModR/M decode. */
1219                 if ((ctxt->modrm_rm & 7) == 4) {
1220                         sib = insn_fetch(u8, ctxt);
1221                         index_reg |= (sib >> 3) & 7;
1222                         base_reg |= sib & 7;
1223                         scale = sib >> 6;
1224
1225                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1226                                 modrm_ea += insn_fetch(s32, ctxt);
1227                         else {
1228                                 modrm_ea += reg_read(ctxt, base_reg);
1229                                 adjust_modrm_seg(ctxt, base_reg);
1230                         }
1231                         if (index_reg != 4)
1232                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1233                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1234                         modrm_ea += insn_fetch(s32, ctxt);
1235                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1236                                 ctxt->rip_relative = 1;
1237                 } else {
1238                         base_reg = ctxt->modrm_rm;
1239                         modrm_ea += reg_read(ctxt, base_reg);
1240                         adjust_modrm_seg(ctxt, base_reg);
1241                 }
1242                 switch (ctxt->modrm_mod) {
1243                 case 1:
1244                         modrm_ea += insn_fetch(s8, ctxt);
1245                         break;
1246                 case 2:
1247                         modrm_ea += insn_fetch(s32, ctxt);
1248                         break;
1249                 }
1250         }
1251         op->addr.mem.ea = modrm_ea;
1252         if (ctxt->ad_bytes != 8)
1253                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1254
1255 done:
1256         return rc;
1257 }
1258
1259 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1260                       struct operand *op)
1261 {
1262         int rc = X86EMUL_CONTINUE;
1263
1264         op->type = OP_MEM;
1265         switch (ctxt->ad_bytes) {
1266         case 2:
1267                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1268                 break;
1269         case 4:
1270                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1271                 break;
1272         case 8:
1273                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1274                 break;
1275         }
1276 done:
1277         return rc;
1278 }
1279
1280 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1281 {
1282         long sv = 0, mask;
1283
1284         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1285                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1286
1287                 if (ctxt->src.bytes == 2)
1288                         sv = (s16)ctxt->src.val & (s16)mask;
1289                 else if (ctxt->src.bytes == 4)
1290                         sv = (s32)ctxt->src.val & (s32)mask;
1291                 else
1292                         sv = (s64)ctxt->src.val & (s64)mask;
1293
1294                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1295                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1296         }
1297
1298         /* only subword offset */
1299         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1300 }
1301
1302 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1303                          unsigned long addr, void *dest, unsigned size)
1304 {
1305         int rc;
1306         struct read_cache *mc = &ctxt->mem_read;
1307
1308         if (mc->pos < mc->end)
1309                 goto read_cached;
1310
1311         WARN_ON((mc->end + size) >= sizeof(mc->data));
1312
1313         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1314                                       &ctxt->exception);
1315         if (rc != X86EMUL_CONTINUE)
1316                 return rc;
1317
1318         mc->end += size;
1319
1320 read_cached:
1321         memcpy(dest, mc->data + mc->pos, size);
1322         mc->pos += size;
1323         return X86EMUL_CONTINUE;
1324 }
1325
1326 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1327                           struct segmented_address addr,
1328                           void *data,
1329                           unsigned size)
1330 {
1331         int rc;
1332         ulong linear;
1333
1334         rc = linearize(ctxt, addr, size, false, &linear);
1335         if (rc != X86EMUL_CONTINUE)
1336                 return rc;
1337         return read_emulated(ctxt, linear, data, size);
1338 }
1339
1340 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1341                            struct segmented_address addr,
1342                            const void *data,
1343                            unsigned size)
1344 {
1345         int rc;
1346         ulong linear;
1347
1348         rc = linearize(ctxt, addr, size, true, &linear);
1349         if (rc != X86EMUL_CONTINUE)
1350                 return rc;
1351         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1352                                          &ctxt->exception);
1353 }
1354
1355 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1356                              struct segmented_address addr,
1357                              const void *orig_data, const void *data,
1358                              unsigned size)
1359 {
1360         int rc;
1361         ulong linear;
1362
1363         rc = linearize(ctxt, addr, size, true, &linear);
1364         if (rc != X86EMUL_CONTINUE)
1365                 return rc;
1366         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1367                                            size, &ctxt->exception);
1368 }
1369
1370 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1371                            unsigned int size, unsigned short port,
1372                            void *dest)
1373 {
1374         struct read_cache *rc = &ctxt->io_read;
1375
1376         if (rc->pos == rc->end) { /* refill pio read ahead */
1377                 unsigned int in_page, n;
1378                 unsigned int count = ctxt->rep_prefix ?
1379                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1380                 in_page = (ctxt->eflags & EFLG_DF) ?
1381                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1382                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1383                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1384                 if (n == 0)
1385                         n = 1;
1386                 rc->pos = rc->end = 0;
1387                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1388                         return 0;
1389                 rc->end = n * size;
1390         }
1391
1392         if (ctxt->rep_prefix && (ctxt->d & String) &&
1393             !(ctxt->eflags & EFLG_DF)) {
1394                 ctxt->dst.data = rc->data + rc->pos;
1395                 ctxt->dst.type = OP_MEM_STR;
1396                 ctxt->dst.count = (rc->end - rc->pos) / size;
1397                 rc->pos = rc->end;
1398         } else {
1399                 memcpy(dest, rc->data + rc->pos, size);
1400                 rc->pos += size;
1401         }
1402         return 1;
1403 }
1404
1405 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1406                                      u16 index, struct desc_struct *desc)
1407 {
1408         struct desc_ptr dt;
1409         ulong addr;
1410
1411         ctxt->ops->get_idt(ctxt, &dt);
1412
1413         if (dt.size < index * 8 + 7)
1414                 return emulate_gp(ctxt, index << 3 | 0x2);
1415
1416         addr = dt.address + index * 8;
1417         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1418                                    &ctxt->exception);
1419 }
1420
1421 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1422                                      u16 selector, struct desc_ptr *dt)
1423 {
1424         const struct x86_emulate_ops *ops = ctxt->ops;
1425         u32 base3 = 0;
1426
1427         if (selector & 1 << 2) {
1428                 struct desc_struct desc;
1429                 u16 sel;
1430
1431                 memset (dt, 0, sizeof *dt);
1432                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1433                                       VCPU_SREG_LDTR))
1434                         return;
1435
1436                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1437                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1438         } else
1439                 ops->get_gdt(ctxt, dt);
1440 }
1441
1442 /* allowed just for 8 bytes segments */
1443 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1444                                    u16 selector, struct desc_struct *desc,
1445                                    ulong *desc_addr_p)
1446 {
1447         struct desc_ptr dt;
1448         u16 index = selector >> 3;
1449         ulong addr;
1450
1451         get_descriptor_table_ptr(ctxt, selector, &dt);
1452
1453         if (dt.size < index * 8 + 7)
1454                 return emulate_gp(ctxt, selector & 0xfffc);
1455
1456         *desc_addr_p = addr = dt.address + index * 8;
1457         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1458                                    &ctxt->exception);
1459 }
1460
1461 /* allowed just for 8 bytes segments */
1462 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1463                                     u16 selector, struct desc_struct *desc)
1464 {
1465         struct desc_ptr dt;
1466         u16 index = selector >> 3;
1467         ulong addr;
1468
1469         get_descriptor_table_ptr(ctxt, selector, &dt);
1470
1471         if (dt.size < index * 8 + 7)
1472                 return emulate_gp(ctxt, selector & 0xfffc);
1473
1474         addr = dt.address + index * 8;
1475         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1476                                     &ctxt->exception);
1477 }
1478
1479 /* Does not support long mode */
1480 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1481                                      u16 selector, int seg, u8 cpl,
1482                                      enum x86_transfer_type transfer,
1483                                      struct desc_struct *desc)
1484 {
1485         struct desc_struct seg_desc, old_desc;
1486         u8 dpl, rpl;
1487         unsigned err_vec = GP_VECTOR;
1488         u32 err_code = 0;
1489         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1490         ulong desc_addr;
1491         int ret;
1492         u16 dummy;
1493         u32 base3 = 0;
1494
1495         memset(&seg_desc, 0, sizeof seg_desc);
1496
1497         if (ctxt->mode == X86EMUL_MODE_REAL) {
1498                 /* set real mode segment descriptor (keep limit etc. for
1499                  * unreal mode) */
1500                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1501                 set_desc_base(&seg_desc, selector << 4);
1502                 goto load;
1503         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1504                 /* VM86 needs a clean new segment descriptor */
1505                 set_desc_base(&seg_desc, selector << 4);
1506                 set_desc_limit(&seg_desc, 0xffff);
1507                 seg_desc.type = 3;
1508                 seg_desc.p = 1;
1509                 seg_desc.s = 1;
1510                 seg_desc.dpl = 3;
1511                 goto load;
1512         }
1513
1514         rpl = selector & 3;
1515
1516         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1517         if ((seg == VCPU_SREG_CS
1518              || (seg == VCPU_SREG_SS
1519                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1520              || seg == VCPU_SREG_TR)
1521             && null_selector)
1522                 goto exception;
1523
1524         /* TR should be in GDT only */
1525         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1526                 goto exception;
1527
1528         if (null_selector) /* for NULL selector skip all following checks */
1529                 goto load;
1530
1531         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1532         if (ret != X86EMUL_CONTINUE)
1533                 return ret;
1534
1535         err_code = selector & 0xfffc;
1536         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1537                                                            GP_VECTOR;
1538
1539         /* can't load system descriptor into segment selector */
1540         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1541                 if (transfer == X86_TRANSFER_CALL_JMP)
1542                         return X86EMUL_UNHANDLEABLE;
1543                 goto exception;
1544         }
1545
1546         if (!seg_desc.p) {
1547                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1548                 goto exception;
1549         }
1550
1551         dpl = seg_desc.dpl;
1552
1553         switch (seg) {
1554         case VCPU_SREG_SS:
1555                 /*
1556                  * segment is not a writable data segment or segment
1557                  * selector's RPL != CPL or segment selector's RPL != CPL
1558                  */
1559                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1560                         goto exception;
1561                 break;
1562         case VCPU_SREG_CS:
1563                 if (!(seg_desc.type & 8))
1564                         goto exception;
1565
1566                 if (seg_desc.type & 4) {
1567                         /* conforming */
1568                         if (dpl > cpl)
1569                                 goto exception;
1570                 } else {
1571                         /* nonconforming */
1572                         if (rpl > cpl || dpl != cpl)
1573                                 goto exception;
1574                 }
1575                 /* in long-mode d/b must be clear if l is set */
1576                 if (seg_desc.d && seg_desc.l) {
1577                         u64 efer = 0;
1578
1579                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1580                         if (efer & EFER_LMA)
1581                                 goto exception;
1582                 }
1583
1584                 /* CS(RPL) <- CPL */
1585                 selector = (selector & 0xfffc) | cpl;
1586                 break;
1587         case VCPU_SREG_TR:
1588                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1589                         goto exception;
1590                 old_desc = seg_desc;
1591                 seg_desc.type |= 2; /* busy */
1592                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1593                                                   sizeof(seg_desc), &ctxt->exception);
1594                 if (ret != X86EMUL_CONTINUE)
1595                         return ret;
1596                 break;
1597         case VCPU_SREG_LDTR:
1598                 if (seg_desc.s || seg_desc.type != 2)
1599                         goto exception;
1600                 break;
1601         default: /*  DS, ES, FS, or GS */
1602                 /*
1603                  * segment is not a data or readable code segment or
1604                  * ((segment is a data or nonconforming code segment)
1605                  * and (both RPL and CPL > DPL))
1606                  */
1607                 if ((seg_desc.type & 0xa) == 0x8 ||
1608                     (((seg_desc.type & 0xc) != 0xc) &&
1609                      (rpl > dpl && cpl > dpl)))
1610                         goto exception;
1611                 break;
1612         }
1613
1614         if (seg_desc.s) {
1615                 /* mark segment as accessed */
1616                 seg_desc.type |= 1;
1617                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1618                 if (ret != X86EMUL_CONTINUE)
1619                         return ret;
1620         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1621                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1622                                 sizeof(base3), &ctxt->exception);
1623                 if (ret != X86EMUL_CONTINUE)
1624                         return ret;
1625                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1626                                              ((u64)base3 << 32)))
1627                         return emulate_gp(ctxt, 0);
1628         }
1629 load:
1630         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1631         if (desc)
1632                 *desc = seg_desc;
1633         return X86EMUL_CONTINUE;
1634 exception:
1635         return emulate_exception(ctxt, err_vec, err_code, true);
1636 }
1637
1638 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1639                                    u16 selector, int seg)
1640 {
1641         u8 cpl = ctxt->ops->cpl(ctxt);
1642         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1643                                          X86_TRANSFER_NONE, NULL);
1644 }
1645
1646 static void write_register_operand(struct operand *op)
1647 {
1648         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1649         switch (op->bytes) {
1650         case 1:
1651                 *(u8 *)op->addr.reg = (u8)op->val;
1652                 break;
1653         case 2:
1654                 *(u16 *)op->addr.reg = (u16)op->val;
1655                 break;
1656         case 4:
1657                 *op->addr.reg = (u32)op->val;
1658                 break;  /* 64b: zero-extend */
1659         case 8:
1660                 *op->addr.reg = op->val;
1661                 break;
1662         }
1663 }
1664
1665 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1666 {
1667         switch (op->type) {
1668         case OP_REG:
1669                 write_register_operand(op);
1670                 break;
1671         case OP_MEM:
1672                 if (ctxt->lock_prefix)
1673                         return segmented_cmpxchg(ctxt,
1674                                                  op->addr.mem,
1675                                                  &op->orig_val,
1676                                                  &op->val,
1677                                                  op->bytes);
1678                 else
1679                         return segmented_write(ctxt,
1680                                                op->addr.mem,
1681                                                &op->val,
1682                                                op->bytes);
1683                 break;
1684         case OP_MEM_STR:
1685                 return segmented_write(ctxt,
1686                                        op->addr.mem,
1687                                        op->data,
1688                                        op->bytes * op->count);
1689                 break;
1690         case OP_XMM:
1691                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1692                 break;
1693         case OP_MM:
1694                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1695                 break;
1696         case OP_NONE:
1697                 /* no writeback */
1698                 break;
1699         default:
1700                 break;
1701         }
1702         return X86EMUL_CONTINUE;
1703 }
1704
1705 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1706 {
1707         struct segmented_address addr;
1708
1709         rsp_increment(ctxt, -bytes);
1710         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1711         addr.seg = VCPU_SREG_SS;
1712
1713         return segmented_write(ctxt, addr, data, bytes);
1714 }
1715
1716 static int em_push(struct x86_emulate_ctxt *ctxt)
1717 {
1718         /* Disable writeback. */
1719         ctxt->dst.type = OP_NONE;
1720         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1721 }
1722
1723 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1724                        void *dest, int len)
1725 {
1726         int rc;
1727         struct segmented_address addr;
1728
1729         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1730         addr.seg = VCPU_SREG_SS;
1731         rc = segmented_read(ctxt, addr, dest, len);
1732         if (rc != X86EMUL_CONTINUE)
1733                 return rc;
1734
1735         rsp_increment(ctxt, len);
1736         return rc;
1737 }
1738
1739 static int em_pop(struct x86_emulate_ctxt *ctxt)
1740 {
1741         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1742 }
1743
1744 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1745                         void *dest, int len)
1746 {
1747         int rc;
1748         unsigned long val, change_mask;
1749         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1750         int cpl = ctxt->ops->cpl(ctxt);
1751
1752         rc = emulate_pop(ctxt, &val, len);
1753         if (rc != X86EMUL_CONTINUE)
1754                 return rc;
1755
1756         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1757                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_AC | EFLG_ID;
1758
1759         switch(ctxt->mode) {
1760         case X86EMUL_MODE_PROT64:
1761         case X86EMUL_MODE_PROT32:
1762         case X86EMUL_MODE_PROT16:
1763                 if (cpl == 0)
1764                         change_mask |= EFLG_IOPL;
1765                 if (cpl <= iopl)
1766                         change_mask |= EFLG_IF;
1767                 break;
1768         case X86EMUL_MODE_VM86:
1769                 if (iopl < 3)
1770                         return emulate_gp(ctxt, 0);
1771                 change_mask |= EFLG_IF;
1772                 break;
1773         default: /* real mode */
1774                 change_mask |= (EFLG_IOPL | EFLG_IF);
1775                 break;
1776         }
1777
1778         *(unsigned long *)dest =
1779                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1780
1781         return rc;
1782 }
1783
1784 static int em_popf(struct x86_emulate_ctxt *ctxt)
1785 {
1786         ctxt->dst.type = OP_REG;
1787         ctxt->dst.addr.reg = &ctxt->eflags;
1788         ctxt->dst.bytes = ctxt->op_bytes;
1789         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1790 }
1791
1792 static int em_enter(struct x86_emulate_ctxt *ctxt)
1793 {
1794         int rc;
1795         unsigned frame_size = ctxt->src.val;
1796         unsigned nesting_level = ctxt->src2.val & 31;
1797         ulong rbp;
1798
1799         if (nesting_level)
1800                 return X86EMUL_UNHANDLEABLE;
1801
1802         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1803         rc = push(ctxt, &rbp, stack_size(ctxt));
1804         if (rc != X86EMUL_CONTINUE)
1805                 return rc;
1806         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1807                       stack_mask(ctxt));
1808         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1809                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1810                       stack_mask(ctxt));
1811         return X86EMUL_CONTINUE;
1812 }
1813
1814 static int em_leave(struct x86_emulate_ctxt *ctxt)
1815 {
1816         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1817                       stack_mask(ctxt));
1818         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1819 }
1820
1821 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1822 {
1823         int seg = ctxt->src2.val;
1824
1825         ctxt->src.val = get_segment_selector(ctxt, seg);
1826         if (ctxt->op_bytes == 4) {
1827                 rsp_increment(ctxt, -2);
1828                 ctxt->op_bytes = 2;
1829         }
1830
1831         return em_push(ctxt);
1832 }
1833
1834 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1835 {
1836         int seg = ctxt->src2.val;
1837         unsigned long selector;
1838         int rc;
1839
1840         rc = emulate_pop(ctxt, &selector, 2);
1841         if (rc != X86EMUL_CONTINUE)
1842                 return rc;
1843
1844         if (ctxt->modrm_reg == VCPU_SREG_SS)
1845                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1846         if (ctxt->op_bytes > 2)
1847                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1848
1849         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1850         return rc;
1851 }
1852
1853 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1854 {
1855         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1856         int rc = X86EMUL_CONTINUE;
1857         int reg = VCPU_REGS_RAX;
1858
1859         while (reg <= VCPU_REGS_RDI) {
1860                 (reg == VCPU_REGS_RSP) ?
1861                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1862
1863                 rc = em_push(ctxt);
1864                 if (rc != X86EMUL_CONTINUE)
1865                         return rc;
1866
1867                 ++reg;
1868         }
1869
1870         return rc;
1871 }
1872
1873 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1874 {
1875         ctxt->src.val = (unsigned long)ctxt->eflags & ~EFLG_VM;
1876         return em_push(ctxt);
1877 }
1878
1879 static int em_popa(struct x86_emulate_ctxt *ctxt)
1880 {
1881         int rc = X86EMUL_CONTINUE;
1882         int reg = VCPU_REGS_RDI;
1883
1884         while (reg >= VCPU_REGS_RAX) {
1885                 if (reg == VCPU_REGS_RSP) {
1886                         rsp_increment(ctxt, ctxt->op_bytes);
1887                         --reg;
1888                 }
1889
1890                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1891                 if (rc != X86EMUL_CONTINUE)
1892                         break;
1893                 --reg;
1894         }
1895         return rc;
1896 }
1897
1898 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1899 {
1900         const struct x86_emulate_ops *ops = ctxt->ops;
1901         int rc;
1902         struct desc_ptr dt;
1903         gva_t cs_addr;
1904         gva_t eip_addr;
1905         u16 cs, eip;
1906
1907         /* TODO: Add limit checks */
1908         ctxt->src.val = ctxt->eflags;
1909         rc = em_push(ctxt);
1910         if (rc != X86EMUL_CONTINUE)
1911                 return rc;
1912
1913         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1914
1915         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1916         rc = em_push(ctxt);
1917         if (rc != X86EMUL_CONTINUE)
1918                 return rc;
1919
1920         ctxt->src.val = ctxt->_eip;
1921         rc = em_push(ctxt);
1922         if (rc != X86EMUL_CONTINUE)
1923                 return rc;
1924
1925         ops->get_idt(ctxt, &dt);
1926
1927         eip_addr = dt.address + (irq << 2);
1928         cs_addr = dt.address + (irq << 2) + 2;
1929
1930         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1931         if (rc != X86EMUL_CONTINUE)
1932                 return rc;
1933
1934         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1935         if (rc != X86EMUL_CONTINUE)
1936                 return rc;
1937
1938         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1939         if (rc != X86EMUL_CONTINUE)
1940                 return rc;
1941
1942         ctxt->_eip = eip;
1943
1944         return rc;
1945 }
1946
1947 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1948 {
1949         int rc;
1950
1951         invalidate_registers(ctxt);
1952         rc = __emulate_int_real(ctxt, irq);
1953         if (rc == X86EMUL_CONTINUE)
1954                 writeback_registers(ctxt);
1955         return rc;
1956 }
1957
1958 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1959 {
1960         switch(ctxt->mode) {
1961         case X86EMUL_MODE_REAL:
1962                 return __emulate_int_real(ctxt, irq);
1963         case X86EMUL_MODE_VM86:
1964         case X86EMUL_MODE_PROT16:
1965         case X86EMUL_MODE_PROT32:
1966         case X86EMUL_MODE_PROT64:
1967         default:
1968                 /* Protected mode interrupts unimplemented yet */
1969                 return X86EMUL_UNHANDLEABLE;
1970         }
1971 }
1972
1973 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1974 {
1975         int rc = X86EMUL_CONTINUE;
1976         unsigned long temp_eip = 0;
1977         unsigned long temp_eflags = 0;
1978         unsigned long cs = 0;
1979         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1980                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1981                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1982         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1983
1984         /* TODO: Add stack limit check */
1985
1986         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1987
1988         if (rc != X86EMUL_CONTINUE)
1989                 return rc;
1990
1991         if (temp_eip & ~0xffff)
1992                 return emulate_gp(ctxt, 0);
1993
1994         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1995
1996         if (rc != X86EMUL_CONTINUE)
1997                 return rc;
1998
1999         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2000
2001         if (rc != X86EMUL_CONTINUE)
2002                 return rc;
2003
2004         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2005
2006         if (rc != X86EMUL_CONTINUE)
2007                 return rc;
2008
2009         ctxt->_eip = temp_eip;
2010
2011
2012         if (ctxt->op_bytes == 4)
2013                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2014         else if (ctxt->op_bytes == 2) {
2015                 ctxt->eflags &= ~0xffff;
2016                 ctxt->eflags |= temp_eflags;
2017         }
2018
2019         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2020         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2021
2022         return rc;
2023 }
2024
2025 static int em_iret(struct x86_emulate_ctxt *ctxt)
2026 {
2027         switch(ctxt->mode) {
2028         case X86EMUL_MODE_REAL:
2029                 return emulate_iret_real(ctxt);
2030         case X86EMUL_MODE_VM86:
2031         case X86EMUL_MODE_PROT16:
2032         case X86EMUL_MODE_PROT32:
2033         case X86EMUL_MODE_PROT64:
2034         default:
2035                 /* iret from protected mode unimplemented yet */
2036                 return X86EMUL_UNHANDLEABLE;
2037         }
2038 }
2039
2040 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2041 {
2042         int rc;
2043         unsigned short sel, old_sel;
2044         struct desc_struct old_desc, new_desc;
2045         const struct x86_emulate_ops *ops = ctxt->ops;
2046         u8 cpl = ctxt->ops->cpl(ctxt);
2047
2048         /* Assignment of RIP may only fail in 64-bit mode */
2049         if (ctxt->mode == X86EMUL_MODE_PROT64)
2050                 ops->get_segment(ctxt, &old_sel, &old_desc, NULL,
2051                                  VCPU_SREG_CS);
2052
2053         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2054
2055         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2056                                        X86_TRANSFER_CALL_JMP,
2057                                        &new_desc);
2058         if (rc != X86EMUL_CONTINUE)
2059                 return rc;
2060
2061         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2062         if (rc != X86EMUL_CONTINUE) {
2063                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2064                 /* assigning eip failed; restore the old cs */
2065                 ops->set_segment(ctxt, old_sel, &old_desc, 0, VCPU_SREG_CS);
2066                 return rc;
2067         }
2068         return rc;
2069 }
2070
2071 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2072 {
2073         return assign_eip_near(ctxt, ctxt->src.val);
2074 }
2075
2076 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2077 {
2078         int rc;
2079         long int old_eip;
2080
2081         old_eip = ctxt->_eip;
2082         rc = assign_eip_near(ctxt, ctxt->src.val);
2083         if (rc != X86EMUL_CONTINUE)
2084                 return rc;
2085         ctxt->src.val = old_eip;
2086         rc = em_push(ctxt);
2087         return rc;
2088 }
2089
2090 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2091 {
2092         u64 old = ctxt->dst.orig_val64;
2093
2094         if (ctxt->dst.bytes == 16)
2095                 return X86EMUL_UNHANDLEABLE;
2096
2097         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2098             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2099                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2100                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2101                 ctxt->eflags &= ~EFLG_ZF;
2102         } else {
2103                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2104                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2105
2106                 ctxt->eflags |= EFLG_ZF;
2107         }
2108         return X86EMUL_CONTINUE;
2109 }
2110
2111 static int em_ret(struct x86_emulate_ctxt *ctxt)
2112 {
2113         int rc;
2114         unsigned long eip;
2115
2116         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2117         if (rc != X86EMUL_CONTINUE)
2118                 return rc;
2119
2120         return assign_eip_near(ctxt, eip);
2121 }
2122
2123 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2124 {
2125         int rc;
2126         unsigned long eip, cs;
2127         u16 old_cs;
2128         int cpl = ctxt->ops->cpl(ctxt);
2129         struct desc_struct old_desc, new_desc;
2130         const struct x86_emulate_ops *ops = ctxt->ops;
2131
2132         if (ctxt->mode == X86EMUL_MODE_PROT64)
2133                 ops->get_segment(ctxt, &old_cs, &old_desc, NULL,
2134                                  VCPU_SREG_CS);
2135
2136         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2137         if (rc != X86EMUL_CONTINUE)
2138                 return rc;
2139         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2140         if (rc != X86EMUL_CONTINUE)
2141                 return rc;
2142         /* Outer-privilege level return is not implemented */
2143         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2144                 return X86EMUL_UNHANDLEABLE;
2145         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2146                                        X86_TRANSFER_RET,
2147                                        &new_desc);
2148         if (rc != X86EMUL_CONTINUE)
2149                 return rc;
2150         rc = assign_eip_far(ctxt, eip, &new_desc);
2151         if (rc != X86EMUL_CONTINUE) {
2152                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2153                 ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
2154         }
2155         return rc;
2156 }
2157
2158 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2159 {
2160         int rc;
2161
2162         rc = em_ret_far(ctxt);
2163         if (rc != X86EMUL_CONTINUE)
2164                 return rc;
2165         rsp_increment(ctxt, ctxt->src.val);
2166         return X86EMUL_CONTINUE;
2167 }
2168
2169 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2170 {
2171         /* Save real source value, then compare EAX against destination. */
2172         ctxt->dst.orig_val = ctxt->dst.val;
2173         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2174         ctxt->src.orig_val = ctxt->src.val;
2175         ctxt->src.val = ctxt->dst.orig_val;
2176         fastop(ctxt, em_cmp);
2177
2178         if (ctxt->eflags & EFLG_ZF) {
2179                 /* Success: write back to memory. */
2180                 ctxt->dst.val = ctxt->src.orig_val;
2181         } else {
2182                 /* Failure: write the value we saw to EAX. */
2183                 ctxt->dst.type = OP_REG;
2184                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2185                 ctxt->dst.val = ctxt->dst.orig_val;
2186         }
2187         return X86EMUL_CONTINUE;
2188 }
2189
2190 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2191 {
2192         int seg = ctxt->src2.val;
2193         unsigned short sel;
2194         int rc;
2195
2196         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2197
2198         rc = load_segment_descriptor(ctxt, sel, seg);
2199         if (rc != X86EMUL_CONTINUE)
2200                 return rc;
2201
2202         ctxt->dst.val = ctxt->src.val;
2203         return rc;
2204 }
2205
2206 static void
2207 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2208                         struct desc_struct *cs, struct desc_struct *ss)
2209 {
2210         cs->l = 0;              /* will be adjusted later */
2211         set_desc_base(cs, 0);   /* flat segment */
2212         cs->g = 1;              /* 4kb granularity */
2213         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2214         cs->type = 0x0b;        /* Read, Execute, Accessed */
2215         cs->s = 1;
2216         cs->dpl = 0;            /* will be adjusted later */
2217         cs->p = 1;
2218         cs->d = 1;
2219         cs->avl = 0;
2220
2221         set_desc_base(ss, 0);   /* flat segment */
2222         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2223         ss->g = 1;              /* 4kb granularity */
2224         ss->s = 1;
2225         ss->type = 0x03;        /* Read/Write, Accessed */
2226         ss->d = 1;              /* 32bit stack segment */
2227         ss->dpl = 0;
2228         ss->p = 1;
2229         ss->l = 0;
2230         ss->avl = 0;
2231 }
2232
2233 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2234 {
2235         u32 eax, ebx, ecx, edx;
2236
2237         eax = ecx = 0;
2238         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2239         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2240                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2241                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2242 }
2243
2244 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2245 {
2246         const struct x86_emulate_ops *ops = ctxt->ops;
2247         u32 eax, ebx, ecx, edx;
2248
2249         /*
2250          * syscall should always be enabled in longmode - so only become
2251          * vendor specific (cpuid) if other modes are active...
2252          */
2253         if (ctxt->mode == X86EMUL_MODE_PROT64)
2254                 return true;
2255
2256         eax = 0x00000000;
2257         ecx = 0x00000000;
2258         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2259         /*
2260          * Intel ("GenuineIntel")
2261          * remark: Intel CPUs only support "syscall" in 64bit
2262          * longmode. Also an 64bit guest with a
2263          * 32bit compat-app running will #UD !! While this
2264          * behaviour can be fixed (by emulating) into AMD
2265          * response - CPUs of AMD can't behave like Intel.
2266          */
2267         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2268             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2269             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2270                 return false;
2271
2272         /* AMD ("AuthenticAMD") */
2273         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2274             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2275             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2276                 return true;
2277
2278         /* AMD ("AMDisbetter!") */
2279         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2280             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2281             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2282                 return true;
2283
2284         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2285         return false;
2286 }
2287
2288 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2289 {
2290         const struct x86_emulate_ops *ops = ctxt->ops;
2291         struct desc_struct cs, ss;
2292         u64 msr_data;
2293         u16 cs_sel, ss_sel;
2294         u64 efer = 0;
2295
2296         /* syscall is not available in real mode */
2297         if (ctxt->mode == X86EMUL_MODE_REAL ||
2298             ctxt->mode == X86EMUL_MODE_VM86)
2299                 return emulate_ud(ctxt);
2300
2301         if (!(em_syscall_is_enabled(ctxt)))
2302                 return emulate_ud(ctxt);
2303
2304         ops->get_msr(ctxt, MSR_EFER, &efer);
2305         setup_syscalls_segments(ctxt, &cs, &ss);
2306
2307         if (!(efer & EFER_SCE))
2308                 return emulate_ud(ctxt);
2309
2310         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2311         msr_data >>= 32;
2312         cs_sel = (u16)(msr_data & 0xfffc);
2313         ss_sel = (u16)(msr_data + 8);
2314
2315         if (efer & EFER_LMA) {
2316                 cs.d = 0;
2317                 cs.l = 1;
2318         }
2319         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2320         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2321
2322         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2323         if (efer & EFER_LMA) {
2324 #ifdef CONFIG_X86_64
2325                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2326
2327                 ops->get_msr(ctxt,
2328                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2329                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2330                 ctxt->_eip = msr_data;
2331
2332                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2333                 ctxt->eflags &= ~msr_data;
2334                 ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2335 #endif
2336         } else {
2337                 /* legacy mode */
2338                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2339                 ctxt->_eip = (u32)msr_data;
2340
2341                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2342         }
2343
2344         return X86EMUL_CONTINUE;
2345 }
2346
2347 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2348 {
2349         const struct x86_emulate_ops *ops = ctxt->ops;
2350         struct desc_struct cs, ss;
2351         u64 msr_data;
2352         u16 cs_sel, ss_sel;
2353         u64 efer = 0;
2354
2355         ops->get_msr(ctxt, MSR_EFER, &efer);
2356         /* inject #GP if in real mode */
2357         if (ctxt->mode == X86EMUL_MODE_REAL)
2358                 return emulate_gp(ctxt, 0);
2359
2360         /*
2361          * Not recognized on AMD in compat mode (but is recognized in legacy
2362          * mode).
2363          */
2364         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2365             && !vendor_intel(ctxt))
2366                 return emulate_ud(ctxt);
2367
2368         /* sysenter/sysexit have not been tested in 64bit mode. */
2369         if (ctxt->mode == X86EMUL_MODE_PROT64)
2370                 return X86EMUL_UNHANDLEABLE;
2371
2372         setup_syscalls_segments(ctxt, &cs, &ss);
2373
2374         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2375         switch (ctxt->mode) {
2376         case X86EMUL_MODE_PROT32:
2377                 if ((msr_data & 0xfffc) == 0x0)
2378                         return emulate_gp(ctxt, 0);
2379                 break;
2380         case X86EMUL_MODE_PROT64:
2381                 if (msr_data == 0x0)
2382                         return emulate_gp(ctxt, 0);
2383                 break;
2384         default:
2385                 break;
2386         }
2387
2388         ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2389         cs_sel = (u16)msr_data;
2390         cs_sel &= ~SELECTOR_RPL_MASK;
2391         ss_sel = cs_sel + 8;
2392         ss_sel &= ~SELECTOR_RPL_MASK;
2393         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2394                 cs.d = 0;
2395                 cs.l = 1;
2396         }
2397
2398         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2399         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2400
2401         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2402         ctxt->_eip = msr_data;
2403
2404         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2405         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2406
2407         return X86EMUL_CONTINUE;
2408 }
2409
2410 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2411 {
2412         const struct x86_emulate_ops *ops = ctxt->ops;
2413         struct desc_struct cs, ss;
2414         u64 msr_data, rcx, rdx;
2415         int usermode;
2416         u16 cs_sel = 0, ss_sel = 0;
2417
2418         /* inject #GP if in real mode or Virtual 8086 mode */
2419         if (ctxt->mode == X86EMUL_MODE_REAL ||
2420             ctxt->mode == X86EMUL_MODE_VM86)
2421                 return emulate_gp(ctxt, 0);
2422
2423         setup_syscalls_segments(ctxt, &cs, &ss);
2424
2425         if ((ctxt->rex_prefix & 0x8) != 0x0)
2426                 usermode = X86EMUL_MODE_PROT64;
2427         else
2428                 usermode = X86EMUL_MODE_PROT32;
2429
2430         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2431         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2432
2433         cs.dpl = 3;
2434         ss.dpl = 3;
2435         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2436         switch (usermode) {
2437         case X86EMUL_MODE_PROT32:
2438                 cs_sel = (u16)(msr_data + 16);
2439                 if ((msr_data & 0xfffc) == 0x0)
2440                         return emulate_gp(ctxt, 0);
2441                 ss_sel = (u16)(msr_data + 24);
2442                 rcx = (u32)rcx;
2443                 rdx = (u32)rdx;
2444                 break;
2445         case X86EMUL_MODE_PROT64:
2446                 cs_sel = (u16)(msr_data + 32);
2447                 if (msr_data == 0x0)
2448                         return emulate_gp(ctxt, 0);
2449                 ss_sel = cs_sel + 8;
2450                 cs.d = 0;
2451                 cs.l = 1;
2452                 if (is_noncanonical_address(rcx) ||
2453                     is_noncanonical_address(rdx))
2454                         return emulate_gp(ctxt, 0);
2455                 break;
2456         }
2457         cs_sel |= SELECTOR_RPL_MASK;
2458         ss_sel |= SELECTOR_RPL_MASK;
2459
2460         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2461         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2462
2463         ctxt->_eip = rdx;
2464         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2465
2466         return X86EMUL_CONTINUE;
2467 }
2468
2469 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2470 {
2471         int iopl;
2472         if (ctxt->mode == X86EMUL_MODE_REAL)
2473                 return false;
2474         if (ctxt->mode == X86EMUL_MODE_VM86)
2475                 return true;
2476         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2477         return ctxt->ops->cpl(ctxt) > iopl;
2478 }
2479
2480 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2481                                             u16 port, u16 len)
2482 {
2483         const struct x86_emulate_ops *ops = ctxt->ops;
2484         struct desc_struct tr_seg;
2485         u32 base3;
2486         int r;
2487         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2488         unsigned mask = (1 << len) - 1;
2489         unsigned long base;
2490
2491         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2492         if (!tr_seg.p)
2493                 return false;
2494         if (desc_limit_scaled(&tr_seg) < 103)
2495                 return false;
2496         base = get_desc_base(&tr_seg);
2497 #ifdef CONFIG_X86_64
2498         base |= ((u64)base3) << 32;
2499 #endif
2500         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2501         if (r != X86EMUL_CONTINUE)
2502                 return false;
2503         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2504                 return false;
2505         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2506         if (r != X86EMUL_CONTINUE)
2507                 return false;
2508         if ((perm >> bit_idx) & mask)
2509                 return false;
2510         return true;
2511 }
2512
2513 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2514                                  u16 port, u16 len)
2515 {
2516         if (ctxt->perm_ok)
2517                 return true;
2518
2519         if (emulator_bad_iopl(ctxt))
2520                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2521                         return false;
2522
2523         ctxt->perm_ok = true;
2524
2525         return true;
2526 }
2527
2528 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2529                                 struct tss_segment_16 *tss)
2530 {
2531         tss->ip = ctxt->_eip;
2532         tss->flag = ctxt->eflags;
2533         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2534         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2535         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2536         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2537         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2538         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2539         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2540         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2541
2542         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2543         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2544         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2545         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2546         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2547 }
2548
2549 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2550                                  struct tss_segment_16 *tss)
2551 {
2552         int ret;
2553         u8 cpl;
2554
2555         ctxt->_eip = tss->ip;
2556         ctxt->eflags = tss->flag | 2;
2557         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2558         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2559         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2560         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2561         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2562         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2563         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2564         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2565
2566         /*
2567          * SDM says that segment selectors are loaded before segment
2568          * descriptors
2569          */
2570         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2571         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2572         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2573         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2574         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2575
2576         cpl = tss->cs & 3;
2577
2578         /*
2579          * Now load segment descriptors. If fault happens at this stage
2580          * it is handled in a context of new task
2581          */
2582         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2583                                         X86_TRANSFER_TASK_SWITCH, NULL);
2584         if (ret != X86EMUL_CONTINUE)
2585                 return ret;
2586         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2587                                         X86_TRANSFER_TASK_SWITCH, NULL);
2588         if (ret != X86EMUL_CONTINUE)
2589                 return ret;
2590         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2591                                         X86_TRANSFER_TASK_SWITCH, NULL);
2592         if (ret != X86EMUL_CONTINUE)
2593                 return ret;
2594         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2595                                         X86_TRANSFER_TASK_SWITCH, NULL);
2596         if (ret != X86EMUL_CONTINUE)
2597                 return ret;
2598         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2599                                         X86_TRANSFER_TASK_SWITCH, NULL);
2600         if (ret != X86EMUL_CONTINUE)
2601                 return ret;
2602
2603         return X86EMUL_CONTINUE;
2604 }
2605
2606 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2607                           u16 tss_selector, u16 old_tss_sel,
2608                           ulong old_tss_base, struct desc_struct *new_desc)
2609 {
2610         const struct x86_emulate_ops *ops = ctxt->ops;
2611         struct tss_segment_16 tss_seg;
2612         int ret;
2613         u32 new_tss_base = get_desc_base(new_desc);
2614
2615         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2616                             &ctxt->exception);
2617         if (ret != X86EMUL_CONTINUE)
2618                 return ret;
2619
2620         save_state_to_tss16(ctxt, &tss_seg);
2621
2622         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2623                              &ctxt->exception);
2624         if (ret != X86EMUL_CONTINUE)
2625                 return ret;
2626
2627         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2628                             &ctxt->exception);
2629         if (ret != X86EMUL_CONTINUE)
2630                 return ret;
2631
2632         if (old_tss_sel != 0xffff) {
2633                 tss_seg.prev_task_link = old_tss_sel;
2634
2635                 ret = ops->write_std(ctxt, new_tss_base,
2636                                      &tss_seg.prev_task_link,
2637                                      sizeof tss_seg.prev_task_link,
2638                                      &ctxt->exception);
2639                 if (ret != X86EMUL_CONTINUE)
2640                         return ret;
2641         }
2642
2643         return load_state_from_tss16(ctxt, &tss_seg);
2644 }
2645
2646 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2647                                 struct tss_segment_32 *tss)
2648 {
2649         /* CR3 and ldt selector are not saved intentionally */
2650         tss->eip = ctxt->_eip;
2651         tss->eflags = ctxt->eflags;
2652         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2653         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2654         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2655         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2656         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2657         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2658         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2659         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2660
2661         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2662         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2663         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2664         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2665         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2666         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2667 }
2668
2669 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2670                                  struct tss_segment_32 *tss)
2671 {
2672         int ret;
2673         u8 cpl;
2674
2675         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2676                 return emulate_gp(ctxt, 0);
2677         ctxt->_eip = tss->eip;
2678         ctxt->eflags = tss->eflags | 2;
2679
2680         /* General purpose registers */
2681         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2682         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2683         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2684         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2685         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2686         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2687         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2688         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2689
2690         /*
2691          * SDM says that segment selectors are loaded before segment
2692          * descriptors.  This is important because CPL checks will
2693          * use CS.RPL.
2694          */
2695         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2696         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2697         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2698         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2699         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2700         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2701         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2702
2703         /*
2704          * If we're switching between Protected Mode and VM86, we need to make
2705          * sure to update the mode before loading the segment descriptors so
2706          * that the selectors are interpreted correctly.
2707          */
2708         if (ctxt->eflags & X86_EFLAGS_VM) {
2709                 ctxt->mode = X86EMUL_MODE_VM86;
2710                 cpl = 3;
2711         } else {
2712                 ctxt->mode = X86EMUL_MODE_PROT32;
2713                 cpl = tss->cs & 3;
2714         }
2715
2716         /*
2717          * Now load segment descriptors. If fault happenes at this stage
2718          * it is handled in a context of new task
2719          */
2720         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
2721                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
2722         if (ret != X86EMUL_CONTINUE)
2723                 return ret;
2724         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2725                                         X86_TRANSFER_TASK_SWITCH, NULL);
2726         if (ret != X86EMUL_CONTINUE)
2727                 return ret;
2728         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2729                                         X86_TRANSFER_TASK_SWITCH, NULL);
2730         if (ret != X86EMUL_CONTINUE)
2731                 return ret;
2732         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2733                                         X86_TRANSFER_TASK_SWITCH, NULL);
2734         if (ret != X86EMUL_CONTINUE)
2735                 return ret;
2736         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2737                                         X86_TRANSFER_TASK_SWITCH, NULL);
2738         if (ret != X86EMUL_CONTINUE)
2739                 return ret;
2740         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
2741                                         X86_TRANSFER_TASK_SWITCH, NULL);
2742         if (ret != X86EMUL_CONTINUE)
2743                 return ret;
2744         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
2745                                         X86_TRANSFER_TASK_SWITCH, NULL);
2746         if (ret != X86EMUL_CONTINUE)
2747                 return ret;
2748
2749         return X86EMUL_CONTINUE;
2750 }
2751
2752 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2753                           u16 tss_selector, u16 old_tss_sel,
2754                           ulong old_tss_base, struct desc_struct *new_desc)
2755 {
2756         const struct x86_emulate_ops *ops = ctxt->ops;
2757         struct tss_segment_32 tss_seg;
2758         int ret;
2759         u32 new_tss_base = get_desc_base(new_desc);
2760         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2761         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2762
2763         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2764                             &ctxt->exception);
2765         if (ret != X86EMUL_CONTINUE)
2766                 return ret;
2767
2768         save_state_to_tss32(ctxt, &tss_seg);
2769
2770         /* Only GP registers and segment selectors are saved */
2771         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2772                              ldt_sel_offset - eip_offset, &ctxt->exception);
2773         if (ret != X86EMUL_CONTINUE)
2774                 return ret;
2775
2776         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2777                             &ctxt->exception);
2778         if (ret != X86EMUL_CONTINUE)
2779                 return ret;
2780
2781         if (old_tss_sel != 0xffff) {
2782                 tss_seg.prev_task_link = old_tss_sel;
2783
2784                 ret = ops->write_std(ctxt, new_tss_base,
2785                                      &tss_seg.prev_task_link,
2786                                      sizeof tss_seg.prev_task_link,
2787                                      &ctxt->exception);
2788                 if (ret != X86EMUL_CONTINUE)
2789                         return ret;
2790         }
2791
2792         return load_state_from_tss32(ctxt, &tss_seg);
2793 }
2794
2795 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2796                                    u16 tss_selector, int idt_index, int reason,
2797                                    bool has_error_code, u32 error_code)
2798 {
2799         const struct x86_emulate_ops *ops = ctxt->ops;
2800         struct desc_struct curr_tss_desc, next_tss_desc;
2801         int ret;
2802         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2803         ulong old_tss_base =
2804                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2805         u32 desc_limit;
2806         ulong desc_addr;
2807
2808         /* FIXME: old_tss_base == ~0 ? */
2809
2810         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2811         if (ret != X86EMUL_CONTINUE)
2812                 return ret;
2813         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2814         if (ret != X86EMUL_CONTINUE)
2815                 return ret;
2816
2817         /* FIXME: check that next_tss_desc is tss */
2818
2819         /*
2820          * Check privileges. The three cases are task switch caused by...
2821          *
2822          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2823          * 2. Exception/IRQ/iret: No check is performed
2824          * 3. jmp/call to TSS/task-gate: No check is performed since the
2825          *    hardware checks it before exiting.
2826          */
2827         if (reason == TASK_SWITCH_GATE) {
2828                 if (idt_index != -1) {
2829                         /* Software interrupts */
2830                         struct desc_struct task_gate_desc;
2831                         int dpl;
2832
2833                         ret = read_interrupt_descriptor(ctxt, idt_index,
2834                                                         &task_gate_desc);
2835                         if (ret != X86EMUL_CONTINUE)
2836                                 return ret;
2837
2838                         dpl = task_gate_desc.dpl;
2839                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2840                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2841                 }
2842         }
2843
2844         desc_limit = desc_limit_scaled(&next_tss_desc);
2845         if (!next_tss_desc.p ||
2846             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2847              desc_limit < 0x2b)) {
2848                 return emulate_ts(ctxt, tss_selector & 0xfffc);
2849         }
2850
2851         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2852                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2853                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2854         }
2855
2856         if (reason == TASK_SWITCH_IRET)
2857                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2858
2859         /* set back link to prev task only if NT bit is set in eflags
2860            note that old_tss_sel is not used after this point */
2861         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2862                 old_tss_sel = 0xffff;
2863
2864         if (next_tss_desc.type & 8)
2865                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2866                                      old_tss_base, &next_tss_desc);
2867         else
2868                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2869                                      old_tss_base, &next_tss_desc);
2870         if (ret != X86EMUL_CONTINUE)
2871                 return ret;
2872
2873         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2874                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2875
2876         if (reason != TASK_SWITCH_IRET) {
2877                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2878                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2879         }
2880
2881         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2882         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2883
2884         if (has_error_code) {
2885                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2886                 ctxt->lock_prefix = 0;
2887                 ctxt->src.val = (unsigned long) error_code;
2888                 ret = em_push(ctxt);
2889         }
2890
2891         return ret;
2892 }
2893
2894 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2895                          u16 tss_selector, int idt_index, int reason,
2896                          bool has_error_code, u32 error_code)
2897 {
2898         int rc;
2899
2900         invalidate_registers(ctxt);
2901         ctxt->_eip = ctxt->eip;
2902         ctxt->dst.type = OP_NONE;
2903
2904         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2905                                      has_error_code, error_code);
2906
2907         if (rc == X86EMUL_CONTINUE) {
2908                 ctxt->eip = ctxt->_eip;
2909                 writeback_registers(ctxt);
2910         }
2911
2912         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2913 }
2914
2915 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2916                 struct operand *op)
2917 {
2918         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2919
2920         register_address_increment(ctxt, reg, df * op->bytes);
2921         op->addr.mem.ea = register_address(ctxt, reg);
2922 }
2923
2924 static int em_das(struct x86_emulate_ctxt *ctxt)
2925 {
2926         u8 al, old_al;
2927         bool af, cf, old_cf;
2928
2929         cf = ctxt->eflags & X86_EFLAGS_CF;
2930         al = ctxt->dst.val;
2931
2932         old_al = al;
2933         old_cf = cf;
2934         cf = false;
2935         af = ctxt->eflags & X86_EFLAGS_AF;
2936         if ((al & 0x0f) > 9 || af) {
2937                 al -= 6;
2938                 cf = old_cf | (al >= 250);
2939                 af = true;
2940         } else {
2941                 af = false;
2942         }
2943         if (old_al > 0x99 || old_cf) {
2944                 al -= 0x60;
2945                 cf = true;
2946         }
2947
2948         ctxt->dst.val = al;
2949         /* Set PF, ZF, SF */
2950         ctxt->src.type = OP_IMM;
2951         ctxt->src.val = 0;
2952         ctxt->src.bytes = 1;
2953         fastop(ctxt, em_or);
2954         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2955         if (cf)
2956                 ctxt->eflags |= X86_EFLAGS_CF;
2957         if (af)
2958                 ctxt->eflags |= X86_EFLAGS_AF;
2959         return X86EMUL_CONTINUE;
2960 }
2961
2962 static int em_aam(struct x86_emulate_ctxt *ctxt)
2963 {
2964         u8 al, ah;
2965
2966         if (ctxt->src.val == 0)
2967                 return emulate_de(ctxt);
2968
2969         al = ctxt->dst.val & 0xff;
2970         ah = al / ctxt->src.val;
2971         al %= ctxt->src.val;
2972
2973         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2974
2975         /* Set PF, ZF, SF */
2976         ctxt->src.type = OP_IMM;
2977         ctxt->src.val = 0;
2978         ctxt->src.bytes = 1;
2979         fastop(ctxt, em_or);
2980
2981         return X86EMUL_CONTINUE;
2982 }
2983
2984 static int em_aad(struct x86_emulate_ctxt *ctxt)
2985 {
2986         u8 al = ctxt->dst.val & 0xff;
2987         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2988
2989         al = (al + (ah * ctxt->src.val)) & 0xff;
2990
2991         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2992
2993         /* Set PF, ZF, SF */
2994         ctxt->src.type = OP_IMM;
2995         ctxt->src.val = 0;
2996         ctxt->src.bytes = 1;
2997         fastop(ctxt, em_or);
2998
2999         return X86EMUL_CONTINUE;
3000 }
3001
3002 static int em_call(struct x86_emulate_ctxt *ctxt)
3003 {
3004         int rc;
3005         long rel = ctxt->src.val;
3006
3007         ctxt->src.val = (unsigned long)ctxt->_eip;
3008         rc = jmp_rel(ctxt, rel);
3009         if (rc != X86EMUL_CONTINUE)
3010                 return rc;
3011         return em_push(ctxt);
3012 }
3013
3014 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3015 {
3016         u16 sel, old_cs;
3017         ulong old_eip;
3018         int rc;
3019         struct desc_struct old_desc, new_desc;
3020         const struct x86_emulate_ops *ops = ctxt->ops;
3021         int cpl = ctxt->ops->cpl(ctxt);
3022
3023         old_eip = ctxt->_eip;
3024         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3025
3026         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3027         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3028                                        X86_TRANSFER_CALL_JMP, &new_desc);
3029         if (rc != X86EMUL_CONTINUE)
3030                 return rc;
3031
3032         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3033         if (rc != X86EMUL_CONTINUE)
3034                 goto fail;
3035
3036         ctxt->src.val = old_cs;
3037         rc = em_push(ctxt);
3038         if (rc != X86EMUL_CONTINUE)
3039                 goto fail;
3040
3041         ctxt->src.val = old_eip;
3042         rc = em_push(ctxt);
3043         /* If we failed, we tainted the memory, but the very least we should
3044            restore cs */
3045         if (rc != X86EMUL_CONTINUE)
3046                 goto fail;
3047         return rc;
3048 fail:
3049         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3050         return rc;
3051
3052 }
3053
3054 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3055 {
3056         int rc;
3057         unsigned long eip;
3058
3059         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3060         if (rc != X86EMUL_CONTINUE)
3061                 return rc;
3062         rc = assign_eip_near(ctxt, eip);
3063         if (rc != X86EMUL_CONTINUE)
3064                 return rc;
3065         rsp_increment(ctxt, ctxt->src.val);
3066         return X86EMUL_CONTINUE;
3067 }
3068
3069 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3070 {
3071         /* Write back the register source. */
3072         ctxt->src.val = ctxt->dst.val;
3073         write_register_operand(&ctxt->src);
3074
3075         /* Write back the memory destination with implicit LOCK prefix. */
3076         ctxt->dst.val = ctxt->src.orig_val;
3077         ctxt->lock_prefix = 1;
3078         return X86EMUL_CONTINUE;
3079 }
3080
3081 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3082 {
3083         ctxt->dst.val = ctxt->src2.val;
3084         return fastop(ctxt, em_imul);
3085 }
3086
3087 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3088 {
3089         ctxt->dst.type = OP_REG;
3090         ctxt->dst.bytes = ctxt->src.bytes;
3091         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3092         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3093
3094         return X86EMUL_CONTINUE;
3095 }
3096
3097 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3098 {
3099         u64 tsc = 0;
3100
3101         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3102         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3103         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3104         return X86EMUL_CONTINUE;
3105 }
3106
3107 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3108 {
3109         u64 pmc;
3110
3111         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3112                 return emulate_gp(ctxt, 0);
3113         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3114         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3115         return X86EMUL_CONTINUE;
3116 }
3117
3118 static int em_mov(struct x86_emulate_ctxt *ctxt)
3119 {
3120         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3121         return X86EMUL_CONTINUE;
3122 }
3123
3124 #define FFL(x) bit(X86_FEATURE_##x)
3125
3126 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3127 {
3128         u32 ebx, ecx, edx, eax = 1;
3129         u16 tmp;
3130
3131         /*
3132          * Check MOVBE is set in the guest-visible CPUID leaf.
3133          */
3134         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3135         if (!(ecx & FFL(MOVBE)))
3136                 return emulate_ud(ctxt);
3137
3138         switch (ctxt->op_bytes) {
3139         case 2:
3140                 /*
3141                  * From MOVBE definition: "...When the operand size is 16 bits,
3142                  * the upper word of the destination register remains unchanged
3143                  * ..."
3144                  *
3145                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3146                  * rules so we have to do the operation almost per hand.
3147                  */
3148                 tmp = (u16)ctxt->src.val;
3149                 ctxt->dst.val &= ~0xffffUL;
3150                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3151                 break;
3152         case 4:
3153                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3154                 break;
3155         case 8:
3156                 ctxt->dst.val = swab64(ctxt->src.val);
3157                 break;
3158         default:
3159                 BUG();
3160         }
3161         return X86EMUL_CONTINUE;
3162 }
3163
3164 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3165 {
3166         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3167                 return emulate_gp(ctxt, 0);
3168
3169         /* Disable writeback. */
3170         ctxt->dst.type = OP_NONE;
3171         return X86EMUL_CONTINUE;
3172 }
3173
3174 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3175 {
3176         unsigned long val;
3177
3178         if (ctxt->mode == X86EMUL_MODE_PROT64)
3179                 val = ctxt->src.val & ~0ULL;
3180         else
3181                 val = ctxt->src.val & ~0U;
3182
3183         /* #UD condition is already handled. */
3184         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3185                 return emulate_gp(ctxt, 0);
3186
3187         /* Disable writeback. */
3188         ctxt->dst.type = OP_NONE;
3189         return X86EMUL_CONTINUE;
3190 }
3191
3192 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3193 {
3194         u64 msr_data;
3195
3196         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3197                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3198         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3199                 return emulate_gp(ctxt, 0);
3200
3201         return X86EMUL_CONTINUE;
3202 }
3203
3204 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3205 {
3206         u64 msr_data;
3207
3208         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3209                 return emulate_gp(ctxt, 0);
3210
3211         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3212         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3213         return X86EMUL_CONTINUE;
3214 }
3215
3216 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3217 {
3218         if (ctxt->modrm_reg > VCPU_SREG_GS)
3219                 return emulate_ud(ctxt);
3220
3221         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3222         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3223                 ctxt->dst.bytes = 2;
3224         return X86EMUL_CONTINUE;
3225 }
3226
3227 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3228 {
3229         u16 sel = ctxt->src.val;
3230
3231         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3232                 return emulate_ud(ctxt);
3233
3234         if (ctxt->modrm_reg == VCPU_SREG_SS)
3235                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3236
3237         /* Disable writeback. */
3238         ctxt->dst.type = OP_NONE;
3239         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3240 }
3241
3242 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3243 {
3244         u16 sel = ctxt->src.val;
3245
3246         /* Disable writeback. */
3247         ctxt->dst.type = OP_NONE;
3248         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3249 }
3250
3251 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3252 {
3253         u16 sel = ctxt->src.val;
3254
3255         /* Disable writeback. */
3256         ctxt->dst.type = OP_NONE;
3257         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3258 }
3259
3260 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3261 {
3262         int rc;
3263         ulong linear;
3264
3265         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3266         if (rc == X86EMUL_CONTINUE)
3267                 ctxt->ops->invlpg(ctxt, linear);
3268         /* Disable writeback. */
3269         ctxt->dst.type = OP_NONE;
3270         return X86EMUL_CONTINUE;
3271 }
3272
3273 static int em_clts(struct x86_emulate_ctxt *ctxt)
3274 {
3275         ulong cr0;
3276
3277         cr0 = ctxt->ops->get_cr(ctxt, 0);
3278         cr0 &= ~X86_CR0_TS;
3279         ctxt->ops->set_cr(ctxt, 0, cr0);
3280         return X86EMUL_CONTINUE;
3281 }
3282
3283 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3284 {
3285         int rc = ctxt->ops->fix_hypercall(ctxt);
3286
3287         if (rc != X86EMUL_CONTINUE)
3288                 return rc;
3289
3290         /* Let the processor re-execute the fixed hypercall */
3291         ctxt->_eip = ctxt->eip;
3292         /* Disable writeback. */
3293         ctxt->dst.type = OP_NONE;
3294         return X86EMUL_CONTINUE;
3295 }
3296
3297 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3298                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3299                                               struct desc_ptr *ptr))
3300 {
3301         struct desc_ptr desc_ptr;
3302
3303         if (ctxt->mode == X86EMUL_MODE_PROT64)
3304                 ctxt->op_bytes = 8;
3305         get(ctxt, &desc_ptr);
3306         if (ctxt->op_bytes == 2) {
3307                 ctxt->op_bytes = 4;
3308                 desc_ptr.address &= 0x00ffffff;
3309         }
3310         /* Disable writeback. */
3311         ctxt->dst.type = OP_NONE;
3312         return segmented_write(ctxt, ctxt->dst.addr.mem,
3313                                &desc_ptr, 2 + ctxt->op_bytes);
3314 }
3315
3316 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3317 {
3318         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3319 }
3320
3321 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3322 {
3323         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3324 }
3325
3326 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3327 {
3328         struct desc_ptr desc_ptr;
3329         int rc;
3330
3331         if (ctxt->mode == X86EMUL_MODE_PROT64)
3332                 ctxt->op_bytes = 8;
3333         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3334                              &desc_ptr.size, &desc_ptr.address,
3335                              ctxt->op_bytes);
3336         if (rc != X86EMUL_CONTINUE)
3337                 return rc;
3338         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3339             is_noncanonical_address(desc_ptr.address))
3340                 return emulate_gp(ctxt, 0);
3341         if (lgdt)
3342                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3343         else
3344                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3345         /* Disable writeback. */
3346         ctxt->dst.type = OP_NONE;
3347         return X86EMUL_CONTINUE;
3348 }
3349
3350 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3351 {
3352         return em_lgdt_lidt(ctxt, true);
3353 }
3354
3355 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3356 {
3357         int rc;
3358
3359         rc = ctxt->ops->fix_hypercall(ctxt);
3360
3361         /* Disable writeback. */
3362         ctxt->dst.type = OP_NONE;
3363         return rc;
3364 }
3365
3366 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3367 {
3368         return em_lgdt_lidt(ctxt, false);
3369 }
3370
3371 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3372 {
3373         if (ctxt->dst.type == OP_MEM)
3374                 ctxt->dst.bytes = 2;
3375         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3376         return X86EMUL_CONTINUE;
3377 }
3378
3379 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3380 {
3381         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3382                           | (ctxt->src.val & 0x0f));
3383         ctxt->dst.type = OP_NONE;
3384         return X86EMUL_CONTINUE;
3385 }
3386
3387 static int em_loop(struct x86_emulate_ctxt *ctxt)
3388 {
3389         int rc = X86EMUL_CONTINUE;
3390
3391         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3392         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3393             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3394                 rc = jmp_rel(ctxt, ctxt->src.val);
3395
3396         return rc;
3397 }
3398
3399 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3400 {
3401         int rc = X86EMUL_CONTINUE;
3402
3403         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3404                 rc = jmp_rel(ctxt, ctxt->src.val);
3405
3406         return rc;
3407 }
3408
3409 static int em_in(struct x86_emulate_ctxt *ctxt)
3410 {
3411         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3412                              &ctxt->dst.val))
3413                 return X86EMUL_IO_NEEDED;
3414
3415         return X86EMUL_CONTINUE;
3416 }
3417
3418 static int em_out(struct x86_emulate_ctxt *ctxt)
3419 {
3420         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3421                                     &ctxt->src.val, 1);
3422         /* Disable writeback. */
3423         ctxt->dst.type = OP_NONE;
3424         return X86EMUL_CONTINUE;
3425 }
3426
3427 static int em_cli(struct x86_emulate_ctxt *ctxt)
3428 {
3429         if (emulator_bad_iopl(ctxt))
3430                 return emulate_gp(ctxt, 0);
3431
3432         ctxt->eflags &= ~X86_EFLAGS_IF;
3433         return X86EMUL_CONTINUE;
3434 }
3435
3436 static int em_sti(struct x86_emulate_ctxt *ctxt)
3437 {
3438         if (emulator_bad_iopl(ctxt))
3439                 return emulate_gp(ctxt, 0);
3440
3441         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3442         ctxt->eflags |= X86_EFLAGS_IF;
3443         return X86EMUL_CONTINUE;
3444 }
3445
3446 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3447 {
3448         u32 eax, ebx, ecx, edx;
3449
3450         eax = reg_read(ctxt, VCPU_REGS_RAX);
3451         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3452         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3453         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3454         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3455         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3456         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3457         return X86EMUL_CONTINUE;
3458 }
3459
3460 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3461 {
3462         u32 flags;
3463
3464         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3465         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3466
3467         ctxt->eflags &= ~0xffUL;
3468         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3469         return X86EMUL_CONTINUE;
3470 }
3471
3472 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3473 {
3474         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3475         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3476         return X86EMUL_CONTINUE;
3477 }
3478
3479 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3480 {
3481         switch (ctxt->op_bytes) {
3482 #ifdef CONFIG_X86_64
3483         case 8:
3484                 asm("bswap %0" : "+r"(ctxt->dst.val));
3485                 break;
3486 #endif
3487         default:
3488                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3489                 break;
3490         }
3491         return X86EMUL_CONTINUE;
3492 }
3493
3494 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3495 {
3496         /* emulating clflush regardless of cpuid */
3497         return X86EMUL_CONTINUE;
3498 }
3499
3500 static bool valid_cr(int nr)
3501 {
3502         switch (nr) {
3503         case 0:
3504         case 2 ... 4:
3505         case 8:
3506                 return true;
3507         default:
3508                 return false;
3509         }
3510 }
3511
3512 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3513 {
3514         if (!valid_cr(ctxt->modrm_reg))
3515                 return emulate_ud(ctxt);
3516
3517         return X86EMUL_CONTINUE;
3518 }
3519
3520 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3521 {
3522         u64 new_val = ctxt->src.val64;
3523         int cr = ctxt->modrm_reg;
3524         u64 efer = 0;
3525
3526         static u64 cr_reserved_bits[] = {
3527                 0xffffffff00000000ULL,
3528                 0, 0, 0, /* CR3 checked later */
3529                 CR4_RESERVED_BITS,
3530                 0, 0, 0,
3531                 CR8_RESERVED_BITS,
3532         };
3533
3534         if (!valid_cr(cr))
3535                 return emulate_ud(ctxt);
3536
3537         if (new_val & cr_reserved_bits[cr])
3538                 return emulate_gp(ctxt, 0);
3539
3540         switch (cr) {
3541         case 0: {
3542                 u64 cr4;
3543                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3544                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3545                         return emulate_gp(ctxt, 0);
3546
3547                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3548                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3549
3550                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3551                     !(cr4 & X86_CR4_PAE))
3552                         return emulate_gp(ctxt, 0);
3553
3554                 break;
3555                 }
3556         case 3: {
3557                 u64 rsvd = 0;
3558
3559                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3560                 if (efer & EFER_LMA)
3561                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
3562
3563                 if (new_val & rsvd)
3564                         return emulate_gp(ctxt, 0);
3565
3566                 break;
3567                 }
3568         case 4: {
3569                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3570
3571                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3572                         return emulate_gp(ctxt, 0);
3573
3574                 break;
3575                 }
3576         }
3577
3578         return X86EMUL_CONTINUE;
3579 }
3580
3581 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3582 {
3583         unsigned long dr7;
3584
3585         ctxt->ops->get_dr(ctxt, 7, &dr7);
3586
3587         /* Check if DR7.Global_Enable is set */
3588         return dr7 & (1 << 13);
3589 }
3590
3591 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3592 {
3593         int dr = ctxt->modrm_reg;
3594         u64 cr4;
3595
3596         if (dr > 7)
3597                 return emulate_ud(ctxt);
3598
3599         cr4 = ctxt->ops->get_cr(ctxt, 4);
3600         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3601                 return emulate_ud(ctxt);
3602
3603         if (check_dr7_gd(ctxt)) {
3604                 ulong dr6;
3605
3606                 ctxt->ops->get_dr(ctxt, 6, &dr6);
3607                 dr6 &= ~15;
3608                 dr6 |= DR6_BD | DR6_RTM;
3609                 ctxt->ops->set_dr(ctxt, 6, dr6);
3610                 return emulate_db(ctxt);
3611         }
3612
3613         return X86EMUL_CONTINUE;
3614 }
3615
3616 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3617 {
3618         u64 new_val = ctxt->src.val64;
3619         int dr = ctxt->modrm_reg;
3620
3621         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3622                 return emulate_gp(ctxt, 0);
3623
3624         return check_dr_read(ctxt);
3625 }
3626
3627 static int check_svme(struct x86_emulate_ctxt *ctxt)
3628 {
3629         u64 efer;
3630
3631         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3632
3633         if (!(efer & EFER_SVME))
3634                 return emulate_ud(ctxt);
3635
3636         return X86EMUL_CONTINUE;
3637 }
3638
3639 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3640 {
3641         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3642
3643         /* Valid physical address? */
3644         if (rax & 0xffff000000000000ULL)
3645                 return emulate_gp(ctxt, 0);
3646
3647         return check_svme(ctxt);
3648 }
3649
3650 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3651 {
3652         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3653
3654         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3655                 return emulate_ud(ctxt);
3656
3657         return X86EMUL_CONTINUE;
3658 }
3659
3660 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3661 {
3662         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3663         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3664
3665         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3666             ctxt->ops->check_pmc(ctxt, rcx))
3667                 return emulate_gp(ctxt, 0);
3668
3669         return X86EMUL_CONTINUE;
3670 }
3671
3672 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3673 {
3674         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3675         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3676                 return emulate_gp(ctxt, 0);
3677
3678         return X86EMUL_CONTINUE;
3679 }
3680
3681 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3682 {
3683         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3684         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3685                 return emulate_gp(ctxt, 0);
3686
3687         return X86EMUL_CONTINUE;
3688 }
3689
3690 #define D(_y) { .flags = (_y) }
3691 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3692 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3693                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3694 #define N    D(NotImpl)
3695 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3696 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3697 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3698 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
3699 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3700 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3701 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3702 #define II(_f, _e, _i) \
3703         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3704 #define IIP(_f, _e, _i, _p) \
3705         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3706           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3707 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3708
3709 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3710 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3711 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3712 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3713 #define I2bvIP(_f, _e, _i, _p) \
3714         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3715
3716 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3717                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3718                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3719
3720 static const struct opcode group7_rm0[] = {
3721         N,
3722         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3723         N, N, N, N, N, N,
3724 };
3725
3726 static const struct opcode group7_rm1[] = {
3727         DI(SrcNone | Priv, monitor),
3728         DI(SrcNone | Priv, mwait),
3729         N, N, N, N, N, N,
3730 };
3731
3732 static const struct opcode group7_rm3[] = {
3733         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3734         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3735         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3736         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3737         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3738         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3739         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3740         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3741 };
3742
3743 static const struct opcode group7_rm7[] = {
3744         N,
3745         DIP(SrcNone, rdtscp, check_rdtsc),
3746         N, N, N, N, N, N,
3747 };
3748
3749 static const struct opcode group1[] = {
3750         F(Lock, em_add),
3751         F(Lock | PageTable, em_or),
3752         F(Lock, em_adc),
3753         F(Lock, em_sbb),
3754         F(Lock | PageTable, em_and),
3755         F(Lock, em_sub),
3756         F(Lock, em_xor),
3757         F(NoWrite, em_cmp),
3758 };
3759
3760 static const struct opcode group1A[] = {
3761         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3762 };
3763
3764 static const struct opcode group2[] = {
3765         F(DstMem | ModRM, em_rol),
3766         F(DstMem | ModRM, em_ror),
3767         F(DstMem | ModRM, em_rcl),
3768         F(DstMem | ModRM, em_rcr),
3769         F(DstMem | ModRM, em_shl),
3770         F(DstMem | ModRM, em_shr),
3771         F(DstMem | ModRM, em_shl),
3772         F(DstMem | ModRM, em_sar),
3773 };
3774
3775 static const struct opcode group3[] = {
3776         F(DstMem | SrcImm | NoWrite, em_test),
3777         F(DstMem | SrcImm | NoWrite, em_test),
3778         F(DstMem | SrcNone | Lock, em_not),
3779         F(DstMem | SrcNone | Lock, em_neg),
3780         F(DstXacc | Src2Mem, em_mul_ex),
3781         F(DstXacc | Src2Mem, em_imul_ex),
3782         F(DstXacc | Src2Mem, em_div_ex),
3783         F(DstXacc | Src2Mem, em_idiv_ex),
3784 };
3785
3786 static const struct opcode group4[] = {
3787         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3788         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3789         N, N, N, N, N, N,
3790 };
3791
3792 static const struct opcode group5[] = {
3793         F(DstMem | SrcNone | Lock,              em_inc),
3794         F(DstMem | SrcNone | Lock,              em_dec),
3795         I(SrcMem | NearBranch,                  em_call_near_abs),
3796         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3797         I(SrcMem | NearBranch,                  em_jmp_abs),
3798         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
3799         I(SrcMem | Stack,                       em_push), D(Undefined),
3800 };
3801
3802 static const struct opcode group6[] = {
3803         DI(Prot,        sldt),
3804         DI(Prot,        str),
3805         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3806         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3807         N, N, N, N,
3808 };
3809
3810 static const struct group_dual group7 = { {
3811         II(Mov | DstMem,                        em_sgdt, sgdt),
3812         II(Mov | DstMem,                        em_sidt, sidt),
3813         II(SrcMem | Priv,                       em_lgdt, lgdt),
3814         II(SrcMem | Priv,                       em_lidt, lidt),
3815         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3816         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3817         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3818 }, {
3819         EXT(0, group7_rm0),
3820         EXT(0, group7_rm1),
3821         N, EXT(0, group7_rm3),
3822         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3823         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3824         EXT(0, group7_rm7),
3825 } };
3826
3827 static const struct opcode group8[] = {
3828         N, N, N, N,
3829         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3830         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3831         F(DstMem | SrcImmByte | Lock,                   em_btr),
3832         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3833 };
3834
3835 static const struct group_dual group9 = { {
3836         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3837 }, {
3838         N, N, N, N, N, N, N, N,
3839 } };
3840
3841 static const struct opcode group11[] = {
3842         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3843         X7(D(Undefined)),
3844 };
3845
3846 static const struct gprefix pfx_0f_ae_7 = {
3847         I(SrcMem | ByteOp, em_clflush), N, N, N,
3848 };
3849
3850 static const struct group_dual group15 = { {
3851         N, N, N, N, N, N, N, GP(0, &pfx_0f_ae_7),
3852 }, {
3853         N, N, N, N, N, N, N, N,
3854 } };
3855
3856 static const struct gprefix pfx_0f_6f_0f_7f = {
3857         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3858 };
3859
3860 static const struct instr_dual instr_dual_0f_2b = {
3861         I(0, em_mov), N
3862 };
3863
3864 static const struct gprefix pfx_0f_2b = {
3865         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
3866 };
3867
3868 static const struct gprefix pfx_0f_28_0f_29 = {
3869         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3870 };
3871
3872 static const struct gprefix pfx_0f_e7 = {
3873         N, I(Sse, em_mov), N, N,
3874 };
3875
3876 static const struct escape escape_d9 = { {
3877         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
3878 }, {
3879         /* 0xC0 - 0xC7 */
3880         N, N, N, N, N, N, N, N,
3881         /* 0xC8 - 0xCF */
3882         N, N, N, N, N, N, N, N,
3883         /* 0xD0 - 0xC7 */
3884         N, N, N, N, N, N, N, N,
3885         /* 0xD8 - 0xDF */
3886         N, N, N, N, N, N, N, N,
3887         /* 0xE0 - 0xE7 */
3888         N, N, N, N, N, N, N, N,
3889         /* 0xE8 - 0xEF */
3890         N, N, N, N, N, N, N, N,
3891         /* 0xF0 - 0xF7 */
3892         N, N, N, N, N, N, N, N,
3893         /* 0xF8 - 0xFF */
3894         N, N, N, N, N, N, N, N,
3895 } };
3896
3897 static const struct escape escape_db = { {
3898         N, N, N, N, N, N, N, N,
3899 }, {
3900         /* 0xC0 - 0xC7 */
3901         N, N, N, N, N, N, N, N,
3902         /* 0xC8 - 0xCF */
3903         N, N, N, N, N, N, N, N,
3904         /* 0xD0 - 0xC7 */
3905         N, N, N, N, N, N, N, N,
3906         /* 0xD8 - 0xDF */
3907         N, N, N, N, N, N, N, N,
3908         /* 0xE0 - 0xE7 */
3909         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3910         /* 0xE8 - 0xEF */
3911         N, N, N, N, N, N, N, N,
3912         /* 0xF0 - 0xF7 */
3913         N, N, N, N, N, N, N, N,
3914         /* 0xF8 - 0xFF */
3915         N, N, N, N, N, N, N, N,
3916 } };
3917
3918 static const struct escape escape_dd = { {
3919         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
3920 }, {
3921         /* 0xC0 - 0xC7 */
3922         N, N, N, N, N, N, N, N,
3923         /* 0xC8 - 0xCF */
3924         N, N, N, N, N, N, N, N,
3925         /* 0xD0 - 0xC7 */
3926         N, N, N, N, N, N, N, N,
3927         /* 0xD8 - 0xDF */
3928         N, N, N, N, N, N, N, N,
3929         /* 0xE0 - 0xE7 */
3930         N, N, N, N, N, N, N, N,
3931         /* 0xE8 - 0xEF */
3932         N, N, N, N, N, N, N, N,
3933         /* 0xF0 - 0xF7 */
3934         N, N, N, N, N, N, N, N,
3935         /* 0xF8 - 0xFF */
3936         N, N, N, N, N, N, N, N,
3937 } };
3938
3939 static const struct instr_dual instr_dual_0f_c3 = {
3940         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
3941 };
3942
3943 static const struct opcode opcode_table[256] = {
3944         /* 0x00 - 0x07 */
3945         F6ALU(Lock, em_add),
3946         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3947         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3948         /* 0x08 - 0x0F */
3949         F6ALU(Lock | PageTable, em_or),
3950         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3951         N,
3952         /* 0x10 - 0x17 */
3953         F6ALU(Lock, em_adc),
3954         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3955         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3956         /* 0x18 - 0x1F */
3957         F6ALU(Lock, em_sbb),
3958         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3959         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3960         /* 0x20 - 0x27 */
3961         F6ALU(Lock | PageTable, em_and), N, N,
3962         /* 0x28 - 0x2F */
3963         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3964         /* 0x30 - 0x37 */
3965         F6ALU(Lock, em_xor), N, N,
3966         /* 0x38 - 0x3F */
3967         F6ALU(NoWrite, em_cmp), N, N,
3968         /* 0x40 - 0x4F */
3969         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3970         /* 0x50 - 0x57 */
3971         X8(I(SrcReg | Stack, em_push)),
3972         /* 0x58 - 0x5F */
3973         X8(I(DstReg | Stack, em_pop)),
3974         /* 0x60 - 0x67 */
3975         I(ImplicitOps | Stack | No64, em_pusha),
3976         I(ImplicitOps | Stack | No64, em_popa),
3977         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3978         N, N, N, N,
3979         /* 0x68 - 0x6F */
3980         I(SrcImm | Mov | Stack, em_push),
3981         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3982         I(SrcImmByte | Mov | Stack, em_push),
3983         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3984         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3985         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3986         /* 0x70 - 0x7F */
3987         X16(D(SrcImmByte | NearBranch)),
3988         /* 0x80 - 0x87 */
3989         G(ByteOp | DstMem | SrcImm, group1),
3990         G(DstMem | SrcImm, group1),
3991         G(ByteOp | DstMem | SrcImm | No64, group1),
3992         G(DstMem | SrcImmByte, group1),
3993         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3994         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3995         /* 0x88 - 0x8F */
3996         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3997         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3998         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3999         D(ModRM | SrcMem | NoAccess | DstReg),
4000         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4001         G(0, group1A),
4002         /* 0x90 - 0x97 */
4003         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4004         /* 0x98 - 0x9F */
4005         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4006         I(SrcImmFAddr | No64, em_call_far), N,
4007         II(ImplicitOps | Stack, em_pushf, pushf),
4008         II(ImplicitOps | Stack, em_popf, popf),
4009         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4010         /* 0xA0 - 0xA7 */
4011         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4012         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4013         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4014         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4015         /* 0xA8 - 0xAF */
4016         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4017         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4018         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4019         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4020         /* 0xB0 - 0xB7 */
4021         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4022         /* 0xB8 - 0xBF */
4023         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4024         /* 0xC0 - 0xC7 */
4025         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4026         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4027         I(ImplicitOps | NearBranch, em_ret),
4028         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4029         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4030         G(ByteOp, group11), G(0, group11),
4031         /* 0xC8 - 0xCF */
4032         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4033         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
4034         I(ImplicitOps | Stack, em_ret_far),
4035         D(ImplicitOps), DI(SrcImmByte, intn),
4036         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4037         /* 0xD0 - 0xD7 */
4038         G(Src2One | ByteOp, group2), G(Src2One, group2),
4039         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4040         I(DstAcc | SrcImmUByte | No64, em_aam),
4041         I(DstAcc | SrcImmUByte | No64, em_aad),
4042         F(DstAcc | ByteOp | No64, em_salc),
4043         I(DstAcc | SrcXLat | ByteOp, em_mov),
4044         /* 0xD8 - 0xDF */
4045         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4046         /* 0xE0 - 0xE7 */
4047         X3(I(SrcImmByte | NearBranch, em_loop)),
4048         I(SrcImmByte | NearBranch, em_jcxz),
4049         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4050         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4051         /* 0xE8 - 0xEF */
4052         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4053         I(SrcImmFAddr | No64, em_jmp_far),
4054         D(SrcImmByte | ImplicitOps | NearBranch),
4055         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4056         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4057         /* 0xF0 - 0xF7 */
4058         N, DI(ImplicitOps, icebp), N, N,
4059         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4060         G(ByteOp, group3), G(0, group3),
4061         /* 0xF8 - 0xFF */
4062         D(ImplicitOps), D(ImplicitOps),
4063         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4064         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4065 };
4066
4067 static const struct opcode twobyte_table[256] = {
4068         /* 0x00 - 0x0F */
4069         G(0, group6), GD(0, &group7), N, N,
4070         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4071         II(ImplicitOps | Priv, em_clts, clts), N,
4072         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4073         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4074         /* 0x10 - 0x1F */
4075         N, N, N, N, N, N, N, N,
4076         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4077         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4078         /* 0x20 - 0x2F */
4079         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4080         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4081         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4082                                                 check_cr_write),
4083         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4084                                                 check_dr_write),
4085         N, N, N, N,
4086         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4087         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4088         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4089         N, N, N, N,
4090         /* 0x30 - 0x3F */
4091         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4092         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4093         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4094         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4095         I(ImplicitOps | EmulateOnUD, em_sysenter),
4096         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4097         N, N,
4098         N, N, N, N, N, N, N, N,
4099         /* 0x40 - 0x4F */
4100         X16(D(DstReg | SrcMem | ModRM)),
4101         /* 0x50 - 0x5F */
4102         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4103         /* 0x60 - 0x6F */
4104         N, N, N, N,
4105         N, N, N, N,
4106         N, N, N, N,
4107         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4108         /* 0x70 - 0x7F */
4109         N, N, N, N,
4110         N, N, N, N,
4111         N, N, N, N,
4112         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4113         /* 0x80 - 0x8F */
4114         X16(D(SrcImm | NearBranch)),
4115         /* 0x90 - 0x9F */
4116         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4117         /* 0xA0 - 0xA7 */
4118         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4119         II(ImplicitOps, em_cpuid, cpuid),
4120         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4121         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4122         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4123         /* 0xA8 - 0xAF */
4124         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4125         DI(ImplicitOps, rsm),
4126         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4127         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4128         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4129         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4130         /* 0xB0 - 0xB7 */
4131         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
4132         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4133         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4134         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4135         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4136         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4137         /* 0xB8 - 0xBF */
4138         N, N,
4139         G(BitOp, group8),
4140         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4141         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
4142         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4143         /* 0xC0 - 0xC7 */
4144         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4145         N, ID(0, &instr_dual_0f_c3),
4146         N, N, N, GD(0, &group9),
4147         /* 0xC8 - 0xCF */
4148         X8(I(DstReg, em_bswap)),
4149         /* 0xD0 - 0xDF */
4150         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4151         /* 0xE0 - 0xEF */
4152         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4153         N, N, N, N, N, N, N, N,
4154         /* 0xF0 - 0xFF */
4155         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4156 };
4157
4158 static const struct instr_dual instr_dual_0f_38_f0 = {
4159         I(DstReg | SrcMem | Mov, em_movbe), N
4160 };
4161
4162 static const struct instr_dual instr_dual_0f_38_f1 = {
4163         I(DstMem | SrcReg | Mov, em_movbe), N
4164 };
4165
4166 static const struct gprefix three_byte_0f_38_f0 = {
4167         ID(0, &instr_dual_0f_38_f0), N, N, N
4168 };
4169
4170 static const struct gprefix three_byte_0f_38_f1 = {
4171         ID(0, &instr_dual_0f_38_f1), N, N, N
4172 };
4173
4174 /*
4175  * Insns below are selected by the prefix which indexed by the third opcode
4176  * byte.
4177  */
4178 static const struct opcode opcode_map_0f_38[256] = {
4179         /* 0x00 - 0x7f */
4180         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4181         /* 0x80 - 0xef */
4182         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4183         /* 0xf0 - 0xf1 */
4184         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4185         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4186         /* 0xf2 - 0xff */
4187         N, N, X4(N), X8(N)
4188 };
4189
4190 #undef D
4191 #undef N
4192 #undef G
4193 #undef GD
4194 #undef I
4195 #undef GP
4196 #undef EXT
4197
4198 #undef D2bv
4199 #undef D2bvIP
4200 #undef I2bv
4201 #undef I2bvIP
4202 #undef I6ALU
4203
4204 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4205 {
4206         unsigned size;
4207
4208         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4209         if (size == 8)
4210                 size = 4;
4211         return size;
4212 }
4213
4214 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4215                       unsigned size, bool sign_extension)
4216 {
4217         int rc = X86EMUL_CONTINUE;
4218
4219         op->type = OP_IMM;
4220         op->bytes = size;
4221         op->addr.mem.ea = ctxt->_eip;
4222         /* NB. Immediates are sign-extended as necessary. */
4223         switch (op->bytes) {
4224         case 1:
4225                 op->val = insn_fetch(s8, ctxt);
4226                 break;
4227         case 2:
4228                 op->val = insn_fetch(s16, ctxt);
4229                 break;
4230         case 4:
4231                 op->val = insn_fetch(s32, ctxt);
4232                 break;
4233         case 8:
4234                 op->val = insn_fetch(s64, ctxt);
4235                 break;
4236         }
4237         if (!sign_extension) {
4238                 switch (op->bytes) {
4239                 case 1:
4240                         op->val &= 0xff;
4241                         break;
4242                 case 2:
4243                         op->val &= 0xffff;
4244                         break;
4245                 case 4:
4246                         op->val &= 0xffffffff;
4247                         break;
4248                 }
4249         }
4250 done:
4251         return rc;
4252 }
4253
4254 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4255                           unsigned d)
4256 {
4257         int rc = X86EMUL_CONTINUE;
4258
4259         switch (d) {
4260         case OpReg:
4261                 decode_register_operand(ctxt, op);
4262                 break;
4263         case OpImmUByte:
4264                 rc = decode_imm(ctxt, op, 1, false);
4265                 break;
4266         case OpMem:
4267                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4268         mem_common:
4269                 *op = ctxt->memop;
4270                 ctxt->memopp = op;
4271                 if (ctxt->d & BitOp)
4272                         fetch_bit_operand(ctxt);
4273                 op->orig_val = op->val;
4274                 break;
4275         case OpMem64:
4276                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4277                 goto mem_common;
4278         case OpAcc:
4279                 op->type = OP_REG;
4280                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4281                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4282                 fetch_register_operand(op);
4283                 op->orig_val = op->val;
4284                 break;
4285         case OpAccLo:
4286                 op->type = OP_REG;
4287                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4288                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4289                 fetch_register_operand(op);
4290                 op->orig_val = op->val;
4291                 break;
4292         case OpAccHi:
4293                 if (ctxt->d & ByteOp) {
4294                         op->type = OP_NONE;
4295                         break;
4296                 }
4297                 op->type = OP_REG;
4298                 op->bytes = ctxt->op_bytes;
4299                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4300                 fetch_register_operand(op);
4301                 op->orig_val = op->val;
4302                 break;
4303         case OpDI:
4304                 op->type = OP_MEM;
4305                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4306                 op->addr.mem.ea =
4307                         register_address(ctxt, VCPU_REGS_RDI);
4308                 op->addr.mem.seg = VCPU_SREG_ES;
4309                 op->val = 0;
4310                 op->count = 1;
4311                 break;
4312         case OpDX:
4313                 op->type = OP_REG;
4314                 op->bytes = 2;
4315                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4316                 fetch_register_operand(op);
4317                 break;
4318         case OpCL:
4319                 op->type = OP_IMM;
4320                 op->bytes = 1;
4321                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4322                 break;
4323         case OpImmByte:
4324                 rc = decode_imm(ctxt, op, 1, true);
4325                 break;
4326         case OpOne:
4327                 op->type = OP_IMM;
4328                 op->bytes = 1;
4329                 op->val = 1;
4330                 break;
4331         case OpImm:
4332                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4333                 break;
4334         case OpImm64:
4335                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4336                 break;
4337         case OpMem8:
4338                 ctxt->memop.bytes = 1;
4339                 if (ctxt->memop.type == OP_REG) {
4340                         ctxt->memop.addr.reg = decode_register(ctxt,
4341                                         ctxt->modrm_rm, true);
4342                         fetch_register_operand(&ctxt->memop);
4343                 }
4344                 goto mem_common;
4345         case OpMem16:
4346                 ctxt->memop.bytes = 2;
4347                 goto mem_common;
4348         case OpMem32:
4349                 ctxt->memop.bytes = 4;
4350                 goto mem_common;
4351         case OpImmU16:
4352                 rc = decode_imm(ctxt, op, 2, false);
4353                 break;
4354         case OpImmU:
4355                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4356                 break;
4357         case OpSI:
4358                 op->type = OP_MEM;
4359                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4360                 op->addr.mem.ea =
4361                         register_address(ctxt, VCPU_REGS_RSI);
4362                 op->addr.mem.seg = ctxt->seg_override;
4363                 op->val = 0;
4364                 op->count = 1;
4365                 break;
4366         case OpXLat:
4367                 op->type = OP_MEM;
4368                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4369                 op->addr.mem.ea =
4370                         address_mask(ctxt,
4371                                 reg_read(ctxt, VCPU_REGS_RBX) +
4372                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4373                 op->addr.mem.seg = ctxt->seg_override;
4374                 op->val = 0;
4375                 break;
4376         case OpImmFAddr:
4377                 op->type = OP_IMM;
4378                 op->addr.mem.ea = ctxt->_eip;
4379                 op->bytes = ctxt->op_bytes + 2;
4380                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4381                 break;
4382         case OpMemFAddr:
4383                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4384                 goto mem_common;
4385         case OpES:
4386                 op->type = OP_IMM;
4387                 op->val = VCPU_SREG_ES;
4388                 break;
4389         case OpCS:
4390                 op->type = OP_IMM;
4391                 op->val = VCPU_SREG_CS;
4392                 break;
4393         case OpSS:
4394                 op->type = OP_IMM;
4395                 op->val = VCPU_SREG_SS;
4396                 break;
4397         case OpDS:
4398                 op->type = OP_IMM;
4399                 op->val = VCPU_SREG_DS;
4400                 break;
4401         case OpFS:
4402                 op->type = OP_IMM;
4403                 op->val = VCPU_SREG_FS;
4404                 break;
4405         case OpGS:
4406                 op->type = OP_IMM;
4407                 op->val = VCPU_SREG_GS;
4408                 break;
4409         case OpImplicit:
4410                 /* Special instructions do their own operand decoding. */
4411         default:
4412                 op->type = OP_NONE; /* Disable writeback. */
4413                 break;
4414         }
4415
4416 done:
4417         return rc;
4418 }
4419
4420 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4421 {
4422         int rc = X86EMUL_CONTINUE;
4423         int mode = ctxt->mode;
4424         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4425         bool op_prefix = false;
4426         bool has_seg_override = false;
4427         struct opcode opcode;
4428
4429         ctxt->memop.type = OP_NONE;
4430         ctxt->memopp = NULL;
4431         ctxt->_eip = ctxt->eip;
4432         ctxt->fetch.ptr = ctxt->fetch.data;
4433         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4434         ctxt->opcode_len = 1;
4435         if (insn_len > 0)
4436                 memcpy(ctxt->fetch.data, insn, insn_len);
4437         else {
4438                 rc = __do_insn_fetch_bytes(ctxt, 1);
4439                 if (rc != X86EMUL_CONTINUE)
4440                         return rc;
4441         }
4442
4443         switch (mode) {
4444         case X86EMUL_MODE_REAL:
4445         case X86EMUL_MODE_VM86:
4446         case X86EMUL_MODE_PROT16:
4447                 def_op_bytes = def_ad_bytes = 2;
4448                 break;
4449         case X86EMUL_MODE_PROT32:
4450                 def_op_bytes = def_ad_bytes = 4;
4451                 break;
4452 #ifdef CONFIG_X86_64
4453         case X86EMUL_MODE_PROT64:
4454                 def_op_bytes = 4;
4455                 def_ad_bytes = 8;
4456                 break;
4457 #endif
4458         default:
4459                 return EMULATION_FAILED;
4460         }
4461
4462         ctxt->op_bytes = def_op_bytes;
4463         ctxt->ad_bytes = def_ad_bytes;
4464
4465         /* Legacy prefixes. */
4466         for (;;) {
4467                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4468                 case 0x66:      /* operand-size override */
4469                         op_prefix = true;
4470                         /* switch between 2/4 bytes */
4471                         ctxt->op_bytes = def_op_bytes ^ 6;
4472                         break;
4473                 case 0x67:      /* address-size override */
4474                         if (mode == X86EMUL_MODE_PROT64)
4475                                 /* switch between 4/8 bytes */
4476                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4477                         else
4478                                 /* switch between 2/4 bytes */
4479                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4480                         break;
4481                 case 0x26:      /* ES override */
4482                 case 0x2e:      /* CS override */
4483                 case 0x36:      /* SS override */
4484                 case 0x3e:      /* DS override */
4485                         has_seg_override = true;
4486                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4487                         break;
4488                 case 0x64:      /* FS override */
4489                 case 0x65:      /* GS override */
4490                         has_seg_override = true;
4491                         ctxt->seg_override = ctxt->b & 7;
4492                         break;
4493                 case 0x40 ... 0x4f: /* REX */
4494                         if (mode != X86EMUL_MODE_PROT64)
4495                                 goto done_prefixes;
4496                         ctxt->rex_prefix = ctxt->b;
4497                         continue;
4498                 case 0xf0:      /* LOCK */
4499                         ctxt->lock_prefix = 1;
4500                         break;
4501                 case 0xf2:      /* REPNE/REPNZ */
4502                 case 0xf3:      /* REP/REPE/REPZ */
4503                         ctxt->rep_prefix = ctxt->b;
4504                         break;
4505                 default:
4506                         goto done_prefixes;
4507                 }
4508
4509                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4510
4511                 ctxt->rex_prefix = 0;
4512         }
4513
4514 done_prefixes:
4515
4516         /* REX prefix. */
4517         if (ctxt->rex_prefix & 8)
4518                 ctxt->op_bytes = 8;     /* REX.W */
4519
4520         /* Opcode byte(s). */
4521         opcode = opcode_table[ctxt->b];
4522         /* Two-byte opcode? */
4523         if (ctxt->b == 0x0f) {
4524                 ctxt->opcode_len = 2;
4525                 ctxt->b = insn_fetch(u8, ctxt);
4526                 opcode = twobyte_table[ctxt->b];
4527
4528                 /* 0F_38 opcode map */
4529                 if (ctxt->b == 0x38) {
4530                         ctxt->opcode_len = 3;
4531                         ctxt->b = insn_fetch(u8, ctxt);
4532                         opcode = opcode_map_0f_38[ctxt->b];
4533                 }
4534         }
4535         ctxt->d = opcode.flags;
4536
4537         if (ctxt->d & ModRM)
4538                 ctxt->modrm = insn_fetch(u8, ctxt);
4539
4540         /* vex-prefix instructions are not implemented */
4541         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4542             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
4543                 ctxt->d = NotImpl;
4544         }
4545
4546         while (ctxt->d & GroupMask) {
4547                 switch (ctxt->d & GroupMask) {
4548                 case Group:
4549                         goffset = (ctxt->modrm >> 3) & 7;
4550                         opcode = opcode.u.group[goffset];
4551                         break;
4552                 case GroupDual:
4553                         goffset = (ctxt->modrm >> 3) & 7;
4554                         if ((ctxt->modrm >> 6) == 3)
4555                                 opcode = opcode.u.gdual->mod3[goffset];
4556                         else
4557                                 opcode = opcode.u.gdual->mod012[goffset];
4558                         break;
4559                 case RMExt:
4560                         goffset = ctxt->modrm & 7;
4561                         opcode = opcode.u.group[goffset];
4562                         break;
4563                 case Prefix:
4564                         if (ctxt->rep_prefix && op_prefix)
4565                                 return EMULATION_FAILED;
4566                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4567                         switch (simd_prefix) {
4568                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4569                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4570                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4571                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4572                         }
4573                         break;
4574                 case Escape:
4575                         if (ctxt->modrm > 0xbf)
4576                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4577                         else
4578                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4579                         break;
4580                 case InstrDual:
4581                         if ((ctxt->modrm >> 6) == 3)
4582                                 opcode = opcode.u.idual->mod3;
4583                         else
4584                                 opcode = opcode.u.idual->mod012;
4585                         break;
4586                 default:
4587                         return EMULATION_FAILED;
4588                 }
4589
4590                 ctxt->d &= ~(u64)GroupMask;
4591                 ctxt->d |= opcode.flags;
4592         }
4593
4594         /* Unrecognised? */
4595         if (ctxt->d == 0)
4596                 return EMULATION_FAILED;
4597
4598         ctxt->execute = opcode.u.execute;
4599
4600         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
4601                 return EMULATION_FAILED;
4602
4603         if (unlikely(ctxt->d &
4604             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
4605              No16))) {
4606                 /*
4607                  * These are copied unconditionally here, and checked unconditionally
4608                  * in x86_emulate_insn.
4609                  */
4610                 ctxt->check_perm = opcode.check_perm;
4611                 ctxt->intercept = opcode.intercept;
4612
4613                 if (ctxt->d & NotImpl)
4614                         return EMULATION_FAILED;
4615
4616                 if (mode == X86EMUL_MODE_PROT64) {
4617                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
4618                                 ctxt->op_bytes = 8;
4619                         else if (ctxt->d & NearBranch)
4620                                 ctxt->op_bytes = 8;
4621                 }
4622
4623                 if (ctxt->d & Op3264) {
4624                         if (mode == X86EMUL_MODE_PROT64)
4625                                 ctxt->op_bytes = 8;
4626                         else
4627                                 ctxt->op_bytes = 4;
4628                 }
4629
4630                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
4631                         ctxt->op_bytes = 4;
4632
4633                 if (ctxt->d & Sse)
4634                         ctxt->op_bytes = 16;
4635                 else if (ctxt->d & Mmx)
4636                         ctxt->op_bytes = 8;
4637         }
4638
4639         /* ModRM and SIB bytes. */
4640         if (ctxt->d & ModRM) {
4641                 rc = decode_modrm(ctxt, &ctxt->memop);
4642                 if (!has_seg_override) {
4643                         has_seg_override = true;
4644                         ctxt->seg_override = ctxt->modrm_seg;
4645                 }
4646         } else if (ctxt->d & MemAbs)
4647                 rc = decode_abs(ctxt, &ctxt->memop);
4648         if (rc != X86EMUL_CONTINUE)
4649                 goto done;
4650
4651         if (!has_seg_override)
4652                 ctxt->seg_override = VCPU_SREG_DS;
4653
4654         ctxt->memop.addr.mem.seg = ctxt->seg_override;
4655
4656         /*
4657          * Decode and fetch the source operand: register, memory
4658          * or immediate.
4659          */
4660         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4661         if (rc != X86EMUL_CONTINUE)
4662                 goto done;
4663
4664         /*
4665          * Decode and fetch the second source operand: register, memory
4666          * or immediate.
4667          */
4668         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4669         if (rc != X86EMUL_CONTINUE)
4670                 goto done;
4671
4672         /* Decode and fetch the destination operand: register or memory. */
4673         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4674
4675         if (ctxt->rip_relative)
4676                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
4677                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
4678
4679 done:
4680         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4681 }
4682
4683 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4684 {
4685         return ctxt->d & PageTable;
4686 }
4687
4688 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4689 {
4690         /* The second termination condition only applies for REPE
4691          * and REPNE. Test if the repeat string operation prefix is
4692          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4693          * corresponding termination condition according to:
4694          *      - if REPE/REPZ and ZF = 0 then done
4695          *      - if REPNE/REPNZ and ZF = 1 then done
4696          */
4697         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4698              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4699             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4700                  ((ctxt->eflags & EFLG_ZF) == 0))
4701                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4702                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4703                 return true;
4704
4705         return false;
4706 }
4707
4708 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4709 {
4710         bool fault = false;
4711
4712         ctxt->ops->get_fpu(ctxt);
4713         asm volatile("1: fwait \n\t"
4714                      "2: \n\t"
4715                      ".pushsection .fixup,\"ax\" \n\t"
4716                      "3: \n\t"
4717                      "movb $1, %[fault] \n\t"
4718                      "jmp 2b \n\t"
4719                      ".popsection \n\t"
4720                      _ASM_EXTABLE(1b, 3b)
4721                      : [fault]"+qm"(fault));
4722         ctxt->ops->put_fpu(ctxt);
4723
4724         if (unlikely(fault))
4725                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4726
4727         return X86EMUL_CONTINUE;
4728 }
4729
4730 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4731                                        struct operand *op)
4732 {
4733         if (op->type == OP_MM)
4734                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4735 }
4736
4737 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4738 {
4739         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4740         if (!(ctxt->d & ByteOp))
4741                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4742         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4743             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4744               [fastop]"+S"(fop)
4745             : "c"(ctxt->src2.val));
4746         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4747         if (!fop) /* exception is returned in fop variable */
4748                 return emulate_de(ctxt);
4749         return X86EMUL_CONTINUE;
4750 }
4751
4752 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
4753 {
4754         memset(&ctxt->rip_relative, 0,
4755                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
4756
4757         ctxt->io_read.pos = 0;
4758         ctxt->io_read.end = 0;
4759         ctxt->mem_read.end = 0;
4760 }
4761
4762 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4763 {
4764         const struct x86_emulate_ops *ops = ctxt->ops;
4765         int rc = X86EMUL_CONTINUE;
4766         int saved_dst_type = ctxt->dst.type;
4767
4768         ctxt->mem_read.pos = 0;
4769
4770         /* LOCK prefix is allowed only with some instructions */
4771         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4772                 rc = emulate_ud(ctxt);
4773                 goto done;
4774         }
4775
4776         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4777                 rc = emulate_ud(ctxt);
4778                 goto done;
4779         }
4780
4781         if (unlikely(ctxt->d &
4782                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
4783                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4784                                 (ctxt->d & Undefined)) {
4785                         rc = emulate_ud(ctxt);
4786                         goto done;
4787                 }
4788
4789                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4790                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4791                         rc = emulate_ud(ctxt);
4792                         goto done;
4793                 }
4794
4795                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4796                         rc = emulate_nm(ctxt);
4797                         goto done;
4798                 }
4799
4800                 if (ctxt->d & Mmx) {
4801                         rc = flush_pending_x87_faults(ctxt);
4802                         if (rc != X86EMUL_CONTINUE)
4803                                 goto done;
4804                         /*
4805                          * Now that we know the fpu is exception safe, we can fetch
4806                          * operands from it.
4807                          */
4808                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
4809                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4810                         if (!(ctxt->d & Mov))
4811                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4812                 }
4813
4814                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4815                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4816                                                       X86_ICPT_PRE_EXCEPT);
4817                         if (rc != X86EMUL_CONTINUE)
4818                                 goto done;
4819                 }
4820
4821                 /* Instruction can only be executed in protected mode */
4822                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4823                         rc = emulate_ud(ctxt);
4824                         goto done;
4825                 }
4826
4827                 /* Privileged instruction can be executed only in CPL=0 */
4828                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4829                         if (ctxt->d & PrivUD)
4830                                 rc = emulate_ud(ctxt);
4831                         else
4832                                 rc = emulate_gp(ctxt, 0);
4833                         goto done;
4834                 }
4835
4836                 /* Do instruction specific permission checks */
4837                 if (ctxt->d & CheckPerm) {
4838                         rc = ctxt->check_perm(ctxt);
4839                         if (rc != X86EMUL_CONTINUE)
4840                                 goto done;
4841                 }
4842
4843                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4844                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4845                                                       X86_ICPT_POST_EXCEPT);
4846                         if (rc != X86EMUL_CONTINUE)
4847                                 goto done;
4848                 }
4849
4850                 if (ctxt->rep_prefix && (ctxt->d & String)) {
4851                         /* All REP prefixes have the same first termination condition */
4852                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4853                                 ctxt->eip = ctxt->_eip;
4854                                 ctxt->eflags &= ~EFLG_RF;
4855                                 goto done;
4856                         }
4857                 }
4858         }
4859
4860         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4861                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4862                                     ctxt->src.valptr, ctxt->src.bytes);
4863                 if (rc != X86EMUL_CONTINUE)
4864                         goto done;
4865                 ctxt->src.orig_val64 = ctxt->src.val64;
4866         }
4867
4868         if (ctxt->src2.type == OP_MEM) {
4869                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4870                                     &ctxt->src2.val, ctxt->src2.bytes);
4871                 if (rc != X86EMUL_CONTINUE)
4872                         goto done;
4873         }
4874
4875         if ((ctxt->d & DstMask) == ImplicitOps)
4876                 goto special_insn;
4877
4878
4879         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4880                 /* optimisation - avoid slow emulated read if Mov */
4881                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4882                                    &ctxt->dst.val, ctxt->dst.bytes);
4883                 if (rc != X86EMUL_CONTINUE)
4884                         goto done;
4885         }
4886         ctxt->dst.orig_val = ctxt->dst.val;
4887
4888 special_insn:
4889
4890         if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4891                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4892                                               X86_ICPT_POST_MEMACCESS);
4893                 if (rc != X86EMUL_CONTINUE)
4894                         goto done;
4895         }
4896
4897         if (ctxt->rep_prefix && (ctxt->d & String))
4898                 ctxt->eflags |= EFLG_RF;
4899         else
4900                 ctxt->eflags &= ~EFLG_RF;
4901
4902         if (ctxt->execute) {
4903                 if (ctxt->d & Fastop) {
4904                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4905                         rc = fastop(ctxt, fop);
4906                         if (rc != X86EMUL_CONTINUE)
4907                                 goto done;
4908                         goto writeback;
4909                 }
4910                 rc = ctxt->execute(ctxt);
4911                 if (rc != X86EMUL_CONTINUE)
4912                         goto done;
4913                 goto writeback;
4914         }
4915
4916         if (ctxt->opcode_len == 2)
4917                 goto twobyte_insn;
4918         else if (ctxt->opcode_len == 3)
4919                 goto threebyte_insn;
4920
4921         switch (ctxt->b) {
4922         case 0x63:              /* movsxd */
4923                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4924                         goto cannot_emulate;
4925                 ctxt->dst.val = (s32) ctxt->src.val;
4926                 break;
4927         case 0x70 ... 0x7f: /* jcc (short) */
4928                 if (test_cc(ctxt->b, ctxt->eflags))
4929                         rc = jmp_rel(ctxt, ctxt->src.val);
4930                 break;
4931         case 0x8d: /* lea r16/r32, m */
4932                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4933                 break;
4934         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4935                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4936                         ctxt->dst.type = OP_NONE;
4937                 else
4938                         rc = em_xchg(ctxt);
4939                 break;
4940         case 0x98: /* cbw/cwde/cdqe */
4941                 switch (ctxt->op_bytes) {
4942                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4943                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4944                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4945                 }
4946                 break;
4947         case 0xcc:              /* int3 */
4948                 rc = emulate_int(ctxt, 3);
4949                 break;
4950         case 0xcd:              /* int n */
4951                 rc = emulate_int(ctxt, ctxt->src.val);
4952                 break;
4953         case 0xce:              /* into */
4954                 if (ctxt->eflags & EFLG_OF)
4955                         rc = emulate_int(ctxt, 4);
4956                 break;
4957         case 0xe9: /* jmp rel */
4958         case 0xeb: /* jmp rel short */
4959                 rc = jmp_rel(ctxt, ctxt->src.val);
4960                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4961                 break;
4962         case 0xf4:              /* hlt */
4963                 ctxt->ops->halt(ctxt);
4964                 break;
4965         case 0xf5:      /* cmc */
4966                 /* complement carry flag from eflags reg */
4967                 ctxt->eflags ^= EFLG_CF;
4968                 break;
4969         case 0xf8: /* clc */
4970                 ctxt->eflags &= ~EFLG_CF;
4971                 break;
4972         case 0xf9: /* stc */
4973                 ctxt->eflags |= EFLG_CF;
4974                 break;
4975         case 0xfc: /* cld */
4976                 ctxt->eflags &= ~EFLG_DF;
4977                 break;
4978         case 0xfd: /* std */
4979                 ctxt->eflags |= EFLG_DF;
4980                 break;
4981         default:
4982                 goto cannot_emulate;
4983         }
4984
4985         if (rc != X86EMUL_CONTINUE)
4986                 goto done;
4987
4988 writeback:
4989         if (ctxt->d & SrcWrite) {
4990                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4991                 rc = writeback(ctxt, &ctxt->src);
4992                 if (rc != X86EMUL_CONTINUE)
4993                         goto done;
4994         }
4995         if (!(ctxt->d & NoWrite)) {
4996                 rc = writeback(ctxt, &ctxt->dst);
4997                 if (rc != X86EMUL_CONTINUE)
4998                         goto done;
4999         }
5000
5001         /*
5002          * restore dst type in case the decoding will be reused
5003          * (happens for string instruction )
5004          */
5005         ctxt->dst.type = saved_dst_type;
5006
5007         if ((ctxt->d & SrcMask) == SrcSI)
5008                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5009
5010         if ((ctxt->d & DstMask) == DstDI)
5011                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5012
5013         if (ctxt->rep_prefix && (ctxt->d & String)) {
5014                 unsigned int count;
5015                 struct read_cache *r = &ctxt->io_read;
5016                 if ((ctxt->d & SrcMask) == SrcSI)
5017                         count = ctxt->src.count;
5018                 else
5019                         count = ctxt->dst.count;
5020                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5021
5022                 if (!string_insn_completed(ctxt)) {
5023                         /*
5024                          * Re-enter guest when pio read ahead buffer is empty
5025                          * or, if it is not used, after each 1024 iteration.
5026                          */
5027                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5028                             (r->end == 0 || r->end != r->pos)) {
5029                                 /*
5030                                  * Reset read cache. Usually happens before
5031                                  * decode, but since instruction is restarted
5032                                  * we have to do it here.
5033                                  */
5034                                 ctxt->mem_read.end = 0;
5035                                 writeback_registers(ctxt);
5036                                 return EMULATION_RESTART;
5037                         }
5038                         goto done; /* skip rip writeback */
5039                 }
5040                 ctxt->eflags &= ~EFLG_RF;
5041         }
5042
5043         ctxt->eip = ctxt->_eip;
5044
5045 done:
5046         if (rc == X86EMUL_PROPAGATE_FAULT) {
5047                 WARN_ON(ctxt->exception.vector > 0x1f);
5048                 ctxt->have_exception = true;
5049         }
5050         if (rc == X86EMUL_INTERCEPTED)
5051                 return EMULATION_INTERCEPTED;
5052
5053         if (rc == X86EMUL_CONTINUE)
5054                 writeback_registers(ctxt);
5055
5056         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5057
5058 twobyte_insn:
5059         switch (ctxt->b) {
5060         case 0x09:              /* wbinvd */
5061                 (ctxt->ops->wbinvd)(ctxt);
5062                 break;
5063         case 0x08:              /* invd */
5064         case 0x0d:              /* GrpP (prefetch) */
5065         case 0x18:              /* Grp16 (prefetch/nop) */
5066         case 0x1f:              /* nop */
5067                 break;
5068         case 0x20: /* mov cr, reg */
5069                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5070                 break;
5071         case 0x21: /* mov from dr to reg */
5072                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5073                 break;
5074         case 0x40 ... 0x4f:     /* cmov */
5075                 if (test_cc(ctxt->b, ctxt->eflags))
5076                         ctxt->dst.val = ctxt->src.val;
5077                 else if (ctxt->mode != X86EMUL_MODE_PROT64 ||
5078                          ctxt->op_bytes != 4)
5079                         ctxt->dst.type = OP_NONE; /* no writeback */
5080                 break;
5081         case 0x80 ... 0x8f: /* jnz rel, etc*/
5082                 if (test_cc(ctxt->b, ctxt->eflags))
5083                         rc = jmp_rel(ctxt, ctxt->src.val);
5084                 break;
5085         case 0x90 ... 0x9f:     /* setcc r/m8 */
5086                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5087                 break;
5088         case 0xb6 ... 0xb7:     /* movzx */
5089                 ctxt->dst.bytes = ctxt->op_bytes;
5090                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5091                                                        : (u16) ctxt->src.val;
5092                 break;
5093         case 0xbe ... 0xbf:     /* movsx */
5094                 ctxt->dst.bytes = ctxt->op_bytes;
5095                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5096                                                         (s16) ctxt->src.val;
5097                 break;
5098         default:
5099                 goto cannot_emulate;
5100         }
5101
5102 threebyte_insn:
5103
5104         if (rc != X86EMUL_CONTINUE)
5105                 goto done;
5106
5107         goto writeback;
5108
5109 cannot_emulate:
5110         return EMULATION_FAILED;
5111 }
5112
5113 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5114 {
5115         invalidate_registers(ctxt);
5116 }
5117
5118 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5119 {
5120         writeback_registers(ctxt);
5121 }