arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstMem16    (OpMem16 << DstShift)
  90 #define DstImmUByte (OpImmUByte << DstShift)
  91 #define DstDX       (OpDX << DstShift)
  92 #define DstAccLo    (OpAccLo << DstShift)
  93 #define DstMask     (OpMask << DstShift)
  94 /* Source operand type. */
  95 #define SrcShift    6
  96 #define SrcNone     (OpNone << SrcShift)
  97 #define SrcReg      (OpReg << SrcShift)
  98 #define SrcMem      (OpMem << SrcShift)
  99 #define SrcMem16    (OpMem16 << SrcShift)
 100 #define SrcMem32    (OpMem32 << SrcShift)
 101 #define SrcImm      (OpImm << SrcShift)
 102 #define SrcImmByte  (OpImmByte << SrcShift)
 103 #define SrcOne      (OpOne << SrcShift)
 104 #define SrcImmUByte (OpImmUByte << SrcShift)
 105 #define SrcImmU     (OpImmU << SrcShift)
 106 #define SrcSI       (OpSI << SrcShift)
 107 #define SrcXLat     (OpXLat << SrcShift)
 108 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 109 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 110 #define SrcAcc      (OpAcc << SrcShift)
 111 #define SrcImmU16   (OpImmU16 << SrcShift)
 112 #define SrcImm64    (OpImm64 << SrcShift)
 113 #define SrcDX       (OpDX << SrcShift)
 114 #define SrcMem8     (OpMem8 << SrcShift)
 115 #define SrcAccHi    (OpAccHi << SrcShift)
 116 #define SrcMask     (OpMask << SrcShift)
 117 #define BitOp       (1<<11)
 118 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 119 #define String      (1<<13)     /* String instruction (rep capable) */
 120 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 121 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 122 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 123 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 124 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 125 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 126 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 127 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 128 #define Sse         (1<<18)     /* SSE Vector instruction */
 129 /* Generic ModRM decode. */
 130 #define ModRM       (1<<19)
 131 /* Destination is only written; never read. */
 132 #define Mov         (1<<20)
 133 /* Misc flags */
 134 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 135 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 136 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 137 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 138 #define Undefined   (1<<25) /* No Such Instruction */
 139 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 140 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 141 #define No64        (1<<28)
 142 #define PageTable   (1 << 29)   /* instruction used to write page table */
 143 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 144 /* Source 2 operand type */
 145 #define Src2Shift   (31)
 146 #define Src2None    (OpNone << Src2Shift)
 147 #define Src2Mem     (OpMem << Src2Shift)
 148 #define Src2CL      (OpCL << Src2Shift)
 149 #define Src2ImmByte (OpImmByte << Src2Shift)
 150 #define Src2One     (OpOne << Src2Shift)
 151 #define Src2Imm     (OpImm << Src2Shift)
 152 #define Src2ES      (OpES << Src2Shift)
 153 #define Src2CS      (OpCS << Src2Shift)
 154 #define Src2SS      (OpSS << Src2Shift)
 155 #define Src2DS      (OpDS << Src2Shift)
 156 #define Src2FS      (OpFS << Src2Shift)
 157 #define Src2GS      (OpGS << Src2Shift)
 158 #define Src2Mask    (OpMask << Src2Shift)
 159 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 160 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 161 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 162 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 163 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 164 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 165 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 166 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 167 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 168 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 169 #define NoBigReal   ((u64)1 << 50)  /* No big real mode */
 170 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 171 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 172 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 173 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 174
 175 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 176
 177 #define X2(x...) x, x
 178 #define X3(x...) X2(x), x
 179 #define X4(x...) X2(x), X2(x)
 180 #define X5(x...) X4(x), x
 181 #define X6(x...) X4(x), X2(x)
 182 #define X7(x...) X4(x), X3(x)
 183 #define X8(x...) X4(x), X4(x)
 184 #define X16(x...) X8(x), X8(x)
 185
 186 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 187 #define FASTOP_SIZE 8
 188
 189 /*
 190  * fastop functions have a special calling convention:
 191  *
 192  * dst:    rax        (in/out)
 193  * src:    rdx        (in/out)
 194  * src2:   rcx        (in)
 195  * flags:  rflags     (in/out)
 196  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 197  *
 198  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 199  * different operand sizes can be reached by calculation, rather than a jump
 200  * table (which would be bigger than the code).
 201  *
 202  * fastop functions are declared as taking a never-defined fastop parameter,
 203  * so they can't be called from C directly.
 204  */
 205
 206 struct fastop;
 207
 208 struct opcode {
 209         u64 flags : 56;
 210         u64 intercept : 8;
 211         union {
 212                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 213                 const struct opcode *group;
 214                 const struct group_dual *gdual;
 215                 const struct gprefix *gprefix;
 216                 const struct escape *esc;
 217                 const struct instr_dual *idual;
 218                 void (*fastop)(struct fastop *fake);
 219         } u;
 220         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 221 };
 222
 223 struct group_dual {
 224         struct opcode mod012[8];
 225         struct opcode mod3[8];
 226 };
 227
 228 struct gprefix {
 229         struct opcode pfx_no;
 230         struct opcode pfx_66;
 231         struct opcode pfx_f2;
 232         struct opcode pfx_f3;
 233 };
 234
 235 struct escape {
 236         struct opcode op[8];
 237         struct opcode high[64];
 238 };
 239
 240 struct instr_dual {
 241         struct opcode mod012;
 242         struct opcode mod3;
 243 };
 244
 245 /* EFLAGS bit definitions. */
 246 #define EFLG_ID (1<<21)
 247 #define EFLG_VIP (1<<20)
 248 #define EFLG_VIF (1<<19)
 249 #define EFLG_AC (1<<18)
 250 #define EFLG_VM (1<<17)
 251 #define EFLG_RF (1<<16)
 252 #define EFLG_IOPL (3<<12)
 253 #define EFLG_NT (1<<14)
 254 #define EFLG_OF (1<<11)
 255 #define EFLG_DF (1<<10)
 256 #define EFLG_IF (1<<9)
 257 #define EFLG_TF (1<<8)
 258 #define EFLG_SF (1<<7)
 259 #define EFLG_ZF (1<<6)
 260 #define EFLG_AF (1<<4)
 261 #define EFLG_PF (1<<2)
 262 #define EFLG_CF (1<<0)
 263
 264 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 265 #define EFLG_RESERVED_ONE_MASK 2
 266
 267 enum x86_transfer_type {
 268         X86_TRANSFER_NONE,
 269         X86_TRANSFER_CALL_JMP,
 270         X86_TRANSFER_RET,
 271         X86_TRANSFER_TASK_SWITCH,
 272 };
 273
 274 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 275 {
 276         if (!(ctxt->regs_valid & (1 << nr))) {
 277                 ctxt->regs_valid |= 1 << nr;
 278                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 279         }
 280         return ctxt->_regs[nr];
 281 }
 282
 283 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 284 {
 285         ctxt->regs_valid |= 1 << nr;
 286         ctxt->regs_dirty |= 1 << nr;
 287         return &ctxt->_regs[nr];
 288 }
 289
 290 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 291 {
 292         reg_read(ctxt, nr);
 293         return reg_write(ctxt, nr);
 294 }
 295
 296 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 297 {
 298         unsigned reg;
 299
 300         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 301                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 302 }
 303
 304 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 305 {
 306         ctxt->regs_dirty = 0;
 307         ctxt->regs_valid = 0;
 308 }
 309
 310 /*
 311  * These EFLAGS bits are restored from saved value during emulation, and
 312  * any changes are written back to the saved value after emulation.
 313  */
 314 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 315
 316 #ifdef CONFIG_X86_64
 317 #define ON64(x) x
 318 #else
 319 #define ON64(x)
 320 #endif
 321
 322 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 323
 324 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 325 #define FOP_RET   "ret \n\t"
 326
 327 #define FOP_START(op) \
 328         extern void em_##op(struct fastop *fake); \
 329         asm(".pushsection .text, \"ax\" \n\t" \
 330             ".global em_" #op " \n\t" \
 331             FOP_ALIGN \
 332             "em_" #op ": \n\t"
 333
 334 #define FOP_END \
 335             ".popsection")
 336
 337 #define FOPNOP() FOP_ALIGN FOP_RET
 338
 339 #define FOP1E(op,  dst) \
 340         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 341
 342 #define FOP1EEX(op,  dst) \
 343         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 344
 345 #define FASTOP1(op) \
 346         FOP_START(op) \
 347         FOP1E(op##b, al) \
 348         FOP1E(op##w, ax) \
 349         FOP1E(op##l, eax) \
 350         ON64(FOP1E(op##q, rax)) \
 351         FOP_END
 352
 353 /* 1-operand, using src2 (for MUL/DIV r/m) */
 354 #define FASTOP1SRC2(op, name) \
 355         FOP_START(name) \
 356         FOP1E(op, cl) \
 357         FOP1E(op, cx) \
 358         FOP1E(op, ecx) \
 359         ON64(FOP1E(op, rcx)) \
 360         FOP_END
 361
 362 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 363 #define FASTOP1SRC2EX(op, name) \
 364         FOP_START(name) \
 365         FOP1EEX(op, cl) \
 366         FOP1EEX(op, cx) \
 367         FOP1EEX(op, ecx) \
 368         ON64(FOP1EEX(op, rcx)) \
 369         FOP_END
 370
 371 #define FOP2E(op,  dst, src)       \
 372         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 373
 374 #define FASTOP2(op) \
 375         FOP_START(op) \
 376         FOP2E(op##b, al, dl) \
 377         FOP2E(op##w, ax, dx) \
 378         FOP2E(op##l, eax, edx) \
 379         ON64(FOP2E(op##q, rax, rdx)) \
 380         FOP_END
 381
 382 /* 2 operand, word only */
 383 #define FASTOP2W(op) \
 384         FOP_START(op) \
 385         FOPNOP() \
 386         FOP2E(op##w, ax, dx) \
 387         FOP2E(op##l, eax, edx) \
 388         ON64(FOP2E(op##q, rax, rdx)) \
 389         FOP_END
 390
 391 /* 2 operand, src is CL */
 392 #define FASTOP2CL(op) \
 393         FOP_START(op) \
 394         FOP2E(op##b, al, cl) \
 395         FOP2E(op##w, ax, cl) \
 396         FOP2E(op##l, eax, cl) \
 397         ON64(FOP2E(op##q, rax, cl)) \
 398         FOP_END
 399
 400 /* 2 operand, src and dest are reversed */
 401 #define FASTOP2R(op, name) \
 402         FOP_START(name) \
 403         FOP2E(op##b, dl, al) \
 404         FOP2E(op##w, dx, ax) \
 405         FOP2E(op##l, edx, eax) \
 406         ON64(FOP2E(op##q, rdx, rax)) \
 407         FOP_END
 408
 409 #define FOP3E(op,  dst, src, src2) \
 410         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 411
 412 /* 3-operand, word-only, src2=cl */
 413 #define FASTOP3WCL(op) \
 414         FOP_START(op) \
 415         FOPNOP() \
 416         FOP3E(op##w, ax, dx, cl) \
 417         FOP3E(op##l, eax, edx, cl) \
 418         ON64(FOP3E(op##q, rax, rdx, cl)) \
 419         FOP_END
 420
 421 /* Special case for SETcc - 1 instruction per cc */
 422 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 423
 424 asm(".global kvm_fastop_exception \n"
 425     "kvm_fastop_exception: xor %esi, %esi; ret");
 426
 427 FOP_START(setcc)
 428 FOP_SETCC(seto)
 429 FOP_SETCC(setno)
 430 FOP_SETCC(setc)
 431 FOP_SETCC(setnc)
 432 FOP_SETCC(setz)
 433 FOP_SETCC(setnz)
 434 FOP_SETCC(setbe)
 435 FOP_SETCC(setnbe)
 436 FOP_SETCC(sets)
 437 FOP_SETCC(setns)
 438 FOP_SETCC(setp)
 439 FOP_SETCC(setnp)
 440 FOP_SETCC(setl)
 441 FOP_SETCC(setnl)
 442 FOP_SETCC(setle)
 443 FOP_SETCC(setnle)
 444 FOP_END;
 445
 446 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 447 FOP_END;
 448
 449 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 450                                     enum x86_intercept intercept,
 451                                     enum x86_intercept_stage stage)
 452 {
 453         struct x86_instruction_info info = {
 454                 .intercept  = intercept,
 455                 .rep_prefix = ctxt->rep_prefix,
 456                 .modrm_mod  = ctxt->modrm_mod,
 457                 .modrm_reg  = ctxt->modrm_reg,
 458                 .modrm_rm   = ctxt->modrm_rm,
 459                 .src_val    = ctxt->src.val64,
 460                 .dst_val    = ctxt->dst.val64,
 461                 .src_bytes  = ctxt->src.bytes,
 462                 .dst_bytes  = ctxt->dst.bytes,
 463                 .ad_bytes   = ctxt->ad_bytes,
 464                 .next_rip   = ctxt->eip,
 465         };
 466
 467         return ctxt->ops->intercept(ctxt, &info, stage);
 468 }
 469
 470 static void assign_masked(ulong *dest, ulong src, ulong mask)
 471 {
 472         *dest = (*dest & ~mask) | (src & mask);
 473 }
 474
 475 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 476 {
 477         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 478 }
 479
 480 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 481 {
 482         u16 sel;
 483         struct desc_struct ss;
 484
 485         if (ctxt->mode == X86EMUL_MODE_PROT64)
 486                 return ~0UL;
 487         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 488         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 489 }
 490
 491 static int stack_size(struct x86_emulate_ctxt *ctxt)
 492 {
 493         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 494 }
 495
 496 /* Access/update address held in a register, based on addressing mode. */
 497 static inline unsigned long
 498 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 499 {
 500         if (ctxt->ad_bytes == sizeof(unsigned long))
 501                 return reg;
 502         else
 503                 return reg & ad_mask(ctxt);
 504 }
 505
 506 static inline unsigned long
 507 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 508 {
 509         return address_mask(ctxt, reg_read(ctxt, reg));
 510 }
 511
 512 static void masked_increment(ulong *reg, ulong mask, int inc)
 513 {
 514         assign_masked(reg, *reg + inc, mask);
 515 }
 516
 517 static inline void
 518 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 519 {
 520         ulong mask;
 521
 522         if (ctxt->ad_bytes == sizeof(unsigned long))
 523                 mask = ~0UL;
 524         else
 525                 mask = ad_mask(ctxt);
 526         masked_increment(reg_rmw(ctxt, reg), mask, inc);
 527 }
 528
 529 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 530 {
 531         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 532 }
 533
 534 static u32 desc_limit_scaled(struct desc_struct *desc)
 535 {
 536         u32 limit = get_desc_limit(desc);
 537
 538         return desc->g ? (limit << 12) | 0xfff : limit;
 539 }
 540
 541 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 542 {
 543         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 544                 return 0;
 545
 546         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 547 }
 548
 549 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 550                              u32 error, bool valid)
 551 {
 552         WARN_ON(vec > 0x1f);
 553         ctxt->exception.vector = vec;
 554         ctxt->exception.error_code = error;
 555         ctxt->exception.error_code_valid = valid;
 556         return X86EMUL_PROPAGATE_FAULT;
 557 }
 558
 559 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 560 {
 561         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 562 }
 563
 564 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 565 {
 566         return emulate_exception(ctxt, GP_VECTOR, err, true);
 567 }
 568
 569 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 570 {
 571         return emulate_exception(ctxt, SS_VECTOR, err, true);
 572 }
 573
 574 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 575 {
 576         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 577 }
 578
 579 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 580 {
 581         return emulate_exception(ctxt, TS_VECTOR, err, true);
 582 }
 583
 584 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 585 {
 586         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 587 }
 588
 589 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 590 {
 591         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 592 }
 593
 594 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 595 {
 596         u16 selector;
 597         struct desc_struct desc;
 598
 599         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 600         return selector;
 601 }
 602
 603 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 604                                  unsigned seg)
 605 {
 606         u16 dummy;
 607         u32 base3;
 608         struct desc_struct desc;
 609
 610         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 611         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 612 }
 613
 614 /*
 615  * x86 defines three classes of vector instructions: explicitly
 616  * aligned, explicitly unaligned, and the rest, which change behaviour
 617  * depending on whether they're AVX encoded or not.
 618  *
 619  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 620  * subject to the same check.
 621  */
 622 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 623 {
 624         if (likely(size < 16))
 625                 return false;
 626
 627         if (ctxt->d & Aligned)
 628                 return true;
 629         else if (ctxt->d & Unaligned)
 630                 return false;
 631         else if (ctxt->d & Avx)
 632                 return false;
 633         else
 634                 return true;
 635 }
 636
 637 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 638                                        struct segmented_address addr,
 639                                        unsigned *max_size, unsigned size,
 640                                        bool write, bool fetch,
 641                                        enum x86emul_mode mode, ulong *linear)
 642 {
 643         struct desc_struct desc;
 644         bool usable;
 645         ulong la;
 646         u32 lim;
 647         u16 sel;
 648
 649         la = seg_base(ctxt, addr.seg) + addr.ea;
 650         *max_size = 0;
 651         switch (mode) {
 652         case X86EMUL_MODE_PROT64:
 653                 if (is_noncanonical_address(la))
 654                         goto bad;
 655
 656                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 657                 if (size > *max_size)
 658                         goto bad;
 659                 break;
 660         default:
 661                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 662                                                 addr.seg);
 663                 if (!usable)
 664                         goto bad;
 665                 /* code segment in protected mode or read-only data segment */
 666                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 667                                         || !(desc.type & 2)) && write)
 668                         goto bad;
 669                 /* unreadable code segment */
 670                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 671                         goto bad;
 672                 lim = desc_limit_scaled(&desc);
 673                 if (!(desc.type & 8) && (desc.type & 4)) {
 674                         /* expand-down segment */
 675                         if (addr.ea <= lim)
 676                                 goto bad;
 677                         lim = desc.d ? 0xffffffff : 0xffff;
 678                 }
 679                 if (addr.ea > lim)
 680                         goto bad;
 681                 *max_size = min_t(u64, ~0u, (u64)lim + 1 - addr.ea);
 682                 if (size > *max_size)
 683                         goto bad;
 684                 la &= (u32)-1;
 685                 break;
 686         }
 687         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 688                 return emulate_gp(ctxt, 0);
 689         *linear = la;
 690         return X86EMUL_CONTINUE;
 691 bad:
 692         if (addr.seg == VCPU_SREG_SS)
 693                 return emulate_ss(ctxt, 0);
 694         else
 695                 return emulate_gp(ctxt, 0);
 696 }
 697
 698 static int linearize(struct x86_emulate_ctxt *ctxt,
 699                      struct segmented_address addr,
 700                      unsigned size, bool write,
 701                      ulong *linear)
 702 {
 703         unsigned max_size;
 704         return __linearize(ctxt, addr, &max_size, size, write, false,
 705                            ctxt->mode, linear);
 706 }
 707
 708 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 709                              enum x86emul_mode mode)
 710 {
 711         ulong linear;
 712         int rc;
 713         unsigned max_size;
 714         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 715                                            .ea = dst };
 716
 717         if (ctxt->op_bytes != sizeof(unsigned long))
 718                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 719         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 720         if (rc == X86EMUL_CONTINUE)
 721                 ctxt->_eip = addr.ea;
 722         return rc;
 723 }
 724
 725 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 726 {
 727         return assign_eip(ctxt, dst, ctxt->mode);
 728 }
 729
 730 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 731                           const struct desc_struct *cs_desc)
 732 {
 733         enum x86emul_mode mode = ctxt->mode;
 734
 735 #ifdef CONFIG_X86_64
 736         if (ctxt->mode >= X86EMUL_MODE_PROT32 && cs_desc->l) {
 737                 u64 efer = 0;
 738
 739                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 740                 if (efer & EFER_LMA)
 741                         mode = X86EMUL_MODE_PROT64;
 742         }
 743 #endif
 744         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 745                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 746         return assign_eip(ctxt, dst, mode);
 747 }
 748
 749 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 750 {
 751         return assign_eip_near(ctxt, ctxt->_eip + rel);
 752 }
 753
 754 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 755                               struct segmented_address addr,
 756                               void *data,
 757                               unsigned size)
 758 {
 759         int rc;
 760         ulong linear;
 761
 762         rc = linearize(ctxt, addr, size, false, &linear);
 763         if (rc != X86EMUL_CONTINUE)
 764                 return rc;
 765         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 766 }
 767
 768 /*
 769  * Prefetch the remaining bytes of the instruction without crossing page
 770  * boundary if they are not in fetch_cache yet.
 771  */
 772 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 773 {
 774         int rc;
 775         unsigned size, max_size;
 776         unsigned long linear;
 777         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 778         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 779                                            .ea = ctxt->eip + cur_size };
 780
 781         /*
 782          * We do not know exactly how many bytes will be needed, and
 783          * __linearize is expensive, so fetch as much as possible.  We
 784          * just have to avoid going beyond the 15 byte limit, the end
 785          * of the segment, or the end of the page.
 786          *
 787          * __linearize is called with size 0 so that it does not do any
 788          * boundary check itself.  Instead, we use max_size to check
 789          * against op_size.
 790          */
 791         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 792                          &linear);
 793         if (unlikely(rc != X86EMUL_CONTINUE))
 794                 return rc;
 795
 796         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 797         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 798
 799         /*
 800          * One instruction can only straddle two pages,
 801          * and one has been loaded at the beginning of
 802          * x86_decode_insn.  So, if not enough bytes
 803          * still, we must have hit the 15-byte boundary.
 804          */
 805         if (unlikely(size < op_size))
 806                 return emulate_gp(ctxt, 0);
 807
 808         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 809                               size, &ctxt->exception);
 810         if (unlikely(rc != X86EMUL_CONTINUE))
 811                 return rc;
 812         ctxt->fetch.end += size;
 813         return X86EMUL_CONTINUE;
 814 }
 815
 816 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 817                                                unsigned size)
 818 {
 819         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 820
 821         if (unlikely(done_size < size))
 822                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 823         else
 824                 return X86EMUL_CONTINUE;
 825 }
 826
 827 /* Fetch next part of the instruction being emulated. */
 828 #define insn_fetch(_type, _ctxt)                                        \
 829 ({      _type _x;                                                       \
 830                                                                         \
 831         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 832         if (rc != X86EMUL_CONTINUE)                                     \
 833                 goto done;                                              \
 834         ctxt->_eip += sizeof(_type);                                    \
 835         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 836         ctxt->fetch.ptr += sizeof(_type);                               \
 837         _x;                                                             \
 838 })
 839
 840 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 841 ({                                                                      \
 842         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 843         if (rc != X86EMUL_CONTINUE)                                     \
 844                 goto done;                                              \
 845         ctxt->_eip += (_size);                                          \
 846         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 847         ctxt->fetch.ptr += (_size);                                     \
 848 })
 849
 850 /*
 851  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 852  * pointer into the block that addresses the relevant register.
 853  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 854  */
 855 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 856                              int byteop)
 857 {
 858         void *p;
 859         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 860
 861         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 862                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 863         else
 864                 p = reg_rmw(ctxt, modrm_reg);
 865         return p;
 866 }
 867
 868 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 869                            struct segmented_address addr,
 870                            u16 *size, unsigned long *address, int op_bytes)
 871 {
 872         int rc;
 873
 874         if (op_bytes == 2)
 875                 op_bytes = 3;
 876         *address = 0;
 877         rc = segmented_read_std(ctxt, addr, size, 2);
 878         if (rc != X86EMUL_CONTINUE)
 879                 return rc;
 880         addr.ea += 2;
 881         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 882         return rc;
 883 }
 884
 885 FASTOP2(add);
 886 FASTOP2(or);
 887 FASTOP2(adc);
 888 FASTOP2(sbb);
 889 FASTOP2(and);
 890 FASTOP2(sub);
 891 FASTOP2(xor);
 892 FASTOP2(cmp);
 893 FASTOP2(test);
 894
 895 FASTOP1SRC2(mul, mul_ex);
 896 FASTOP1SRC2(imul, imul_ex);
 897 FASTOP1SRC2EX(div, div_ex);
 898 FASTOP1SRC2EX(idiv, idiv_ex);
 899
 900 FASTOP3WCL(shld);
 901 FASTOP3WCL(shrd);
 902
 903 FASTOP2W(imul);
 904
 905 FASTOP1(not);
 906 FASTOP1(neg);
 907 FASTOP1(inc);
 908 FASTOP1(dec);
 909
 910 FASTOP2CL(rol);
 911 FASTOP2CL(ror);
 912 FASTOP2CL(rcl);
 913 FASTOP2CL(rcr);
 914 FASTOP2CL(shl);
 915 FASTOP2CL(shr);
 916 FASTOP2CL(sar);
 917
 918 FASTOP2W(bsf);
 919 FASTOP2W(bsr);
 920 FASTOP2W(bt);
 921 FASTOP2W(bts);
 922 FASTOP2W(btr);
 923 FASTOP2W(btc);
 924
 925 FASTOP2(xadd);
 926
 927 FASTOP2R(cmp, cmp_r);
 928
 929 static u8 test_cc(unsigned int condition, unsigned long flags)
 930 {
 931         u8 rc;
 932         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 933
 934         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 935         asm("push %[flags]; popf; call *%[fastop]"
 936             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 937         return rc;
 938 }
 939
 940 static void fetch_register_operand(struct operand *op)
 941 {
 942         switch (op->bytes) {
 943         case 1:
 944                 op->val = *(u8 *)op->addr.reg;
 945                 break;
 946         case 2:
 947                 op->val = *(u16 *)op->addr.reg;
 948                 break;
 949         case 4:
 950                 op->val = *(u32 *)op->addr.reg;
 951                 break;
 952         case 8:
 953                 op->val = *(u64 *)op->addr.reg;
 954                 break;
 955         }
 956 }
 957
 958 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 959 {
 960         ctxt->ops->get_fpu(ctxt);
 961         switch (reg) {
 962         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 963         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 964         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 965         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 966         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 967         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 968         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 969         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 970 #ifdef CONFIG_X86_64
 971         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 972         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 973         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 974         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 975         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 976         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 977         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 978         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 979 #endif
 980         default: BUG();
 981         }
 982         ctxt->ops->put_fpu(ctxt);
 983 }
 984
 985 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 986                           int reg)
 987 {
 988         ctxt->ops->get_fpu(ctxt);
 989         switch (reg) {
 990         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 991         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 992         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 993         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 994         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 995         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 996         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 997         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 998 #ifdef CONFIG_X86_64
 999         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1000         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1001         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1002         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1003         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1004         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1005         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1006         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1007 #endif
1008         default: BUG();
1009         }
1010         ctxt->ops->put_fpu(ctxt);
1011 }
1012
1013 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1014 {
1015         ctxt->ops->get_fpu(ctxt);
1016         switch (reg) {
1017         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1018         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1019         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1020         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1021         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1022         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1023         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1024         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1025         default: BUG();
1026         }
1027         ctxt->ops->put_fpu(ctxt);
1028 }
1029
1030 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1031 {
1032         ctxt->ops->get_fpu(ctxt);
1033         switch (reg) {
1034         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1035         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1036         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1037         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1038         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1039         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1040         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1041         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1042         default: BUG();
1043         }
1044         ctxt->ops->put_fpu(ctxt);
1045 }
1046
1047 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1048 {
1049         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1050                 return emulate_nm(ctxt);
1051
1052         ctxt->ops->get_fpu(ctxt);
1053         asm volatile("fninit");
1054         ctxt->ops->put_fpu(ctxt);
1055         return X86EMUL_CONTINUE;
1056 }
1057
1058 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1059 {
1060         u16 fcw;
1061
1062         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1063                 return emulate_nm(ctxt);
1064
1065         ctxt->ops->get_fpu(ctxt);
1066         asm volatile("fnstcw %0": "+m"(fcw));
1067         ctxt->ops->put_fpu(ctxt);
1068
1069         ctxt->dst.val = fcw;
1070
1071         return X86EMUL_CONTINUE;
1072 }
1073
1074 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1075 {
1076         u16 fsw;
1077
1078         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1079                 return emulate_nm(ctxt);
1080
1081         ctxt->ops->get_fpu(ctxt);
1082         asm volatile("fnstsw %0": "+m"(fsw));
1083         ctxt->ops->put_fpu(ctxt);
1084
1085         ctxt->dst.val = fsw;
1086
1087         return X86EMUL_CONTINUE;
1088 }
1089
1090 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1091                                     struct operand *op)
1092 {
1093         unsigned reg = ctxt->modrm_reg;
1094
1095         if (!(ctxt->d & ModRM))
1096                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1097
1098         if (ctxt->d & Sse) {
1099                 op->type = OP_XMM;
1100                 op->bytes = 16;
1101                 op->addr.xmm = reg;
1102                 read_sse_reg(ctxt, &op->vec_val, reg);
1103                 return;
1104         }
1105         if (ctxt->d & Mmx) {
1106                 reg &= 7;
1107                 op->type = OP_MM;
1108                 op->bytes = 8;
1109                 op->addr.mm = reg;
1110                 return;
1111         }
1112
1113         op->type = OP_REG;
1114         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1115         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1116
1117         fetch_register_operand(op);
1118         op->orig_val = op->val;
1119 }
1120
1121 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1122 {
1123         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1124                 ctxt->modrm_seg = VCPU_SREG_SS;
1125 }
1126
1127 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1128                         struct operand *op)
1129 {
1130         u8 sib;
1131         int index_reg, base_reg, scale;
1132         int rc = X86EMUL_CONTINUE;
1133         ulong modrm_ea = 0;
1134
1135         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1136         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1137         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1138
1139         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1140         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1141         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1142         ctxt->modrm_seg = VCPU_SREG_DS;
1143
1144         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1145                 op->type = OP_REG;
1146                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1147                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1148                                 ctxt->d & ByteOp);
1149                 if (ctxt->d & Sse) {
1150                         op->type = OP_XMM;
1151                         op->bytes = 16;
1152                         op->addr.xmm = ctxt->modrm_rm;
1153                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1154                         return rc;
1155                 }
1156                 if (ctxt->d & Mmx) {
1157                         op->type = OP_MM;
1158                         op->bytes = 8;
1159                         op->addr.mm = ctxt->modrm_rm & 7;
1160                         return rc;
1161                 }
1162                 fetch_register_operand(op);
1163                 return rc;
1164         }
1165
1166         op->type = OP_MEM;
1167
1168         if (ctxt->ad_bytes == 2) {
1169                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1170                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1171                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1172                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1173
1174                 /* 16-bit ModR/M decode. */
1175                 switch (ctxt->modrm_mod) {
1176                 case 0:
1177                         if (ctxt->modrm_rm == 6)
1178                                 modrm_ea += insn_fetch(u16, ctxt);
1179                         break;
1180                 case 1:
1181                         modrm_ea += insn_fetch(s8, ctxt);
1182                         break;
1183                 case 2:
1184                         modrm_ea += insn_fetch(u16, ctxt);
1185                         break;
1186                 }
1187                 switch (ctxt->modrm_rm) {
1188                 case 0:
1189                         modrm_ea += bx + si;
1190                         break;
1191                 case 1:
1192                         modrm_ea += bx + di;
1193                         break;
1194                 case 2:
1195                         modrm_ea += bp + si;
1196                         break;
1197                 case 3:
1198                         modrm_ea += bp + di;
1199                         break;
1200                 case 4:
1201                         modrm_ea += si;
1202                         break;
1203                 case 5:
1204                         modrm_ea += di;
1205                         break;
1206                 case 6:
1207                         if (ctxt->modrm_mod != 0)
1208                                 modrm_ea += bp;
1209                         break;
1210                 case 7:
1211                         modrm_ea += bx;
1212                         break;
1213                 }
1214                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1215                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1216                         ctxt->modrm_seg = VCPU_SREG_SS;
1217                 modrm_ea = (u16)modrm_ea;
1218         } else {
1219                 /* 32/64-bit ModR/M decode. */
1220                 if ((ctxt->modrm_rm & 7) == 4) {
1221                         sib = insn_fetch(u8, ctxt);
1222                         index_reg |= (sib >> 3) & 7;
1223                         base_reg |= sib & 7;
1224                         scale = sib >> 6;
1225
1226                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1227                                 modrm_ea += insn_fetch(s32, ctxt);
1228                         else {
1229                                 modrm_ea += reg_read(ctxt, base_reg);
1230                                 adjust_modrm_seg(ctxt, base_reg);
1231                                 /* Increment ESP on POP [ESP] */
1232                                 if ((ctxt->d & IncSP) &&
1233                                     base_reg == VCPU_REGS_RSP)
1234                                         modrm_ea += ctxt->op_bytes;
1235                         }
1236                         if (index_reg != 4)
1237                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1238                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1239                         modrm_ea += insn_fetch(s32, ctxt);
1240                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1241                                 ctxt->rip_relative = 1;
1242                 } else {
1243                         base_reg = ctxt->modrm_rm;
1244                         modrm_ea += reg_read(ctxt, base_reg);
1245                         adjust_modrm_seg(ctxt, base_reg);
1246                 }
1247                 switch (ctxt->modrm_mod) {
1248                 case 1:
1249                         modrm_ea += insn_fetch(s8, ctxt);
1250                         break;
1251                 case 2:
1252                         modrm_ea += insn_fetch(s32, ctxt);
1253                         break;
1254                 }
1255         }
1256         op->addr.mem.ea = modrm_ea;
1257         if (ctxt->ad_bytes != 8)
1258                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1259
1260 done:
1261         return rc;
1262 }
1263
1264 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1265                       struct operand *op)
1266 {
1267         int rc = X86EMUL_CONTINUE;
1268
1269         op->type = OP_MEM;
1270         switch (ctxt->ad_bytes) {
1271         case 2:
1272                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1273                 break;
1274         case 4:
1275                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1276                 break;
1277         case 8:
1278                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1279                 break;
1280         }
1281 done:
1282         return rc;
1283 }
1284
1285 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1286 {
1287         long sv = 0, mask;
1288
1289         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1290                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1291
1292                 if (ctxt->src.bytes == 2)
1293                         sv = (s16)ctxt->src.val & (s16)mask;
1294                 else if (ctxt->src.bytes == 4)
1295                         sv = (s32)ctxt->src.val & (s32)mask;
1296                 else
1297                         sv = (s64)ctxt->src.val & (s64)mask;
1298
1299                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1300                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1301         }
1302
1303         /* only subword offset */
1304         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1305 }
1306
1307 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1308                          unsigned long addr, void *dest, unsigned size)
1309 {
1310         int rc;
1311         struct read_cache *mc = &ctxt->mem_read;
1312
1313         if (mc->pos < mc->end)
1314                 goto read_cached;
1315
1316         WARN_ON((mc->end + size) >= sizeof(mc->data));
1317
1318         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1319                                       &ctxt->exception);
1320         if (rc != X86EMUL_CONTINUE)
1321                 return rc;
1322
1323         mc->end += size;
1324
1325 read_cached:
1326         memcpy(dest, mc->data + mc->pos, size);
1327         mc->pos += size;
1328         return X86EMUL_CONTINUE;
1329 }
1330
1331 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1332                           struct segmented_address addr,
1333                           void *data,
1334                           unsigned size)
1335 {
1336         int rc;
1337         ulong linear;
1338
1339         rc = linearize(ctxt, addr, size, false, &linear);
1340         if (rc != X86EMUL_CONTINUE)
1341                 return rc;
1342         return read_emulated(ctxt, linear, data, size);
1343 }
1344
1345 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1346                            struct segmented_address addr,
1347                            const void *data,
1348                            unsigned size)
1349 {
1350         int rc;
1351         ulong linear;
1352
1353         rc = linearize(ctxt, addr, size, true, &linear);
1354         if (rc != X86EMUL_CONTINUE)
1355                 return rc;
1356         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1357                                          &ctxt->exception);
1358 }
1359
1360 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1361                              struct segmented_address addr,
1362                              const void *orig_data, const void *data,
1363                              unsigned size)
1364 {
1365         int rc;
1366         ulong linear;
1367
1368         rc = linearize(ctxt, addr, size, true, &linear);
1369         if (rc != X86EMUL_CONTINUE)
1370                 return rc;
1371         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1372                                            size, &ctxt->exception);
1373 }
1374
1375 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1376                            unsigned int size, unsigned short port,
1377                            void *dest)
1378 {
1379         struct read_cache *rc = &ctxt->io_read;
1380
1381         if (rc->pos == rc->end) { /* refill pio read ahead */
1382                 unsigned int in_page, n;
1383                 unsigned int count = ctxt->rep_prefix ?
1384                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1385                 in_page = (ctxt->eflags & EFLG_DF) ?
1386                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1387                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1388                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1389                 if (n == 0)
1390                         n = 1;
1391                 rc->pos = rc->end = 0;
1392                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1393                         return 0;
1394                 rc->end = n * size;
1395         }
1396
1397         if (ctxt->rep_prefix && (ctxt->d & String) &&
1398             !(ctxt->eflags & EFLG_DF)) {
1399                 ctxt->dst.data = rc->data + rc->pos;
1400                 ctxt->dst.type = OP_MEM_STR;
1401                 ctxt->dst.count = (rc->end - rc->pos) / size;
1402                 rc->pos = rc->end;
1403         } else {
1404                 memcpy(dest, rc->data + rc->pos, size);
1405                 rc->pos += size;
1406         }
1407         return 1;
1408 }
1409
1410 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1411                                      u16 index, struct desc_struct *desc)
1412 {
1413         struct desc_ptr dt;
1414         ulong addr;
1415
1416         ctxt->ops->get_idt(ctxt, &dt);
1417
1418         if (dt.size < index * 8 + 7)
1419                 return emulate_gp(ctxt, index << 3 | 0x2);
1420
1421         addr = dt.address + index * 8;
1422         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1423                                    &ctxt->exception);
1424 }
1425
1426 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1427                                      u16 selector, struct desc_ptr *dt)
1428 {
1429         const struct x86_emulate_ops *ops = ctxt->ops;
1430         u32 base3 = 0;
1431
1432         if (selector & 1 << 2) {
1433                 struct desc_struct desc;
1434                 u16 sel;
1435
1436                 memset (dt, 0, sizeof *dt);
1437                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1438                                       VCPU_SREG_LDTR))
1439                         return;
1440
1441                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1442                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1443         } else
1444                 ops->get_gdt(ctxt, dt);
1445 }
1446
1447 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1448                               u16 selector, ulong *desc_addr_p)
1449 {
1450         struct desc_ptr dt;
1451         u16 index = selector >> 3;
1452         ulong addr;
1453
1454         get_descriptor_table_ptr(ctxt, selector, &dt);
1455
1456         if (dt.size < index * 8 + 7)
1457                 return emulate_gp(ctxt, selector & 0xfffc);
1458
1459         addr = dt.address + index * 8;
1460
1461 #ifdef CONFIG_X86_64
1462         if (addr >> 32 != 0) {
1463                 u64 efer = 0;
1464
1465                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1466                 if (!(efer & EFER_LMA))
1467                         addr &= (u32)-1;
1468         }
1469 #endif
1470
1471         *desc_addr_p = addr;
1472         return X86EMUL_CONTINUE;
1473 }
1474
1475 /* allowed just for 8 bytes segments */
1476 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1477                                    u16 selector, struct desc_struct *desc,
1478                                    ulong *desc_addr_p)
1479 {
1480         int rc;
1481
1482         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1483         if (rc != X86EMUL_CONTINUE)
1484                 return rc;
1485
1486         return ctxt->ops->read_std(ctxt, *desc_addr_p, desc, sizeof(*desc),
1487                                    &ctxt->exception);
1488 }
1489
1490 /* allowed just for 8 bytes segments */
1491 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1492                                     u16 selector, struct desc_struct *desc)
1493 {
1494         int rc;
1495         ulong addr;
1496
1497         rc = get_descriptor_ptr(ctxt, selector, &addr);
1498         if (rc != X86EMUL_CONTINUE)
1499                 return rc;
1500
1501         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1502                                     &ctxt->exception);
1503 }
1504
1505 /* Does not support long mode */
1506 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1507                                      u16 selector, int seg, u8 cpl,
1508                                      enum x86_transfer_type transfer,
1509                                      struct desc_struct *desc)
1510 {
1511         struct desc_struct seg_desc, old_desc;
1512         u8 dpl, rpl;
1513         unsigned err_vec = GP_VECTOR;
1514         u32 err_code = 0;
1515         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1516         ulong desc_addr;
1517         int ret;
1518         u16 dummy;
1519         u32 base3 = 0;
1520
1521         memset(&seg_desc, 0, sizeof seg_desc);
1522
1523         if (ctxt->mode == X86EMUL_MODE_REAL) {
1524                 /* set real mode segment descriptor (keep limit etc. for
1525                  * unreal mode) */
1526                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1527                 set_desc_base(&seg_desc, selector << 4);
1528                 goto load;
1529         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1530                 /* VM86 needs a clean new segment descriptor */
1531                 set_desc_base(&seg_desc, selector << 4);
1532                 set_desc_limit(&seg_desc, 0xffff);
1533                 seg_desc.type = 3;
1534                 seg_desc.p = 1;
1535                 seg_desc.s = 1;
1536                 seg_desc.dpl = 3;
1537                 goto load;
1538         }
1539
1540         rpl = selector & 3;
1541
1542         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1543         if ((seg == VCPU_SREG_CS
1544              || (seg == VCPU_SREG_SS
1545                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1546              || seg == VCPU_SREG_TR)
1547             && null_selector)
1548                 goto exception;
1549
1550         /* TR should be in GDT only */
1551         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1552                 goto exception;
1553
1554         if (null_selector) /* for NULL selector skip all following checks */
1555                 goto load;
1556
1557         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1558         if (ret != X86EMUL_CONTINUE)
1559                 return ret;
1560
1561         err_code = selector & 0xfffc;
1562         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1563                                                            GP_VECTOR;
1564
1565         /* can't load system descriptor into segment selector */
1566         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1567                 if (transfer == X86_TRANSFER_CALL_JMP)
1568                         return X86EMUL_UNHANDLEABLE;
1569                 goto exception;
1570         }
1571
1572         if (!seg_desc.p) {
1573                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1574                 goto exception;
1575         }
1576
1577         dpl = seg_desc.dpl;
1578
1579         switch (seg) {
1580         case VCPU_SREG_SS:
1581                 /*
1582                  * segment is not a writable data segment or segment
1583                  * selector's RPL != CPL or segment selector's RPL != CPL
1584                  */
1585                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1586                         goto exception;
1587                 break;
1588         case VCPU_SREG_CS:
1589                 if (!(seg_desc.type & 8))
1590                         goto exception;
1591
1592                 if (seg_desc.type & 4) {
1593                         /* conforming */
1594                         if (dpl > cpl)
1595                                 goto exception;
1596                 } else {
1597                         /* nonconforming */
1598                         if (rpl > cpl || dpl != cpl)
1599                                 goto exception;
1600                 }
1601                 /* in long-mode d/b must be clear if l is set */
1602                 if (seg_desc.d && seg_desc.l) {
1603                         u64 efer = 0;
1604
1605                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1606                         if (efer & EFER_LMA)
1607                                 goto exception;
1608                 }
1609
1610                 /* CS(RPL) <- CPL */
1611                 selector = (selector & 0xfffc) | cpl;
1612                 break;
1613         case VCPU_SREG_TR:
1614                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1615                         goto exception;
1616                 old_desc = seg_desc;
1617                 seg_desc.type |= 2; /* busy */
1618                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1619                                                   sizeof(seg_desc), &ctxt->exception);
1620                 if (ret != X86EMUL_CONTINUE)
1621                         return ret;
1622                 break;
1623         case VCPU_SREG_LDTR:
1624                 if (seg_desc.s || seg_desc.type != 2)
1625                         goto exception;
1626                 break;
1627         default: /*  DS, ES, FS, or GS */
1628                 /*
1629                  * segment is not a data or readable code segment or
1630                  * ((segment is a data or nonconforming code segment)
1631                  * and (both RPL and CPL > DPL))
1632                  */
1633                 if ((seg_desc.type & 0xa) == 0x8 ||
1634                     (((seg_desc.type & 0xc) != 0xc) &&
1635                      (rpl > dpl && cpl > dpl)))
1636                         goto exception;
1637                 break;
1638         }
1639
1640         if (seg_desc.s) {
1641                 /* mark segment as accessed */
1642                 if (!(seg_desc.type & 1)) {
1643                         seg_desc.type |= 1;
1644                         ret = write_segment_descriptor(ctxt, selector,
1645                                                        &seg_desc);
1646                         if (ret != X86EMUL_CONTINUE)
1647                                 return ret;
1648                 }
1649         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1650                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1651                                 sizeof(base3), &ctxt->exception);
1652                 if (ret != X86EMUL_CONTINUE)
1653                         return ret;
1654                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1655                                              ((u64)base3 << 32)))
1656                         return emulate_gp(ctxt, 0);
1657         }
1658 load:
1659         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1660         if (desc)
1661                 *desc = seg_desc;
1662         return X86EMUL_CONTINUE;
1663 exception:
1664         return emulate_exception(ctxt, err_vec, err_code, true);
1665 }
1666
1667 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1668                                    u16 selector, int seg)
1669 {
1670         u8 cpl = ctxt->ops->cpl(ctxt);
1671         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1672                                          X86_TRANSFER_NONE, NULL);
1673 }
1674
1675 static void write_register_operand(struct operand *op)
1676 {
1677         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1678         switch (op->bytes) {
1679         case 1:
1680                 *(u8 *)op->addr.reg = (u8)op->val;
1681                 break;
1682         case 2:
1683                 *(u16 *)op->addr.reg = (u16)op->val;
1684                 break;
1685         case 4:
1686                 *op->addr.reg = (u32)op->val;
1687                 break;  /* 64b: zero-extend */
1688         case 8:
1689                 *op->addr.reg = op->val;
1690                 break;
1691         }
1692 }
1693
1694 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1695 {
1696         switch (op->type) {
1697         case OP_REG:
1698                 write_register_operand(op);
1699                 break;
1700         case OP_MEM:
1701                 if (ctxt->lock_prefix)
1702                         return segmented_cmpxchg(ctxt,
1703                                                  op->addr.mem,
1704                                                  &op->orig_val,
1705                                                  &op->val,
1706                                                  op->bytes);
1707                 else
1708                         return segmented_write(ctxt,
1709                                                op->addr.mem,
1710                                                &op->val,
1711                                                op->bytes);
1712                 break;
1713         case OP_MEM_STR:
1714                 return segmented_write(ctxt,
1715                                        op->addr.mem,
1716                                        op->data,
1717                                        op->bytes * op->count);
1718                 break;
1719         case OP_XMM:
1720                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1721                 break;
1722         case OP_MM:
1723                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1724                 break;
1725         case OP_NONE:
1726                 /* no writeback */
1727                 break;
1728         default:
1729                 break;
1730         }
1731         return X86EMUL_CONTINUE;
1732 }
1733
1734 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1735 {
1736         struct segmented_address addr;
1737
1738         rsp_increment(ctxt, -bytes);
1739         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1740         addr.seg = VCPU_SREG_SS;
1741
1742         return segmented_write(ctxt, addr, data, bytes);
1743 }
1744
1745 static int em_push(struct x86_emulate_ctxt *ctxt)
1746 {
1747         /* Disable writeback. */
1748         ctxt->dst.type = OP_NONE;
1749         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1750 }
1751
1752 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1753                        void *dest, int len)
1754 {
1755         int rc;
1756         struct segmented_address addr;
1757
1758         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1759         addr.seg = VCPU_SREG_SS;
1760         rc = segmented_read(ctxt, addr, dest, len);
1761         if (rc != X86EMUL_CONTINUE)
1762                 return rc;
1763
1764         rsp_increment(ctxt, len);
1765         return rc;
1766 }
1767
1768 static int em_pop(struct x86_emulate_ctxt *ctxt)
1769 {
1770         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1771 }
1772
1773 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1774                         void *dest, int len)
1775 {
1776         int rc;
1777         unsigned long val, change_mask;
1778         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1779         int cpl = ctxt->ops->cpl(ctxt);
1780
1781         rc = emulate_pop(ctxt, &val, len);
1782         if (rc != X86EMUL_CONTINUE)
1783                 return rc;
1784
1785         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1786                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_AC | EFLG_ID;
1787
1788         switch(ctxt->mode) {
1789         case X86EMUL_MODE_PROT64:
1790         case X86EMUL_MODE_PROT32:
1791         case X86EMUL_MODE_PROT16:
1792                 if (cpl == 0)
1793                         change_mask |= EFLG_IOPL;
1794                 if (cpl <= iopl)
1795                         change_mask |= EFLG_IF;
1796                 break;
1797         case X86EMUL_MODE_VM86:
1798                 if (iopl < 3)
1799                         return emulate_gp(ctxt, 0);
1800                 change_mask |= EFLG_IF;
1801                 break;
1802         default: /* real mode */
1803                 change_mask |= (EFLG_IOPL | EFLG_IF);
1804                 break;
1805         }
1806
1807         *(unsigned long *)dest =
1808                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1809
1810         return rc;
1811 }
1812
1813 static int em_popf(struct x86_emulate_ctxt *ctxt)
1814 {
1815         ctxt->dst.type = OP_REG;
1816         ctxt->dst.addr.reg = &ctxt->eflags;
1817         ctxt->dst.bytes = ctxt->op_bytes;
1818         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1819 }
1820
1821 static int em_enter(struct x86_emulate_ctxt *ctxt)
1822 {
1823         int rc;
1824         unsigned frame_size = ctxt->src.val;
1825         unsigned nesting_level = ctxt->src2.val & 31;
1826         ulong rbp;
1827
1828         if (nesting_level)
1829                 return X86EMUL_UNHANDLEABLE;
1830
1831         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1832         rc = push(ctxt, &rbp, stack_size(ctxt));
1833         if (rc != X86EMUL_CONTINUE)
1834                 return rc;
1835         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1836                       stack_mask(ctxt));
1837         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1838                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1839                       stack_mask(ctxt));
1840         return X86EMUL_CONTINUE;
1841 }
1842
1843 static int em_leave(struct x86_emulate_ctxt *ctxt)
1844 {
1845         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1846                       stack_mask(ctxt));
1847         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1848 }
1849
1850 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1851 {
1852         int seg = ctxt->src2.val;
1853
1854         ctxt->src.val = get_segment_selector(ctxt, seg);
1855         if (ctxt->op_bytes == 4) {
1856                 rsp_increment(ctxt, -2);
1857                 ctxt->op_bytes = 2;
1858         }
1859
1860         return em_push(ctxt);
1861 }
1862
1863 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1864 {
1865         int seg = ctxt->src2.val;
1866         unsigned long selector;
1867         int rc;
1868
1869         rc = emulate_pop(ctxt, &selector, 2);
1870         if (rc != X86EMUL_CONTINUE)
1871                 return rc;
1872
1873         if (ctxt->modrm_reg == VCPU_SREG_SS)
1874                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1875         if (ctxt->op_bytes > 2)
1876                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1877
1878         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1879         return rc;
1880 }
1881
1882 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1883 {
1884         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1885         int rc = X86EMUL_CONTINUE;
1886         int reg = VCPU_REGS_RAX;
1887
1888         while (reg <= VCPU_REGS_RDI) {
1889                 (reg == VCPU_REGS_RSP) ?
1890                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1891
1892                 rc = em_push(ctxt);
1893                 if (rc != X86EMUL_CONTINUE)
1894                         return rc;
1895
1896                 ++reg;
1897         }
1898
1899         return rc;
1900 }
1901
1902 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1903 {
1904         ctxt->src.val = (unsigned long)ctxt->eflags & ~EFLG_VM;
1905         return em_push(ctxt);
1906 }
1907
1908 static int em_popa(struct x86_emulate_ctxt *ctxt)
1909 {
1910         int rc = X86EMUL_CONTINUE;
1911         int reg = VCPU_REGS_RDI;
1912
1913         while (reg >= VCPU_REGS_RAX) {
1914                 if (reg == VCPU_REGS_RSP) {
1915                         rsp_increment(ctxt, ctxt->op_bytes);
1916                         --reg;
1917                 }
1918
1919                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1920                 if (rc != X86EMUL_CONTINUE)
1921                         break;
1922                 --reg;
1923         }
1924         return rc;
1925 }
1926
1927 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1928 {
1929         const struct x86_emulate_ops *ops = ctxt->ops;
1930         int rc;
1931         struct desc_ptr dt;
1932         gva_t cs_addr;
1933         gva_t eip_addr;
1934         u16 cs, eip;
1935
1936         /* TODO: Add limit checks */
1937         ctxt->src.val = ctxt->eflags;
1938         rc = em_push(ctxt);
1939         if (rc != X86EMUL_CONTINUE)
1940                 return rc;
1941
1942         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1943
1944         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1945         rc = em_push(ctxt);
1946         if (rc != X86EMUL_CONTINUE)
1947                 return rc;
1948
1949         ctxt->src.val = ctxt->_eip;
1950         rc = em_push(ctxt);
1951         if (rc != X86EMUL_CONTINUE)
1952                 return rc;
1953
1954         ops->get_idt(ctxt, &dt);
1955
1956         eip_addr = dt.address + (irq << 2);
1957         cs_addr = dt.address + (irq << 2) + 2;
1958
1959         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1960         if (rc != X86EMUL_CONTINUE)
1961                 return rc;
1962
1963         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1964         if (rc != X86EMUL_CONTINUE)
1965                 return rc;
1966
1967         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1968         if (rc != X86EMUL_CONTINUE)
1969                 return rc;
1970
1971         ctxt->_eip = eip;
1972
1973         return rc;
1974 }
1975
1976 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1977 {
1978         int rc;
1979
1980         invalidate_registers(ctxt);
1981         rc = __emulate_int_real(ctxt, irq);
1982         if (rc == X86EMUL_CONTINUE)
1983                 writeback_registers(ctxt);
1984         return rc;
1985 }
1986
1987 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1988 {
1989         switch(ctxt->mode) {
1990         case X86EMUL_MODE_REAL:
1991                 return __emulate_int_real(ctxt, irq);
1992         case X86EMUL_MODE_VM86:
1993         case X86EMUL_MODE_PROT16:
1994         case X86EMUL_MODE_PROT32:
1995         case X86EMUL_MODE_PROT64:
1996         default:
1997                 /* Protected mode interrupts unimplemented yet */
1998                 return X86EMUL_UNHANDLEABLE;
1999         }
2000 }
2001
2002 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2003 {
2004         int rc = X86EMUL_CONTINUE;
2005         unsigned long temp_eip = 0;
2006         unsigned long temp_eflags = 0;
2007         unsigned long cs = 0;
2008         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
2009                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
2010                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
2011         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
2012
2013         /* TODO: Add stack limit check */
2014
2015         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2016
2017         if (rc != X86EMUL_CONTINUE)
2018                 return rc;
2019
2020         if (temp_eip & ~0xffff)
2021                 return emulate_gp(ctxt, 0);
2022
2023         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2024
2025         if (rc != X86EMUL_CONTINUE)
2026                 return rc;
2027
2028         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2029
2030         if (rc != X86EMUL_CONTINUE)
2031                 return rc;
2032
2033         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2034
2035         if (rc != X86EMUL_CONTINUE)
2036                 return rc;
2037
2038         ctxt->_eip = temp_eip;
2039
2040
2041         if (ctxt->op_bytes == 4)
2042                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2043         else if (ctxt->op_bytes == 2) {
2044                 ctxt->eflags &= ~0xffff;
2045                 ctxt->eflags |= temp_eflags;
2046         }
2047
2048         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2049         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2050
2051         return rc;
2052 }
2053
2054 static int em_iret(struct x86_emulate_ctxt *ctxt)
2055 {
2056         switch(ctxt->mode) {
2057         case X86EMUL_MODE_REAL:
2058                 return emulate_iret_real(ctxt);
2059         case X86EMUL_MODE_VM86:
2060         case X86EMUL_MODE_PROT16:
2061         case X86EMUL_MODE_PROT32:
2062         case X86EMUL_MODE_PROT64:
2063         default:
2064                 /* iret from protected mode unimplemented yet */
2065                 return X86EMUL_UNHANDLEABLE;
2066         }
2067 }
2068
2069 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2070 {
2071         int rc;
2072         unsigned short sel, old_sel;
2073         struct desc_struct old_desc, new_desc;
2074         const struct x86_emulate_ops *ops = ctxt->ops;
2075         u8 cpl = ctxt->ops->cpl(ctxt);
2076
2077         /* Assignment of RIP may only fail in 64-bit mode */
2078         if (ctxt->mode == X86EMUL_MODE_PROT64)
2079                 ops->get_segment(ctxt, &old_sel, &old_desc, NULL,
2080                                  VCPU_SREG_CS);
2081
2082         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2083
2084         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2085                                        X86_TRANSFER_CALL_JMP,
2086                                        &new_desc);
2087         if (rc != X86EMUL_CONTINUE)
2088                 return rc;
2089
2090         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2091         if (rc != X86EMUL_CONTINUE) {
2092                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2093                 /* assigning eip failed; restore the old cs */
2094                 ops->set_segment(ctxt, old_sel, &old_desc, 0, VCPU_SREG_CS);
2095                 return rc;
2096         }
2097         return rc;
2098 }
2099
2100 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2101 {
2102         return assign_eip_near(ctxt, ctxt->src.val);
2103 }
2104
2105 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2106 {
2107         int rc;
2108         long int old_eip;
2109
2110         old_eip = ctxt->_eip;
2111         rc = assign_eip_near(ctxt, ctxt->src.val);
2112         if (rc != X86EMUL_CONTINUE)
2113                 return rc;
2114         ctxt->src.val = old_eip;
2115         rc = em_push(ctxt);
2116         return rc;
2117 }
2118
2119 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2120 {
2121         u64 old = ctxt->dst.orig_val64;
2122
2123         if (ctxt->dst.bytes == 16)
2124                 return X86EMUL_UNHANDLEABLE;
2125
2126         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2127             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2128                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2129                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2130                 ctxt->eflags &= ~EFLG_ZF;
2131         } else {
2132                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2133                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2134
2135                 ctxt->eflags |= EFLG_ZF;
2136         }
2137         return X86EMUL_CONTINUE;
2138 }
2139
2140 static int em_ret(struct x86_emulate_ctxt *ctxt)
2141 {
2142         int rc;
2143         unsigned long eip;
2144
2145         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2146         if (rc != X86EMUL_CONTINUE)
2147                 return rc;
2148
2149         return assign_eip_near(ctxt, eip);
2150 }
2151
2152 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2153 {
2154         int rc;
2155         unsigned long eip, cs;
2156         u16 old_cs;
2157         int cpl = ctxt->ops->cpl(ctxt);
2158         struct desc_struct old_desc, new_desc;
2159         const struct x86_emulate_ops *ops = ctxt->ops;
2160
2161         if (ctxt->mode == X86EMUL_MODE_PROT64)
2162                 ops->get_segment(ctxt, &old_cs, &old_desc, NULL,
2163                                  VCPU_SREG_CS);
2164
2165         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2166         if (rc != X86EMUL_CONTINUE)
2167                 return rc;
2168         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2169         if (rc != X86EMUL_CONTINUE)
2170                 return rc;
2171         /* Outer-privilege level return is not implemented */
2172         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2173                 return X86EMUL_UNHANDLEABLE;
2174         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2175                                        X86_TRANSFER_RET,
2176                                        &new_desc);
2177         if (rc != X86EMUL_CONTINUE)
2178                 return rc;
2179         rc = assign_eip_far(ctxt, eip, &new_desc);
2180         if (rc != X86EMUL_CONTINUE) {
2181                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2182                 ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
2183         }
2184         return rc;
2185 }
2186
2187 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2188 {
2189         int rc;
2190
2191         rc = em_ret_far(ctxt);
2192         if (rc != X86EMUL_CONTINUE)
2193                 return rc;
2194         rsp_increment(ctxt, ctxt->src.val);
2195         return X86EMUL_CONTINUE;
2196 }
2197
2198 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2199 {
2200         /* Save real source value, then compare EAX against destination. */
2201         ctxt->dst.orig_val = ctxt->dst.val;
2202         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2203         ctxt->src.orig_val = ctxt->src.val;
2204         ctxt->src.val = ctxt->dst.orig_val;
2205         fastop(ctxt, em_cmp);
2206
2207         if (ctxt->eflags & EFLG_ZF) {
2208                 /* Success: write back to memory; no update of EAX */
2209                 ctxt->src.type = OP_NONE;
2210                 ctxt->dst.val = ctxt->src.orig_val;
2211         } else {
2212                 /* Failure: write the value we saw to EAX. */
2213                 ctxt->src.type = OP_REG;
2214                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2215                 ctxt->src.val = ctxt->dst.orig_val;
2216                 /* Create write-cycle to dest by writing the same value */
2217                 ctxt->dst.val = ctxt->dst.orig_val;
2218         }
2219         return X86EMUL_CONTINUE;
2220 }
2221
2222 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2223 {
2224         int seg = ctxt->src2.val;
2225         unsigned short sel;
2226         int rc;
2227
2228         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2229
2230         rc = load_segment_descriptor(ctxt, sel, seg);
2231         if (rc != X86EMUL_CONTINUE)
2232                 return rc;
2233
2234         ctxt->dst.val = ctxt->src.val;
2235         return rc;
2236 }
2237
2238 static void
2239 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2240                         struct desc_struct *cs, struct desc_struct *ss)
2241 {
2242         cs->l = 0;              /* will be adjusted later */
2243         set_desc_base(cs, 0);   /* flat segment */
2244         cs->g = 1;              /* 4kb granularity */
2245         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2246         cs->type = 0x0b;        /* Read, Execute, Accessed */
2247         cs->s = 1;
2248         cs->dpl = 0;            /* will be adjusted later */
2249         cs->p = 1;
2250         cs->d = 1;
2251         cs->avl = 0;
2252
2253         set_desc_base(ss, 0);   /* flat segment */
2254         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2255         ss->g = 1;              /* 4kb granularity */
2256         ss->s = 1;
2257         ss->type = 0x03;        /* Read/Write, Accessed */
2258         ss->d = 1;              /* 32bit stack segment */
2259         ss->dpl = 0;
2260         ss->p = 1;
2261         ss->l = 0;
2262         ss->avl = 0;
2263 }
2264
2265 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2266 {
2267         u32 eax, ebx, ecx, edx;
2268
2269         eax = ecx = 0;
2270         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2271         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2272                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2273                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2274 }
2275
2276 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2277 {
2278         const struct x86_emulate_ops *ops = ctxt->ops;
2279         u32 eax, ebx, ecx, edx;
2280
2281         /*
2282          * syscall should always be enabled in longmode - so only become
2283          * vendor specific (cpuid) if other modes are active...
2284          */
2285         if (ctxt->mode == X86EMUL_MODE_PROT64)
2286                 return true;
2287
2288         eax = 0x00000000;
2289         ecx = 0x00000000;
2290         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2291         /*
2292          * Intel ("GenuineIntel")
2293          * remark: Intel CPUs only support "syscall" in 64bit
2294          * longmode. Also an 64bit guest with a
2295          * 32bit compat-app running will #UD !! While this
2296          * behaviour can be fixed (by emulating) into AMD
2297          * response - CPUs of AMD can't behave like Intel.
2298          */
2299         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2300             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2301             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2302                 return false;
2303
2304         /* AMD ("AuthenticAMD") */
2305         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2306             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2307             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2308                 return true;
2309
2310         /* AMD ("AMDisbetter!") */
2311         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2312             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2313             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2314                 return true;
2315
2316         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2317         return false;
2318 }
2319
2320 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2321 {
2322         const struct x86_emulate_ops *ops = ctxt->ops;
2323         struct desc_struct cs, ss;
2324         u64 msr_data;
2325         u16 cs_sel, ss_sel;
2326         u64 efer = 0;
2327
2328         /* syscall is not available in real mode */
2329         if (ctxt->mode == X86EMUL_MODE_REAL ||
2330             ctxt->mode == X86EMUL_MODE_VM86)
2331                 return emulate_ud(ctxt);
2332
2333         if (!(em_syscall_is_enabled(ctxt)))
2334                 return emulate_ud(ctxt);
2335
2336         ops->get_msr(ctxt, MSR_EFER, &efer);
2337         setup_syscalls_segments(ctxt, &cs, &ss);
2338
2339         if (!(efer & EFER_SCE))
2340                 return emulate_ud(ctxt);
2341
2342         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2343         msr_data >>= 32;
2344         cs_sel = (u16)(msr_data & 0xfffc);
2345         ss_sel = (u16)(msr_data + 8);
2346
2347         if (efer & EFER_LMA) {
2348                 cs.d = 0;
2349                 cs.l = 1;
2350         }
2351         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2352         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2353
2354         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2355         if (efer & EFER_LMA) {
2356 #ifdef CONFIG_X86_64
2357                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2358
2359                 ops->get_msr(ctxt,
2360                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2361                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2362                 ctxt->_eip = msr_data;
2363
2364                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2365                 ctxt->eflags &= ~msr_data;
2366                 ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2367 #endif
2368         } else {
2369                 /* legacy mode */
2370                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2371                 ctxt->_eip = (u32)msr_data;
2372
2373                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2374         }
2375
2376         return X86EMUL_CONTINUE;
2377 }
2378
2379 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2380 {
2381         const struct x86_emulate_ops *ops = ctxt->ops;
2382         struct desc_struct cs, ss;
2383         u64 msr_data;
2384         u16 cs_sel, ss_sel;
2385         u64 efer = 0;
2386
2387         ops->get_msr(ctxt, MSR_EFER, &efer);
2388         /* inject #GP if in real mode */
2389         if (ctxt->mode == X86EMUL_MODE_REAL)
2390                 return emulate_gp(ctxt, 0);
2391
2392         /*
2393          * Not recognized on AMD in compat mode (but is recognized in legacy
2394          * mode).
2395          */
2396         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2397             && !vendor_intel(ctxt))
2398                 return emulate_ud(ctxt);
2399
2400         /* sysenter/sysexit have not been tested in 64bit mode. */
2401         if (ctxt->mode == X86EMUL_MODE_PROT64)
2402                 return X86EMUL_UNHANDLEABLE;
2403
2404         setup_syscalls_segments(ctxt, &cs, &ss);
2405
2406         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2407         switch (ctxt->mode) {
2408         case X86EMUL_MODE_PROT32:
2409                 if ((msr_data & 0xfffc) == 0x0)
2410                         return emulate_gp(ctxt, 0);
2411                 break;
2412         case X86EMUL_MODE_PROT64:
2413                 if (msr_data == 0x0)
2414                         return emulate_gp(ctxt, 0);
2415                 break;
2416         default:
2417                 break;
2418         }
2419
2420         ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2421         cs_sel = (u16)msr_data;
2422         cs_sel &= ~SELECTOR_RPL_MASK;
2423         ss_sel = cs_sel + 8;
2424         ss_sel &= ~SELECTOR_RPL_MASK;
2425         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2426                 cs.d = 0;
2427                 cs.l = 1;
2428         }
2429
2430         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2431         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2432
2433         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2434         ctxt->_eip = msr_data;
2435
2436         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2437         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2438
2439         return X86EMUL_CONTINUE;
2440 }
2441
2442 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2443 {
2444         const struct x86_emulate_ops *ops = ctxt->ops;
2445         struct desc_struct cs, ss;
2446         u64 msr_data, rcx, rdx;
2447         int usermode;
2448         u16 cs_sel = 0, ss_sel = 0;
2449
2450         /* inject #GP if in real mode or Virtual 8086 mode */
2451         if (ctxt->mode == X86EMUL_MODE_REAL ||
2452             ctxt->mode == X86EMUL_MODE_VM86)
2453                 return emulate_gp(ctxt, 0);
2454
2455         setup_syscalls_segments(ctxt, &cs, &ss);
2456
2457         if ((ctxt->rex_prefix & 0x8) != 0x0)
2458                 usermode = X86EMUL_MODE_PROT64;
2459         else
2460                 usermode = X86EMUL_MODE_PROT32;
2461
2462         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2463         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2464
2465         cs.dpl = 3;
2466         ss.dpl = 3;
2467         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2468         switch (usermode) {
2469         case X86EMUL_MODE_PROT32:
2470                 cs_sel = (u16)(msr_data + 16);
2471                 if ((msr_data & 0xfffc) == 0x0)
2472                         return emulate_gp(ctxt, 0);
2473                 ss_sel = (u16)(msr_data + 24);
2474                 rcx = (u32)rcx;
2475                 rdx = (u32)rdx;
2476                 break;
2477         case X86EMUL_MODE_PROT64:
2478                 cs_sel = (u16)(msr_data + 32);
2479                 if (msr_data == 0x0)
2480                         return emulate_gp(ctxt, 0);
2481                 ss_sel = cs_sel + 8;
2482                 cs.d = 0;
2483                 cs.l = 1;
2484                 if (is_noncanonical_address(rcx) ||
2485                     is_noncanonical_address(rdx))
2486                         return emulate_gp(ctxt, 0);
2487                 break;
2488         }
2489         cs_sel |= SELECTOR_RPL_MASK;
2490         ss_sel |= SELECTOR_RPL_MASK;
2491
2492         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2493         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2494
2495         ctxt->_eip = rdx;
2496         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2497
2498         return X86EMUL_CONTINUE;
2499 }
2500
2501 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2502 {
2503         int iopl;
2504         if (ctxt->mode == X86EMUL_MODE_REAL)
2505                 return false;
2506         if (ctxt->mode == X86EMUL_MODE_VM86)
2507                 return true;
2508         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2509         return ctxt->ops->cpl(ctxt) > iopl;
2510 }
2511
2512 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2513                                             u16 port, u16 len)
2514 {
2515         const struct x86_emulate_ops *ops = ctxt->ops;
2516         struct desc_struct tr_seg;
2517         u32 base3;
2518         int r;
2519         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2520         unsigned mask = (1 << len) - 1;
2521         unsigned long base;
2522
2523         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2524         if (!tr_seg.p)
2525                 return false;
2526         if (desc_limit_scaled(&tr_seg) < 103)
2527                 return false;
2528         base = get_desc_base(&tr_seg);
2529 #ifdef CONFIG_X86_64
2530         base |= ((u64)base3) << 32;
2531 #endif
2532         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2533         if (r != X86EMUL_CONTINUE)
2534                 return false;
2535         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2536                 return false;
2537         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2538         if (r != X86EMUL_CONTINUE)
2539                 return false;
2540         if ((perm >> bit_idx) & mask)
2541                 return false;
2542         return true;
2543 }
2544
2545 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2546                                  u16 port, u16 len)
2547 {
2548         if (ctxt->perm_ok)
2549                 return true;
2550
2551         if (emulator_bad_iopl(ctxt))
2552                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2553                         return false;
2554
2555         ctxt->perm_ok = true;
2556
2557         return true;
2558 }
2559
2560 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2561                                 struct tss_segment_16 *tss)
2562 {
2563         tss->ip = ctxt->_eip;
2564         tss->flag = ctxt->eflags;
2565         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2566         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2567         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2568         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2569         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2570         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2571         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2572         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2573
2574         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2575         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2576         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2577         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2578         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2579 }
2580
2581 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2582                                  struct tss_segment_16 *tss)
2583 {
2584         int ret;
2585         u8 cpl;
2586
2587         ctxt->_eip = tss->ip;
2588         ctxt->eflags = tss->flag | 2;
2589         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2590         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2591         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2592         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2593         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2594         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2595         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2596         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2597
2598         /*
2599          * SDM says that segment selectors are loaded before segment
2600          * descriptors
2601          */
2602         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2603         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2604         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2605         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2606         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2607
2608         cpl = tss->cs & 3;
2609
2610         /*
2611          * Now load segment descriptors. If fault happens at this stage
2612          * it is handled in a context of new task
2613          */
2614         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2615                                         X86_TRANSFER_TASK_SWITCH, NULL);
2616         if (ret != X86EMUL_CONTINUE)
2617                 return ret;
2618         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2619                                         X86_TRANSFER_TASK_SWITCH, NULL);
2620         if (ret != X86EMUL_CONTINUE)
2621                 return ret;
2622         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2623                                         X86_TRANSFER_TASK_SWITCH, NULL);
2624         if (ret != X86EMUL_CONTINUE)
2625                 return ret;
2626         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2627                                         X86_TRANSFER_TASK_SWITCH, NULL);
2628         if (ret != X86EMUL_CONTINUE)
2629                 return ret;
2630         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2631                                         X86_TRANSFER_TASK_SWITCH, NULL);
2632         if (ret != X86EMUL_CONTINUE)
2633                 return ret;
2634
2635         return X86EMUL_CONTINUE;
2636 }
2637
2638 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2639                           u16 tss_selector, u16 old_tss_sel,
2640                           ulong old_tss_base, struct desc_struct *new_desc)
2641 {
2642         const struct x86_emulate_ops *ops = ctxt->ops;
2643         struct tss_segment_16 tss_seg;
2644         int ret;
2645         u32 new_tss_base = get_desc_base(new_desc);
2646
2647         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2648                             &ctxt->exception);
2649         if (ret != X86EMUL_CONTINUE)
2650                 return ret;
2651
2652         save_state_to_tss16(ctxt, &tss_seg);
2653
2654         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2655                              &ctxt->exception);
2656         if (ret != X86EMUL_CONTINUE)
2657                 return ret;
2658
2659         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2660                             &ctxt->exception);
2661         if (ret != X86EMUL_CONTINUE)
2662                 return ret;
2663
2664         if (old_tss_sel != 0xffff) {
2665                 tss_seg.prev_task_link = old_tss_sel;
2666
2667                 ret = ops->write_std(ctxt, new_tss_base,
2668                                      &tss_seg.prev_task_link,
2669                                      sizeof tss_seg.prev_task_link,
2670                                      &ctxt->exception);
2671                 if (ret != X86EMUL_CONTINUE)
2672                         return ret;
2673         }
2674
2675         return load_state_from_tss16(ctxt, &tss_seg);
2676 }
2677
2678 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2679                                 struct tss_segment_32 *tss)
2680 {
2681         /* CR3 and ldt selector are not saved intentionally */
2682         tss->eip = ctxt->_eip;
2683         tss->eflags = ctxt->eflags;
2684         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2685         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2686         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2687         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2688         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2689         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2690         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2691         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2692
2693         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2694         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2695         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2696         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2697         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2698         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2699 }
2700
2701 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2702                                  struct tss_segment_32 *tss)
2703 {
2704         int ret;
2705         u8 cpl;
2706
2707         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2708                 return emulate_gp(ctxt, 0);
2709         ctxt->_eip = tss->eip;
2710         ctxt->eflags = tss->eflags | 2;
2711
2712         /* General purpose registers */
2713         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2714         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2715         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2716         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2717         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2718         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2719         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2720         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2721
2722         /*
2723          * SDM says that segment selectors are loaded before segment
2724          * descriptors.  This is important because CPL checks will
2725          * use CS.RPL.
2726          */
2727         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2728         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2729         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2730         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2731         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2732         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2733         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2734
2735         /*
2736          * If we're switching between Protected Mode and VM86, we need to make
2737          * sure to update the mode before loading the segment descriptors so
2738          * that the selectors are interpreted correctly.
2739          */
2740         if (ctxt->eflags & X86_EFLAGS_VM) {
2741                 ctxt->mode = X86EMUL_MODE_VM86;
2742                 cpl = 3;
2743         } else {
2744                 ctxt->mode = X86EMUL_MODE_PROT32;
2745                 cpl = tss->cs & 3;
2746         }
2747
2748         /*
2749          * Now load segment descriptors. If fault happenes at this stage
2750          * it is handled in a context of new task
2751          */
2752         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
2753                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
2754         if (ret != X86EMUL_CONTINUE)
2755                 return ret;
2756         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2757                                         X86_TRANSFER_TASK_SWITCH, NULL);
2758         if (ret != X86EMUL_CONTINUE)
2759                 return ret;
2760         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2761                                         X86_TRANSFER_TASK_SWITCH, NULL);
2762         if (ret != X86EMUL_CONTINUE)
2763                 return ret;
2764         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2765                                         X86_TRANSFER_TASK_SWITCH, NULL);
2766         if (ret != X86EMUL_CONTINUE)
2767                 return ret;
2768         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2769                                         X86_TRANSFER_TASK_SWITCH, NULL);
2770         if (ret != X86EMUL_CONTINUE)
2771                 return ret;
2772         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
2773                                         X86_TRANSFER_TASK_SWITCH, NULL);
2774         if (ret != X86EMUL_CONTINUE)
2775                 return ret;
2776         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
2777                                         X86_TRANSFER_TASK_SWITCH, NULL);
2778         if (ret != X86EMUL_CONTINUE)
2779                 return ret;
2780
2781         return X86EMUL_CONTINUE;
2782 }
2783
2784 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2785                           u16 tss_selector, u16 old_tss_sel,
2786                           ulong old_tss_base, struct desc_struct *new_desc)
2787 {
2788         const struct x86_emulate_ops *ops = ctxt->ops;
2789         struct tss_segment_32 tss_seg;
2790         int ret;
2791         u32 new_tss_base = get_desc_base(new_desc);
2792         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2793         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2794
2795         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2796                             &ctxt->exception);
2797         if (ret != X86EMUL_CONTINUE)
2798                 return ret;
2799
2800         save_state_to_tss32(ctxt, &tss_seg);
2801
2802         /* Only GP registers and segment selectors are saved */
2803         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2804                              ldt_sel_offset - eip_offset, &ctxt->exception);
2805         if (ret != X86EMUL_CONTINUE)
2806                 return ret;
2807
2808         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2809                             &ctxt->exception);
2810         if (ret != X86EMUL_CONTINUE)
2811                 return ret;
2812
2813         if (old_tss_sel != 0xffff) {
2814                 tss_seg.prev_task_link = old_tss_sel;
2815
2816                 ret = ops->write_std(ctxt, new_tss_base,
2817                                      &tss_seg.prev_task_link,
2818                                      sizeof tss_seg.prev_task_link,
2819                                      &ctxt->exception);
2820                 if (ret != X86EMUL_CONTINUE)
2821                         return ret;
2822         }
2823
2824         return load_state_from_tss32(ctxt, &tss_seg);
2825 }
2826
2827 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2828                                    u16 tss_selector, int idt_index, int reason,
2829                                    bool has_error_code, u32 error_code)
2830 {
2831         const struct x86_emulate_ops *ops = ctxt->ops;
2832         struct desc_struct curr_tss_desc, next_tss_desc;
2833         int ret;
2834         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2835         ulong old_tss_base =
2836                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2837         u32 desc_limit;
2838         ulong desc_addr;
2839
2840         /* FIXME: old_tss_base == ~0 ? */
2841
2842         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2843         if (ret != X86EMUL_CONTINUE)
2844                 return ret;
2845         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2846         if (ret != X86EMUL_CONTINUE)
2847                 return ret;
2848
2849         /* FIXME: check that next_tss_desc is tss */
2850
2851         /*
2852          * Check privileges. The three cases are task switch caused by...
2853          *
2854          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2855          * 2. Exception/IRQ/iret: No check is performed
2856          * 3. jmp/call to TSS/task-gate: No check is performed since the
2857          *    hardware checks it before exiting.
2858          */
2859         if (reason == TASK_SWITCH_GATE) {
2860                 if (idt_index != -1) {
2861                         /* Software interrupts */
2862                         struct desc_struct task_gate_desc;
2863                         int dpl;
2864
2865                         ret = read_interrupt_descriptor(ctxt, idt_index,
2866                                                         &task_gate_desc);
2867                         if (ret != X86EMUL_CONTINUE)
2868                                 return ret;
2869
2870                         dpl = task_gate_desc.dpl;
2871                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2872                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2873                 }
2874         }
2875
2876         desc_limit = desc_limit_scaled(&next_tss_desc);
2877         if (!next_tss_desc.p ||
2878             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2879              desc_limit < 0x2b)) {
2880                 return emulate_ts(ctxt, tss_selector & 0xfffc);
2881         }
2882
2883         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2884                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2885                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2886         }
2887
2888         if (reason == TASK_SWITCH_IRET)
2889                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2890
2891         /* set back link to prev task only if NT bit is set in eflags
2892            note that old_tss_sel is not used after this point */
2893         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2894                 old_tss_sel = 0xffff;
2895
2896         if (next_tss_desc.type & 8)
2897                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2898                                      old_tss_base, &next_tss_desc);
2899         else
2900                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2901                                      old_tss_base, &next_tss_desc);
2902         if (ret != X86EMUL_CONTINUE)
2903                 return ret;
2904
2905         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2906                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2907
2908         if (reason != TASK_SWITCH_IRET) {
2909                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2910                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2911         }
2912
2913         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2914         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2915
2916         if (has_error_code) {
2917                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2918                 ctxt->lock_prefix = 0;
2919                 ctxt->src.val = (unsigned long) error_code;
2920                 ret = em_push(ctxt);
2921         }
2922
2923         return ret;
2924 }
2925
2926 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2927                          u16 tss_selector, int idt_index, int reason,
2928                          bool has_error_code, u32 error_code)
2929 {
2930         int rc;
2931
2932         invalidate_registers(ctxt);
2933         ctxt->_eip = ctxt->eip;
2934         ctxt->dst.type = OP_NONE;
2935
2936         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2937                                      has_error_code, error_code);
2938
2939         if (rc == X86EMUL_CONTINUE) {
2940                 ctxt->eip = ctxt->_eip;
2941                 writeback_registers(ctxt);
2942         }
2943
2944         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2945 }
2946
2947 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2948                 struct operand *op)
2949 {
2950         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2951
2952         register_address_increment(ctxt, reg, df * op->bytes);
2953         op->addr.mem.ea = register_address(ctxt, reg);
2954 }
2955
2956 static int em_das(struct x86_emulate_ctxt *ctxt)
2957 {
2958         u8 al, old_al;
2959         bool af, cf, old_cf;
2960
2961         cf = ctxt->eflags & X86_EFLAGS_CF;
2962         al = ctxt->dst.val;
2963
2964         old_al = al;
2965         old_cf = cf;
2966         cf = false;
2967         af = ctxt->eflags & X86_EFLAGS_AF;
2968         if ((al & 0x0f) > 9 || af) {
2969                 al -= 6;
2970                 cf = old_cf | (al >= 250);
2971                 af = true;
2972         } else {
2973                 af = false;
2974         }
2975         if (old_al > 0x99 || old_cf) {
2976                 al -= 0x60;
2977                 cf = true;
2978         }
2979
2980         ctxt->dst.val = al;
2981         /* Set PF, ZF, SF */
2982         ctxt->src.type = OP_IMM;
2983         ctxt->src.val = 0;
2984         ctxt->src.bytes = 1;
2985         fastop(ctxt, em_or);
2986         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2987         if (cf)
2988                 ctxt->eflags |= X86_EFLAGS_CF;
2989         if (af)
2990                 ctxt->eflags |= X86_EFLAGS_AF;
2991         return X86EMUL_CONTINUE;
2992 }
2993
2994 static int em_aam(struct x86_emulate_ctxt *ctxt)
2995 {
2996         u8 al, ah;
2997
2998         if (ctxt->src.val == 0)
2999                 return emulate_de(ctxt);
3000
3001         al = ctxt->dst.val & 0xff;
3002         ah = al / ctxt->src.val;
3003         al %= ctxt->src.val;
3004
3005         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3006
3007         /* Set PF, ZF, SF */
3008         ctxt->src.type = OP_IMM;
3009         ctxt->src.val = 0;
3010         ctxt->src.bytes = 1;
3011         fastop(ctxt, em_or);
3012
3013         return X86EMUL_CONTINUE;
3014 }
3015
3016 static int em_aad(struct x86_emulate_ctxt *ctxt)
3017 {
3018         u8 al = ctxt->dst.val & 0xff;
3019         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3020
3021         al = (al + (ah * ctxt->src.val)) & 0xff;
3022
3023         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3024
3025         /* Set PF, ZF, SF */
3026         ctxt->src.type = OP_IMM;
3027         ctxt->src.val = 0;
3028         ctxt->src.bytes = 1;
3029         fastop(ctxt, em_or);
3030
3031         return X86EMUL_CONTINUE;
3032 }
3033
3034 static int em_call(struct x86_emulate_ctxt *ctxt)
3035 {
3036         int rc;
3037         long rel = ctxt->src.val;
3038
3039         ctxt->src.val = (unsigned long)ctxt->_eip;
3040         rc = jmp_rel(ctxt, rel);
3041         if (rc != X86EMUL_CONTINUE)
3042                 return rc;
3043         return em_push(ctxt);
3044 }
3045
3046 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3047 {
3048         u16 sel, old_cs;
3049         ulong old_eip;
3050         int rc;
3051         struct desc_struct old_desc, new_desc;
3052         const struct x86_emulate_ops *ops = ctxt->ops;
3053         int cpl = ctxt->ops->cpl(ctxt);
3054
3055         old_eip = ctxt->_eip;
3056         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3057
3058         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3059         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3060                                        X86_TRANSFER_CALL_JMP, &new_desc);
3061         if (rc != X86EMUL_CONTINUE)
3062                 return rc;
3063
3064         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3065         if (rc != X86EMUL_CONTINUE)
3066                 goto fail;
3067
3068         ctxt->src.val = old_cs;
3069         rc = em_push(ctxt);
3070         if (rc != X86EMUL_CONTINUE)
3071                 goto fail;
3072
3073         ctxt->src.val = old_eip;
3074         rc = em_push(ctxt);
3075         /* If we failed, we tainted the memory, but the very least we should
3076            restore cs */
3077         if (rc != X86EMUL_CONTINUE)
3078                 goto fail;
3079         return rc;
3080 fail:
3081         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3082         return rc;
3083
3084 }
3085
3086 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3087 {
3088         int rc;
3089         unsigned long eip;
3090
3091         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3092         if (rc != X86EMUL_CONTINUE)
3093                 return rc;
3094         rc = assign_eip_near(ctxt, eip);
3095         if (rc != X86EMUL_CONTINUE)
3096                 return rc;
3097         rsp_increment(ctxt, ctxt->src.val);
3098         return X86EMUL_CONTINUE;
3099 }
3100
3101 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3102 {
3103         /* Write back the register source. */
3104         ctxt->src.val = ctxt->dst.val;
3105         write_register_operand(&ctxt->src);
3106
3107         /* Write back the memory destination with implicit LOCK prefix. */
3108         ctxt->dst.val = ctxt->src.orig_val;
3109         ctxt->lock_prefix = 1;
3110         return X86EMUL_CONTINUE;
3111 }
3112
3113 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3114 {
3115         ctxt->dst.val = ctxt->src2.val;
3116         return fastop(ctxt, em_imul);
3117 }
3118
3119 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3120 {
3121         ctxt->dst.type = OP_REG;
3122         ctxt->dst.bytes = ctxt->src.bytes;
3123         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3124         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3125
3126         return X86EMUL_CONTINUE;
3127 }
3128
3129 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3130 {
3131         u64 tsc = 0;
3132
3133         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3134         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3135         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3136         return X86EMUL_CONTINUE;
3137 }
3138
3139 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3140 {
3141         u64 pmc;
3142
3143         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3144                 return emulate_gp(ctxt, 0);
3145         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3146         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3147         return X86EMUL_CONTINUE;
3148 }
3149
3150 static int em_mov(struct x86_emulate_ctxt *ctxt)
3151 {
3152         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3153         return X86EMUL_CONTINUE;
3154 }
3155
3156 #define FFL(x) bit(X86_FEATURE_##x)
3157
3158 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3159 {
3160         u32 ebx, ecx, edx, eax = 1;
3161         u16 tmp;
3162
3163         /*
3164          * Check MOVBE is set in the guest-visible CPUID leaf.
3165          */
3166         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3167         if (!(ecx & FFL(MOVBE)))
3168                 return emulate_ud(ctxt);
3169
3170         switch (ctxt->op_bytes) {
3171         case 2:
3172                 /*
3173                  * From MOVBE definition: "...When the operand size is 16 bits,
3174                  * the upper word of the destination register remains unchanged
3175                  * ..."
3176                  *
3177                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3178                  * rules so we have to do the operation almost per hand.
3179                  */
3180                 tmp = (u16)ctxt->src.val;
3181                 ctxt->dst.val &= ~0xffffUL;
3182                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3183                 break;
3184         case 4:
3185                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3186                 break;
3187         case 8:
3188                 ctxt->dst.val = swab64(ctxt->src.val);
3189                 break;
3190         default:
3191                 BUG();
3192         }
3193         return X86EMUL_CONTINUE;
3194 }
3195
3196 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3197 {
3198         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3199                 return emulate_gp(ctxt, 0);
3200
3201         /* Disable writeback. */
3202         ctxt->dst.type = OP_NONE;
3203         return X86EMUL_CONTINUE;
3204 }
3205
3206 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3207 {
3208         unsigned long val;
3209
3210         if (ctxt->mode == X86EMUL_MODE_PROT64)
3211                 val = ctxt->src.val & ~0ULL;
3212         else
3213                 val = ctxt->src.val & ~0U;
3214
3215         /* #UD condition is already handled. */
3216         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3217                 return emulate_gp(ctxt, 0);
3218
3219         /* Disable writeback. */
3220         ctxt->dst.type = OP_NONE;
3221         return X86EMUL_CONTINUE;
3222 }
3223
3224 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3225 {
3226         u64 msr_data;
3227
3228         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3229                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3230         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3231                 return emulate_gp(ctxt, 0);
3232
3233         return X86EMUL_CONTINUE;
3234 }
3235
3236 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3237 {
3238         u64 msr_data;
3239
3240         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3241                 return emulate_gp(ctxt, 0);
3242
3243         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3244         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3245         return X86EMUL_CONTINUE;
3246 }
3247
3248 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3249 {
3250         if (ctxt->modrm_reg > VCPU_SREG_GS)
3251                 return emulate_ud(ctxt);
3252
3253         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3254         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3255                 ctxt->dst.bytes = 2;
3256         return X86EMUL_CONTINUE;
3257 }
3258
3259 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3260 {
3261         u16 sel = ctxt->src.val;
3262
3263         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3264                 return emulate_ud(ctxt);
3265
3266         if (ctxt->modrm_reg == VCPU_SREG_SS)
3267                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3268
3269         /* Disable writeback. */
3270         ctxt->dst.type = OP_NONE;
3271         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3272 }
3273
3274 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3275 {
3276         u16 sel = ctxt->src.val;
3277
3278         /* Disable writeback. */
3279         ctxt->dst.type = OP_NONE;
3280         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3281 }
3282
3283 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3284 {
3285         u16 sel = ctxt->src.val;
3286
3287         /* Disable writeback. */
3288         ctxt->dst.type = OP_NONE;
3289         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3290 }
3291
3292 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3293 {
3294         int rc;
3295         ulong linear;
3296
3297         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3298         if (rc == X86EMUL_CONTINUE)
3299                 ctxt->ops->invlpg(ctxt, linear);
3300         /* Disable writeback. */
3301         ctxt->dst.type = OP_NONE;
3302         return X86EMUL_CONTINUE;
3303 }
3304
3305 static int em_clts(struct x86_emulate_ctxt *ctxt)
3306 {
3307         ulong cr0;
3308
3309         cr0 = ctxt->ops->get_cr(ctxt, 0);
3310         cr0 &= ~X86_CR0_TS;
3311         ctxt->ops->set_cr(ctxt, 0, cr0);
3312         return X86EMUL_CONTINUE;
3313 }
3314
3315 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3316 {
3317         int rc = ctxt->ops->fix_hypercall(ctxt);
3318
3319         if (rc != X86EMUL_CONTINUE)
3320                 return rc;
3321
3322         /* Let the processor re-execute the fixed hypercall */
3323         ctxt->_eip = ctxt->eip;
3324         /* Disable writeback. */
3325         ctxt->dst.type = OP_NONE;
3326         return X86EMUL_CONTINUE;
3327 }
3328
3329 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3330                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3331                                               struct desc_ptr *ptr))
3332 {
3333         struct desc_ptr desc_ptr;
3334
3335         if (ctxt->mode == X86EMUL_MODE_PROT64)
3336                 ctxt->op_bytes = 8;
3337         get(ctxt, &desc_ptr);
3338         if (ctxt->op_bytes == 2) {
3339                 ctxt->op_bytes = 4;
3340                 desc_ptr.address &= 0x00ffffff;
3341         }
3342         /* Disable writeback. */
3343         ctxt->dst.type = OP_NONE;
3344         return segmented_write(ctxt, ctxt->dst.addr.mem,
3345                                &desc_ptr, 2 + ctxt->op_bytes);
3346 }
3347
3348 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3349 {
3350         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3351 }
3352
3353 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3354 {
3355         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3356 }
3357
3358 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3359 {
3360         struct desc_ptr desc_ptr;
3361         int rc;
3362
3363         if (ctxt->mode == X86EMUL_MODE_PROT64)
3364                 ctxt->op_bytes = 8;
3365         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3366                              &desc_ptr.size, &desc_ptr.address,
3367                              ctxt->op_bytes);
3368         if (rc != X86EMUL_CONTINUE)
3369                 return rc;
3370         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3371             is_noncanonical_address(desc_ptr.address))
3372                 return emulate_gp(ctxt, 0);
3373         if (lgdt)
3374                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3375         else
3376                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3377         /* Disable writeback. */
3378         ctxt->dst.type = OP_NONE;
3379         return X86EMUL_CONTINUE;
3380 }
3381
3382 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3383 {
3384         return em_lgdt_lidt(ctxt, true);
3385 }
3386
3387 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3388 {
3389         int rc;
3390
3391         rc = ctxt->ops->fix_hypercall(ctxt);
3392
3393         /* Disable writeback. */
3394         ctxt->dst.type = OP_NONE;
3395         return rc;
3396 }
3397
3398 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3399 {
3400         return em_lgdt_lidt(ctxt, false);
3401 }
3402
3403 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3404 {
3405         if (ctxt->dst.type == OP_MEM)
3406                 ctxt->dst.bytes = 2;
3407         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3408         return X86EMUL_CONTINUE;
3409 }
3410
3411 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3412 {
3413         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3414                           | (ctxt->src.val & 0x0f));
3415         ctxt->dst.type = OP_NONE;
3416         return X86EMUL_CONTINUE;
3417 }
3418
3419 static int em_loop(struct x86_emulate_ctxt *ctxt)
3420 {
3421         int rc = X86EMUL_CONTINUE;
3422
3423         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3424         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3425             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3426                 rc = jmp_rel(ctxt, ctxt->src.val);
3427
3428         return rc;
3429 }
3430
3431 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3432 {
3433         int rc = X86EMUL_CONTINUE;
3434
3435         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3436                 rc = jmp_rel(ctxt, ctxt->src.val);
3437
3438         return rc;
3439 }
3440
3441 static int em_in(struct x86_emulate_ctxt *ctxt)
3442 {
3443         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3444                              &ctxt->dst.val))
3445                 return X86EMUL_IO_NEEDED;
3446
3447         return X86EMUL_CONTINUE;
3448 }
3449
3450 static int em_out(struct x86_emulate_ctxt *ctxt)
3451 {
3452         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3453                                     &ctxt->src.val, 1);
3454         /* Disable writeback. */
3455         ctxt->dst.type = OP_NONE;
3456         return X86EMUL_CONTINUE;
3457 }
3458
3459 static int em_cli(struct x86_emulate_ctxt *ctxt)
3460 {
3461         if (emulator_bad_iopl(ctxt))
3462                 return emulate_gp(ctxt, 0);
3463
3464         ctxt->eflags &= ~X86_EFLAGS_IF;
3465         return X86EMUL_CONTINUE;
3466 }
3467
3468 static int em_sti(struct x86_emulate_ctxt *ctxt)
3469 {
3470         if (emulator_bad_iopl(ctxt))
3471                 return emulate_gp(ctxt, 0);
3472
3473         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3474         ctxt->eflags |= X86_EFLAGS_IF;
3475         return X86EMUL_CONTINUE;
3476 }
3477
3478 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3479 {
3480         u32 eax, ebx, ecx, edx;
3481
3482         eax = reg_read(ctxt, VCPU_REGS_RAX);
3483         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3484         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3485         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3486         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3487         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3488         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3489         return X86EMUL_CONTINUE;
3490 }
3491
3492 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3493 {
3494         u32 flags;
3495
3496         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3497         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3498
3499         ctxt->eflags &= ~0xffUL;
3500         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3501         return X86EMUL_CONTINUE;
3502 }
3503
3504 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3505 {
3506         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3507         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3508         return X86EMUL_CONTINUE;
3509 }
3510
3511 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3512 {
3513         switch (ctxt->op_bytes) {
3514 #ifdef CONFIG_X86_64
3515         case 8:
3516                 asm("bswap %0" : "+r"(ctxt->dst.val));
3517                 break;
3518 #endif
3519         default:
3520                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3521                 break;
3522         }
3523         return X86EMUL_CONTINUE;
3524 }
3525
3526 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3527 {
3528         /* emulating clflush regardless of cpuid */
3529         return X86EMUL_CONTINUE;
3530 }
3531
3532 static bool valid_cr(int nr)
3533 {
3534         switch (nr) {
3535         case 0:
3536         case 2 ... 4:
3537         case 8:
3538                 return true;
3539         default:
3540                 return false;
3541         }
3542 }
3543
3544 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3545 {
3546         if (!valid_cr(ctxt->modrm_reg))
3547                 return emulate_ud(ctxt);
3548
3549         return X86EMUL_CONTINUE;
3550 }
3551
3552 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3553 {
3554         u64 new_val = ctxt->src.val64;
3555         int cr = ctxt->modrm_reg;
3556         u64 efer = 0;
3557
3558         static u64 cr_reserved_bits[] = {
3559                 0xffffffff00000000ULL,
3560                 0, 0, 0, /* CR3 checked later */
3561                 CR4_RESERVED_BITS,
3562                 0, 0, 0,
3563                 CR8_RESERVED_BITS,
3564         };
3565
3566         if (!valid_cr(cr))
3567                 return emulate_ud(ctxt);
3568
3569         if (new_val & cr_reserved_bits[cr])
3570                 return emulate_gp(ctxt, 0);
3571
3572         switch (cr) {
3573         case 0: {
3574                 u64 cr4;
3575                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3576                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3577                         return emulate_gp(ctxt, 0);
3578
3579                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3580                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3581
3582                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3583                     !(cr4 & X86_CR4_PAE))
3584                         return emulate_gp(ctxt, 0);
3585
3586                 break;
3587                 }
3588         case 3: {
3589                 u64 rsvd = 0;
3590
3591                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3592                 if (efer & EFER_LMA)
3593                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
3594
3595                 if (new_val & rsvd)
3596                         return emulate_gp(ctxt, 0);
3597
3598                 break;
3599                 }
3600         case 4: {
3601                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3602
3603                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3604                         return emulate_gp(ctxt, 0);
3605
3606                 break;
3607                 }
3608         }
3609
3610         return X86EMUL_CONTINUE;
3611 }
3612
3613 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3614 {
3615         unsigned long dr7;
3616
3617         ctxt->ops->get_dr(ctxt, 7, &dr7);
3618
3619         /* Check if DR7.Global_Enable is set */
3620         return dr7 & (1 << 13);
3621 }
3622
3623 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3624 {
3625         int dr = ctxt->modrm_reg;
3626         u64 cr4;
3627
3628         if (dr > 7)
3629                 return emulate_ud(ctxt);
3630
3631         cr4 = ctxt->ops->get_cr(ctxt, 4);
3632         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3633                 return emulate_ud(ctxt);
3634
3635         if (check_dr7_gd(ctxt)) {
3636                 ulong dr6;
3637
3638                 ctxt->ops->get_dr(ctxt, 6, &dr6);
3639                 dr6 &= ~15;
3640                 dr6 |= DR6_BD | DR6_RTM;
3641                 ctxt->ops->set_dr(ctxt, 6, dr6);
3642                 return emulate_db(ctxt);
3643         }
3644
3645         return X86EMUL_CONTINUE;
3646 }
3647
3648 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3649 {
3650         u64 new_val = ctxt->src.val64;
3651         int dr = ctxt->modrm_reg;
3652
3653         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3654                 return emulate_gp(ctxt, 0);
3655
3656         return check_dr_read(ctxt);
3657 }
3658
3659 static int check_svme(struct x86_emulate_ctxt *ctxt)
3660 {
3661         u64 efer;
3662
3663         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3664
3665         if (!(efer & EFER_SVME))
3666                 return emulate_ud(ctxt);
3667
3668         return X86EMUL_CONTINUE;
3669 }
3670
3671 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3672 {
3673         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3674
3675         /* Valid physical address? */
3676         if (rax & 0xffff000000000000ULL)
3677                 return emulate_gp(ctxt, 0);
3678
3679         return check_svme(ctxt);
3680 }
3681
3682 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3683 {
3684         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3685
3686         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3687                 return emulate_ud(ctxt);
3688
3689         return X86EMUL_CONTINUE;
3690 }
3691
3692 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3693 {
3694         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3695         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3696
3697         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3698             ctxt->ops->check_pmc(ctxt, rcx))
3699                 return emulate_gp(ctxt, 0);
3700
3701         return X86EMUL_CONTINUE;
3702 }
3703
3704 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3705 {
3706         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3707         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3708                 return emulate_gp(ctxt, 0);
3709
3710         return X86EMUL_CONTINUE;
3711 }
3712
3713 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3714 {
3715         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3716         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3717                 return emulate_gp(ctxt, 0);
3718
3719         return X86EMUL_CONTINUE;
3720 }
3721
3722 #define D(_y) { .flags = (_y) }
3723 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3724 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3725                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3726 #define N    D(NotImpl)
3727 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3728 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3729 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3730 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
3731 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3732 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3733 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3734 #define II(_f, _e, _i) \
3735         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3736 #define IIP(_f, _e, _i, _p) \
3737         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3738           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3739 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3740
3741 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3742 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3743 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3744 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3745 #define I2bvIP(_f, _e, _i, _p) \
3746         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3747
3748 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3749                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3750                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3751
3752 static const struct opcode group7_rm0[] = {
3753         N,
3754         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3755         N, N, N, N, N, N,
3756 };
3757
3758 static const struct opcode group7_rm1[] = {
3759         DI(SrcNone | Priv, monitor),
3760         DI(SrcNone | Priv, mwait),
3761         N, N, N, N, N, N,
3762 };
3763
3764 static const struct opcode group7_rm3[] = {
3765         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3766         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3767         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3768         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3769         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3770         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3771         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3772         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3773 };
3774
3775 static const struct opcode group7_rm7[] = {
3776         N,
3777         DIP(SrcNone, rdtscp, check_rdtsc),
3778         N, N, N, N, N, N,
3779 };
3780
3781 static const struct opcode group1[] = {
3782         F(Lock, em_add),
3783         F(Lock | PageTable, em_or),
3784         F(Lock, em_adc),
3785         F(Lock, em_sbb),
3786         F(Lock | PageTable, em_and),
3787         F(Lock, em_sub),
3788         F(Lock, em_xor),
3789         F(NoWrite, em_cmp),
3790 };
3791
3792 static const struct opcode group1A[] = {
3793         I(DstMem | SrcNone | Mov | Stack | IncSP, em_pop), N, N, N, N, N, N, N,
3794 };
3795
3796 static const struct opcode group2[] = {
3797         F(DstMem | ModRM, em_rol),
3798         F(DstMem | ModRM, em_ror),
3799         F(DstMem | ModRM, em_rcl),
3800         F(DstMem | ModRM, em_rcr),
3801         F(DstMem | ModRM, em_shl),
3802         F(DstMem | ModRM, em_shr),
3803         F(DstMem | ModRM, em_shl),
3804         F(DstMem | ModRM, em_sar),
3805 };
3806
3807 static const struct opcode group3[] = {
3808         F(DstMem | SrcImm | NoWrite, em_test),
3809         F(DstMem | SrcImm | NoWrite, em_test),
3810         F(DstMem | SrcNone | Lock, em_not),
3811         F(DstMem | SrcNone | Lock, em_neg),
3812         F(DstXacc | Src2Mem, em_mul_ex),
3813         F(DstXacc | Src2Mem, em_imul_ex),
3814         F(DstXacc | Src2Mem, em_div_ex),
3815         F(DstXacc | Src2Mem, em_idiv_ex),
3816 };
3817
3818 static const struct opcode group4[] = {
3819         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3820         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3821         N, N, N, N, N, N,
3822 };
3823
3824 static const struct opcode group5[] = {
3825         F(DstMem | SrcNone | Lock,              em_inc),
3826         F(DstMem | SrcNone | Lock,              em_dec),
3827         I(SrcMem | NearBranch,                  em_call_near_abs),
3828         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3829         I(SrcMem | NearBranch,                  em_jmp_abs),
3830         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
3831         I(SrcMem | Stack,                       em_push), D(Undefined),
3832 };
3833
3834 static const struct opcode group6[] = {
3835         DI(Prot,        sldt),
3836         DI(Prot,        str),
3837         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3838         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3839         N, N, N, N,
3840 };
3841
3842 static const struct group_dual group7 = { {
3843         II(Mov | DstMem,                        em_sgdt, sgdt),
3844         II(Mov | DstMem,                        em_sidt, sidt),
3845         II(SrcMem | Priv,                       em_lgdt, lgdt),
3846         II(SrcMem | Priv,                       em_lidt, lidt),
3847         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3848         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3849         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3850 }, {
3851         EXT(0, group7_rm0),
3852         EXT(0, group7_rm1),
3853         N, EXT(0, group7_rm3),
3854         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3855         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3856         EXT(0, group7_rm7),
3857 } };
3858
3859 static const struct opcode group8[] = {
3860         N, N, N, N,
3861         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3862         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3863         F(DstMem | SrcImmByte | Lock,                   em_btr),
3864         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3865 };
3866
3867 static const struct group_dual group9 = { {
3868         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3869 }, {
3870         N, N, N, N, N, N, N, N,
3871 } };
3872
3873 static const struct opcode group11[] = {
3874         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3875         X7(D(Undefined)),
3876 };
3877
3878 static const struct gprefix pfx_0f_ae_7 = {
3879         I(SrcMem | ByteOp, em_clflush), N, N, N,
3880 };
3881
3882 static const struct group_dual group15 = { {
3883         N, N, N, N, N, N, N, GP(0, &pfx_0f_ae_7),
3884 }, {
3885         N, N, N, N, N, N, N, N,
3886 } };
3887
3888 static const struct gprefix pfx_0f_6f_0f_7f = {
3889         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3890 };
3891
3892 static const struct instr_dual instr_dual_0f_2b = {
3893         I(0, em_mov), N
3894 };
3895
3896 static const struct gprefix pfx_0f_2b = {
3897         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
3898 };
3899
3900 static const struct gprefix pfx_0f_28_0f_29 = {
3901         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3902 };
3903
3904 static const struct gprefix pfx_0f_e7 = {
3905         N, I(Sse, em_mov), N, N,
3906 };
3907
3908 static const struct escape escape_d9 = { {
3909         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
3910 }, {
3911         /* 0xC0 - 0xC7 */
3912         N, N, N, N, N, N, N, N,
3913         /* 0xC8 - 0xCF */
3914         N, N, N, N, N, N, N, N,
3915         /* 0xD0 - 0xC7 */
3916         N, N, N, N, N, N, N, N,
3917         /* 0xD8 - 0xDF */
3918         N, N, N, N, N, N, N, N,
3919         /* 0xE0 - 0xE7 */
3920         N, N, N, N, N, N, N, N,
3921         /* 0xE8 - 0xEF */
3922         N, N, N, N, N, N, N, N,
3923         /* 0xF0 - 0xF7 */
3924         N, N, N, N, N, N, N, N,
3925         /* 0xF8 - 0xFF */
3926         N, N, N, N, N, N, N, N,
3927 } };
3928
3929 static const struct escape escape_db = { {
3930         N, N, N, N, N, N, N, N,
3931 }, {
3932         /* 0xC0 - 0xC7 */
3933         N, N, N, N, N, N, N, N,
3934         /* 0xC8 - 0xCF */
3935         N, N, N, N, N, N, N, N,
3936         /* 0xD0 - 0xC7 */
3937         N, N, N, N, N, N, N, N,
3938         /* 0xD8 - 0xDF */
3939         N, N, N, N, N, N, N, N,
3940         /* 0xE0 - 0xE7 */
3941         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3942         /* 0xE8 - 0xEF */
3943         N, N, N, N, N, N, N, N,
3944         /* 0xF0 - 0xF7 */
3945         N, N, N, N, N, N, N, N,
3946         /* 0xF8 - 0xFF */
3947         N, N, N, N, N, N, N, N,
3948 } };
3949
3950 static const struct escape escape_dd = { {
3951         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
3952 }, {
3953         /* 0xC0 - 0xC7 */
3954         N, N, N, N, N, N, N, N,
3955         /* 0xC8 - 0xCF */
3956         N, N, N, N, N, N, N, N,
3957         /* 0xD0 - 0xC7 */
3958         N, N, N, N, N, N, N, N,
3959         /* 0xD8 - 0xDF */
3960         N, N, N, N, N, N, N, N,
3961         /* 0xE0 - 0xE7 */
3962         N, N, N, N, N, N, N, N,
3963         /* 0xE8 - 0xEF */
3964         N, N, N, N, N, N, N, N,
3965         /* 0xF0 - 0xF7 */
3966         N, N, N, N, N, N, N, N,
3967         /* 0xF8 - 0xFF */
3968         N, N, N, N, N, N, N, N,
3969 } };
3970
3971 static const struct instr_dual instr_dual_0f_c3 = {
3972         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
3973 };
3974
3975 static const struct opcode opcode_table[256] = {
3976         /* 0x00 - 0x07 */
3977         F6ALU(Lock, em_add),
3978         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3979         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3980         /* 0x08 - 0x0F */
3981         F6ALU(Lock | PageTable, em_or),
3982         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3983         N,
3984         /* 0x10 - 0x17 */
3985         F6ALU(Lock, em_adc),
3986         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3987         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3988         /* 0x18 - 0x1F */
3989         F6ALU(Lock, em_sbb),
3990         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3991         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3992         /* 0x20 - 0x27 */
3993         F6ALU(Lock | PageTable, em_and), N, N,
3994         /* 0x28 - 0x2F */
3995         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3996         /* 0x30 - 0x37 */
3997         F6ALU(Lock, em_xor), N, N,
3998         /* 0x38 - 0x3F */
3999         F6ALU(NoWrite, em_cmp), N, N,
4000         /* 0x40 - 0x4F */
4001         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4002         /* 0x50 - 0x57 */
4003         X8(I(SrcReg | Stack, em_push)),
4004         /* 0x58 - 0x5F */
4005         X8(I(DstReg | Stack, em_pop)),
4006         /* 0x60 - 0x67 */
4007         I(ImplicitOps | Stack | No64, em_pusha),
4008         I(ImplicitOps | Stack | No64, em_popa),
4009         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
4010         N, N, N, N,
4011         /* 0x68 - 0x6F */
4012         I(SrcImm | Mov | Stack, em_push),
4013         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4014         I(SrcImmByte | Mov | Stack, em_push),
4015         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4016         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4017         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4018         /* 0x70 - 0x7F */
4019         X16(D(SrcImmByte | NearBranch)),
4020         /* 0x80 - 0x87 */
4021         G(ByteOp | DstMem | SrcImm, group1),
4022         G(DstMem | SrcImm, group1),
4023         G(ByteOp | DstMem | SrcImm | No64, group1),
4024         G(DstMem | SrcImmByte, group1),
4025         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4026         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4027         /* 0x88 - 0x8F */
4028         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4029         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4030         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4031         D(ModRM | SrcMem | NoAccess | DstReg),
4032         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4033         G(0, group1A),
4034         /* 0x90 - 0x97 */
4035         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4036         /* 0x98 - 0x9F */
4037         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4038         I(SrcImmFAddr | No64, em_call_far), N,
4039         II(ImplicitOps | Stack, em_pushf, pushf),
4040         II(ImplicitOps | Stack, em_popf, popf),
4041         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4042         /* 0xA0 - 0xA7 */
4043         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4044         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4045         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4046         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4047         /* 0xA8 - 0xAF */
4048         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4049         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4050         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4051         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4052         /* 0xB0 - 0xB7 */
4053         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4054         /* 0xB8 - 0xBF */
4055         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4056         /* 0xC0 - 0xC7 */
4057         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4058         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4059         I(ImplicitOps | NearBranch, em_ret),
4060         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4061         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4062         G(ByteOp, group11), G(0, group11),
4063         /* 0xC8 - 0xCF */
4064         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4065         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
4066         I(ImplicitOps | Stack, em_ret_far),
4067         D(ImplicitOps), DI(SrcImmByte, intn),
4068         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4069         /* 0xD0 - 0xD7 */
4070         G(Src2One | ByteOp, group2), G(Src2One, group2),
4071         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4072         I(DstAcc | SrcImmUByte | No64, em_aam),
4073         I(DstAcc | SrcImmUByte | No64, em_aad),
4074         F(DstAcc | ByteOp | No64, em_salc),
4075         I(DstAcc | SrcXLat | ByteOp, em_mov),
4076         /* 0xD8 - 0xDF */
4077         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4078         /* 0xE0 - 0xE7 */
4079         X3(I(SrcImmByte | NearBranch, em_loop)),
4080         I(SrcImmByte | NearBranch, em_jcxz),
4081         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4082         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4083         /* 0xE8 - 0xEF */
4084         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4085         I(SrcImmFAddr | No64, em_jmp_far),
4086         D(SrcImmByte | ImplicitOps | NearBranch),
4087         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4088         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4089         /* 0xF0 - 0xF7 */
4090         N, DI(ImplicitOps, icebp), N, N,
4091         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4092         G(ByteOp, group3), G(0, group3),
4093         /* 0xF8 - 0xFF */
4094         D(ImplicitOps), D(ImplicitOps),
4095         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4096         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4097 };
4098
4099 static const struct opcode twobyte_table[256] = {
4100         /* 0x00 - 0x0F */
4101         G(0, group6), GD(0, &group7), N, N,
4102         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4103         II(ImplicitOps | Priv, em_clts, clts), N,
4104         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4105         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4106         /* 0x10 - 0x1F */
4107         N, N, N, N, N, N, N, N,
4108         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4109         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4110         /* 0x20 - 0x2F */
4111         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4112         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4113         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4114                                                 check_cr_write),
4115         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4116                                                 check_dr_write),
4117         N, N, N, N,
4118         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4119         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4120         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4121         N, N, N, N,
4122         /* 0x30 - 0x3F */
4123         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4124         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4125         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4126         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4127         I(ImplicitOps | EmulateOnUD, em_sysenter),
4128         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4129         N, N,
4130         N, N, N, N, N, N, N, N,
4131         /* 0x40 - 0x4F */
4132         X16(D(DstReg | SrcMem | ModRM)),
4133         /* 0x50 - 0x5F */
4134         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4135         /* 0x60 - 0x6F */
4136         N, N, N, N,
4137         N, N, N, N,
4138         N, N, N, N,
4139         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4140         /* 0x70 - 0x7F */
4141         N, N, N, N,
4142         N, N, N, N,
4143         N, N, N, N,
4144         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4145         /* 0x80 - 0x8F */
4146         X16(D(SrcImm | NearBranch)),
4147         /* 0x90 - 0x9F */
4148         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4149         /* 0xA0 - 0xA7 */
4150         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4151         II(ImplicitOps, em_cpuid, cpuid),
4152         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4153         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4154         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4155         /* 0xA8 - 0xAF */
4156         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4157         DI(ImplicitOps, rsm),
4158         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4159         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4160         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4161         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4162         /* 0xB0 - 0xB7 */
4163         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4164         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4165         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4166         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4167         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4168         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4169         /* 0xB8 - 0xBF */
4170         N, N,
4171         G(BitOp, group8),
4172         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4173         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
4174         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4175         /* 0xC0 - 0xC7 */
4176         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4177         N, ID(0, &instr_dual_0f_c3),
4178         N, N, N, GD(0, &group9),
4179         /* 0xC8 - 0xCF */
4180         X8(I(DstReg, em_bswap)),
4181         /* 0xD0 - 0xDF */
4182         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4183         /* 0xE0 - 0xEF */
4184         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4185         N, N, N, N, N, N, N, N,
4186         /* 0xF0 - 0xFF */
4187         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4188 };
4189
4190 static const struct instr_dual instr_dual_0f_38_f0 = {
4191         I(DstReg | SrcMem | Mov, em_movbe), N
4192 };
4193
4194 static const struct instr_dual instr_dual_0f_38_f1 = {
4195         I(DstMem | SrcReg | Mov, em_movbe), N
4196 };
4197
4198 static const struct gprefix three_byte_0f_38_f0 = {
4199         ID(0, &instr_dual_0f_38_f0), N, N, N
4200 };
4201
4202 static const struct gprefix three_byte_0f_38_f1 = {
4203         ID(0, &instr_dual_0f_38_f1), N, N, N
4204 };
4205
4206 /*
4207  * Insns below are selected by the prefix which indexed by the third opcode
4208  * byte.
4209  */
4210 static const struct opcode opcode_map_0f_38[256] = {
4211         /* 0x00 - 0x7f */
4212         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4213         /* 0x80 - 0xef */
4214         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4215         /* 0xf0 - 0xf1 */
4216         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4217         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4218         /* 0xf2 - 0xff */
4219         N, N, X4(N), X8(N)
4220 };
4221
4222 #undef D
4223 #undef N
4224 #undef G
4225 #undef GD
4226 #undef I
4227 #undef GP
4228 #undef EXT
4229
4230 #undef D2bv
4231 #undef D2bvIP
4232 #undef I2bv
4233 #undef I2bvIP
4234 #undef I6ALU
4235
4236 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4237 {
4238         unsigned size;
4239
4240         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4241         if (size == 8)
4242                 size = 4;
4243         return size;
4244 }
4245
4246 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4247                       unsigned size, bool sign_extension)
4248 {
4249         int rc = X86EMUL_CONTINUE;
4250
4251         op->type = OP_IMM;
4252         op->bytes = size;
4253         op->addr.mem.ea = ctxt->_eip;
4254         /* NB. Immediates are sign-extended as necessary. */
4255         switch (op->bytes) {
4256         case 1:
4257                 op->val = insn_fetch(s8, ctxt);
4258                 break;
4259         case 2:
4260                 op->val = insn_fetch(s16, ctxt);
4261                 break;
4262         case 4:
4263                 op->val = insn_fetch(s32, ctxt);
4264                 break;
4265         case 8:
4266                 op->val = insn_fetch(s64, ctxt);
4267                 break;
4268         }
4269         if (!sign_extension) {
4270                 switch (op->bytes) {
4271                 case 1:
4272                         op->val &= 0xff;
4273                         break;
4274                 case 2:
4275                         op->val &= 0xffff;
4276                         break;
4277                 case 4:
4278                         op->val &= 0xffffffff;
4279                         break;
4280                 }
4281         }
4282 done:
4283         return rc;
4284 }
4285
4286 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4287                           unsigned d)
4288 {
4289         int rc = X86EMUL_CONTINUE;
4290
4291         switch (d) {
4292         case OpReg:
4293                 decode_register_operand(ctxt, op);
4294                 break;
4295         case OpImmUByte:
4296                 rc = decode_imm(ctxt, op, 1, false);
4297                 break;
4298         case OpMem:
4299                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4300         mem_common:
4301                 *op = ctxt->memop;
4302                 ctxt->memopp = op;
4303                 if (ctxt->d & BitOp)
4304                         fetch_bit_operand(ctxt);
4305                 op->orig_val = op->val;
4306                 break;
4307         case OpMem64:
4308                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4309                 goto mem_common;
4310         case OpAcc:
4311                 op->type = OP_REG;
4312                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4313                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4314                 fetch_register_operand(op);
4315                 op->orig_val = op->val;
4316                 break;
4317         case OpAccLo:
4318                 op->type = OP_REG;
4319                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4320                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4321                 fetch_register_operand(op);
4322                 op->orig_val = op->val;
4323                 break;
4324         case OpAccHi:
4325                 if (ctxt->d & ByteOp) {
4326                         op->type = OP_NONE;
4327                         break;
4328                 }
4329                 op->type = OP_REG;
4330                 op->bytes = ctxt->op_bytes;
4331                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4332                 fetch_register_operand(op);
4333                 op->orig_val = op->val;
4334                 break;
4335         case OpDI:
4336                 op->type = OP_MEM;
4337                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4338                 op->addr.mem.ea =
4339                         register_address(ctxt, VCPU_REGS_RDI);
4340                 op->addr.mem.seg = VCPU_SREG_ES;
4341                 op->val = 0;
4342                 op->count = 1;
4343                 break;
4344         case OpDX:
4345                 op->type = OP_REG;
4346                 op->bytes = 2;
4347                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4348                 fetch_register_operand(op);
4349                 break;
4350         case OpCL:
4351                 op->type = OP_IMM;
4352                 op->bytes = 1;
4353                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4354                 break;
4355         case OpImmByte:
4356                 rc = decode_imm(ctxt, op, 1, true);
4357                 break;
4358         case OpOne:
4359                 op->type = OP_IMM;
4360                 op->bytes = 1;
4361                 op->val = 1;
4362                 break;
4363         case OpImm:
4364                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4365                 break;
4366         case OpImm64:
4367                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4368                 break;
4369         case OpMem8:
4370                 ctxt->memop.bytes = 1;
4371                 if (ctxt->memop.type == OP_REG) {
4372                         ctxt->memop.addr.reg = decode_register(ctxt,
4373                                         ctxt->modrm_rm, true);
4374                         fetch_register_operand(&ctxt->memop);
4375                 }
4376                 goto mem_common;
4377         case OpMem16:
4378                 ctxt->memop.bytes = 2;
4379                 goto mem_common;
4380         case OpMem32:
4381                 ctxt->memop.bytes = 4;
4382                 goto mem_common;
4383         case OpImmU16:
4384                 rc = decode_imm(ctxt, op, 2, false);
4385                 break;
4386         case OpImmU:
4387                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4388                 break;
4389         case OpSI:
4390                 op->type = OP_MEM;
4391                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4392                 op->addr.mem.ea =
4393                         register_address(ctxt, VCPU_REGS_RSI);
4394                 op->addr.mem.seg = ctxt->seg_override;
4395                 op->val = 0;
4396                 op->count = 1;
4397                 break;
4398         case OpXLat:
4399                 op->type = OP_MEM;
4400                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4401                 op->addr.mem.ea =
4402                         address_mask(ctxt,
4403                                 reg_read(ctxt, VCPU_REGS_RBX) +
4404                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4405                 op->addr.mem.seg = ctxt->seg_override;
4406                 op->val = 0;
4407                 break;
4408         case OpImmFAddr:
4409                 op->type = OP_IMM;
4410                 op->addr.mem.ea = ctxt->_eip;
4411                 op->bytes = ctxt->op_bytes + 2;
4412                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4413                 break;
4414         case OpMemFAddr:
4415                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4416                 goto mem_common;
4417         case OpES:
4418                 op->type = OP_IMM;
4419                 op->val = VCPU_SREG_ES;
4420                 break;
4421         case OpCS:
4422                 op->type = OP_IMM;
4423                 op->val = VCPU_SREG_CS;
4424                 break;
4425         case OpSS:
4426                 op->type = OP_IMM;
4427                 op->val = VCPU_SREG_SS;
4428                 break;
4429         case OpDS:
4430                 op->type = OP_IMM;
4431                 op->val = VCPU_SREG_DS;
4432                 break;
4433         case OpFS:
4434                 op->type = OP_IMM;
4435                 op->val = VCPU_SREG_FS;
4436                 break;
4437         case OpGS:
4438                 op->type = OP_IMM;
4439                 op->val = VCPU_SREG_GS;
4440                 break;
4441         case OpImplicit:
4442                 /* Special instructions do their own operand decoding. */
4443         default:
4444                 op->type = OP_NONE; /* Disable writeback. */
4445                 break;
4446         }
4447
4448 done:
4449         return rc;
4450 }
4451
4452 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4453 {
4454         int rc = X86EMUL_CONTINUE;
4455         int mode = ctxt->mode;
4456         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4457         bool op_prefix = false;
4458         bool has_seg_override = false;
4459         struct opcode opcode;
4460
4461         ctxt->memop.type = OP_NONE;
4462         ctxt->memopp = NULL;
4463         ctxt->_eip = ctxt->eip;
4464         ctxt->fetch.ptr = ctxt->fetch.data;
4465         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4466         ctxt->opcode_len = 1;
4467         if (insn_len > 0)
4468                 memcpy(ctxt->fetch.data, insn, insn_len);
4469         else {
4470                 rc = __do_insn_fetch_bytes(ctxt, 1);
4471                 if (rc != X86EMUL_CONTINUE)
4472                         return rc;
4473         }
4474
4475         switch (mode) {
4476         case X86EMUL_MODE_REAL:
4477         case X86EMUL_MODE_VM86:
4478         case X86EMUL_MODE_PROT16:
4479                 def_op_bytes = def_ad_bytes = 2;
4480                 break;
4481         case X86EMUL_MODE_PROT32:
4482                 def_op_bytes = def_ad_bytes = 4;
4483                 break;
4484 #ifdef CONFIG_X86_64
4485         case X86EMUL_MODE_PROT64:
4486                 def_op_bytes = 4;
4487                 def_ad_bytes = 8;
4488                 break;
4489 #endif
4490         default:
4491                 return EMULATION_FAILED;
4492         }
4493
4494         ctxt->op_bytes = def_op_bytes;
4495         ctxt->ad_bytes = def_ad_bytes;
4496
4497         /* Legacy prefixes. */
4498         for (;;) {
4499                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4500                 case 0x66:      /* operand-size override */
4501                         op_prefix = true;
4502                         /* switch between 2/4 bytes */
4503                         ctxt->op_bytes = def_op_bytes ^ 6;
4504                         break;
4505                 case 0x67:      /* address-size override */
4506                         if (mode == X86EMUL_MODE_PROT64)
4507                                 /* switch between 4/8 bytes */
4508                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4509                         else
4510                                 /* switch between 2/4 bytes */
4511                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4512                         break;
4513                 case 0x26:      /* ES override */
4514                 case 0x2e:      /* CS override */
4515                 case 0x36:      /* SS override */
4516                 case 0x3e:      /* DS override */
4517                         has_seg_override = true;
4518                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4519                         break;
4520                 case 0x64:      /* FS override */
4521                 case 0x65:      /* GS override */
4522                         has_seg_override = true;
4523                         ctxt->seg_override = ctxt->b & 7;
4524                         break;
4525                 case 0x40 ... 0x4f: /* REX */
4526                         if (mode != X86EMUL_MODE_PROT64)
4527                                 goto done_prefixes;
4528                         ctxt->rex_prefix = ctxt->b;
4529                         continue;
4530                 case 0xf0:      /* LOCK */
4531                         ctxt->lock_prefix = 1;
4532                         break;
4533                 case 0xf2:      /* REPNE/REPNZ */
4534                 case 0xf3:      /* REP/REPE/REPZ */
4535                         ctxt->rep_prefix = ctxt->b;
4536                         break;
4537                 default:
4538                         goto done_prefixes;
4539                 }
4540
4541                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4542
4543                 ctxt->rex_prefix = 0;
4544         }
4545
4546 done_prefixes:
4547
4548         /* REX prefix. */
4549         if (ctxt->rex_prefix & 8)
4550                 ctxt->op_bytes = 8;     /* REX.W */
4551
4552         /* Opcode byte(s). */
4553         opcode = opcode_table[ctxt->b];
4554         /* Two-byte opcode? */
4555         if (ctxt->b == 0x0f) {
4556                 ctxt->opcode_len = 2;
4557                 ctxt->b = insn_fetch(u8, ctxt);
4558                 opcode = twobyte_table[ctxt->b];
4559
4560                 /* 0F_38 opcode map */
4561                 if (ctxt->b == 0x38) {
4562                         ctxt->opcode_len = 3;
4563                         ctxt->b = insn_fetch(u8, ctxt);
4564                         opcode = opcode_map_0f_38[ctxt->b];
4565                 }
4566         }
4567         ctxt->d = opcode.flags;
4568
4569         if (ctxt->d & ModRM)
4570                 ctxt->modrm = insn_fetch(u8, ctxt);
4571
4572         /* vex-prefix instructions are not implemented */
4573         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4574             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
4575                 ctxt->d = NotImpl;
4576         }
4577
4578         while (ctxt->d & GroupMask) {
4579                 switch (ctxt->d & GroupMask) {
4580                 case Group:
4581                         goffset = (ctxt->modrm >> 3) & 7;
4582                         opcode = opcode.u.group[goffset];
4583                         break;
4584                 case GroupDual:
4585                         goffset = (ctxt->modrm >> 3) & 7;
4586                         if ((ctxt->modrm >> 6) == 3)
4587                                 opcode = opcode.u.gdual->mod3[goffset];
4588                         else
4589                                 opcode = opcode.u.gdual->mod012[goffset];
4590                         break;
4591                 case RMExt:
4592                         goffset = ctxt->modrm & 7;
4593                         opcode = opcode.u.group[goffset];
4594                         break;
4595                 case Prefix:
4596                         if (ctxt->rep_prefix && op_prefix)
4597                                 return EMULATION_FAILED;
4598                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4599                         switch (simd_prefix) {
4600                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4601                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4602                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4603                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4604                         }
4605                         break;
4606                 case Escape:
4607                         if (ctxt->modrm > 0xbf)
4608                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4609                         else
4610                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4611                         break;
4612                 case InstrDual:
4613                         if ((ctxt->modrm >> 6) == 3)
4614                                 opcode = opcode.u.idual->mod3;
4615                         else
4616                                 opcode = opcode.u.idual->mod012;
4617                         break;
4618                 default:
4619                         return EMULATION_FAILED;
4620                 }
4621
4622                 ctxt->d &= ~(u64)GroupMask;
4623                 ctxt->d |= opcode.flags;
4624         }
4625
4626         /* Unrecognised? */
4627         if (ctxt->d == 0)
4628                 return EMULATION_FAILED;
4629
4630         ctxt->execute = opcode.u.execute;
4631
4632         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
4633                 return EMULATION_FAILED;
4634
4635         if (unlikely(ctxt->d &
4636             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
4637              No16))) {
4638                 /*
4639                  * These are copied unconditionally here, and checked unconditionally
4640                  * in x86_emulate_insn.
4641                  */
4642                 ctxt->check_perm = opcode.check_perm;
4643                 ctxt->intercept = opcode.intercept;
4644
4645                 if (ctxt->d & NotImpl)
4646                         return EMULATION_FAILED;
4647
4648                 if (mode == X86EMUL_MODE_PROT64) {
4649                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
4650                                 ctxt->op_bytes = 8;
4651                         else if (ctxt->d & NearBranch)
4652                                 ctxt->op_bytes = 8;
4653                 }
4654
4655                 if (ctxt->d & Op3264) {
4656                         if (mode == X86EMUL_MODE_PROT64)
4657                                 ctxt->op_bytes = 8;
4658                         else
4659                                 ctxt->op_bytes = 4;
4660                 }
4661
4662                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
4663                         ctxt->op_bytes = 4;
4664
4665                 if (ctxt->d & Sse)
4666                         ctxt->op_bytes = 16;
4667                 else if (ctxt->d & Mmx)
4668                         ctxt->op_bytes = 8;
4669         }
4670
4671         /* ModRM and SIB bytes. */
4672         if (ctxt->d & ModRM) {
4673                 rc = decode_modrm(ctxt, &ctxt->memop);
4674                 if (!has_seg_override) {
4675                         has_seg_override = true;
4676                         ctxt->seg_override = ctxt->modrm_seg;
4677                 }
4678         } else if (ctxt->d & MemAbs)
4679                 rc = decode_abs(ctxt, &ctxt->memop);
4680         if (rc != X86EMUL_CONTINUE)
4681                 goto done;
4682
4683         if (!has_seg_override)
4684                 ctxt->seg_override = VCPU_SREG_DS;
4685
4686         ctxt->memop.addr.mem.seg = ctxt->seg_override;
4687
4688         /*
4689          * Decode and fetch the source operand: register, memory
4690          * or immediate.
4691          */
4692         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4693         if (rc != X86EMUL_CONTINUE)
4694                 goto done;
4695
4696         /*
4697          * Decode and fetch the second source operand: register, memory
4698          * or immediate.
4699          */
4700         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4701         if (rc != X86EMUL_CONTINUE)
4702                 goto done;
4703
4704         /* Decode and fetch the destination operand: register or memory. */
4705         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4706
4707         if (ctxt->rip_relative)
4708                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
4709                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
4710
4711 done:
4712         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4713 }
4714
4715 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4716 {
4717         return ctxt->d & PageTable;
4718 }
4719
4720 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4721 {
4722         /* The second termination condition only applies for REPE
4723          * and REPNE. Test if the repeat string operation prefix is
4724          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4725          * corresponding termination condition according to:
4726          *      - if REPE/REPZ and ZF = 0 then done
4727          *      - if REPNE/REPNZ and ZF = 1 then done
4728          */
4729         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4730              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4731             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4732                  ((ctxt->eflags & EFLG_ZF) == 0))
4733                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4734                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4735                 return true;
4736
4737         return false;
4738 }
4739
4740 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4741 {
4742         bool fault = false;
4743
4744         ctxt->ops->get_fpu(ctxt);
4745         asm volatile("1: fwait \n\t"
4746                      "2: \n\t"
4747                      ".pushsection .fixup,\"ax\" \n\t"
4748                      "3: \n\t"
4749                      "movb $1, %[fault] \n\t"
4750                      "jmp 2b \n\t"
4751                      ".popsection \n\t"
4752                      _ASM_EXTABLE(1b, 3b)
4753                      : [fault]"+qm"(fault));
4754         ctxt->ops->put_fpu(ctxt);
4755
4756         if (unlikely(fault))
4757                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4758
4759         return X86EMUL_CONTINUE;
4760 }
4761
4762 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4763                                        struct operand *op)
4764 {
4765         if (op->type == OP_MM)
4766                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4767 }
4768
4769 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4770 {
4771         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4772         if (!(ctxt->d & ByteOp))
4773                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4774         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4775             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4776               [fastop]"+S"(fop)
4777             : "c"(ctxt->src2.val));
4778         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4779         if (!fop) /* exception is returned in fop variable */
4780                 return emulate_de(ctxt);
4781         return X86EMUL_CONTINUE;
4782 }
4783
4784 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
4785 {
4786         memset(&ctxt->rip_relative, 0,
4787                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
4788
4789         ctxt->io_read.pos = 0;
4790         ctxt->io_read.end = 0;
4791         ctxt->mem_read.end = 0;
4792 }
4793
4794 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4795 {
4796         const struct x86_emulate_ops *ops = ctxt->ops;
4797         int rc = X86EMUL_CONTINUE;
4798         int saved_dst_type = ctxt->dst.type;
4799
4800         ctxt->mem_read.pos = 0;
4801
4802         /* LOCK prefix is allowed only with some instructions */
4803         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4804                 rc = emulate_ud(ctxt);
4805                 goto done;
4806         }
4807
4808         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4809                 rc = emulate_ud(ctxt);
4810                 goto done;
4811         }
4812
4813         if (unlikely(ctxt->d &
4814                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
4815                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4816                                 (ctxt->d & Undefined)) {
4817                         rc = emulate_ud(ctxt);
4818                         goto done;
4819                 }
4820
4821                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4822                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4823                         rc = emulate_ud(ctxt);
4824                         goto done;
4825                 }
4826
4827                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4828                         rc = emulate_nm(ctxt);
4829                         goto done;
4830                 }
4831
4832                 if (ctxt->d & Mmx) {
4833                         rc = flush_pending_x87_faults(ctxt);
4834                         if (rc != X86EMUL_CONTINUE)
4835                                 goto done;
4836                         /*
4837                          * Now that we know the fpu is exception safe, we can fetch
4838                          * operands from it.
4839                          */
4840                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
4841                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4842                         if (!(ctxt->d & Mov))
4843                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4844                 }
4845
4846                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4847                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4848                                                       X86_ICPT_PRE_EXCEPT);
4849                         if (rc != X86EMUL_CONTINUE)
4850                                 goto done;
4851                 }
4852
4853                 /* Instruction can only be executed in protected mode */
4854                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4855                         rc = emulate_ud(ctxt);
4856                         goto done;
4857                 }
4858
4859                 /* Privileged instruction can be executed only in CPL=0 */
4860                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4861                         if (ctxt->d & PrivUD)
4862                                 rc = emulate_ud(ctxt);
4863                         else
4864                                 rc = emulate_gp(ctxt, 0);
4865                         goto done;
4866                 }
4867
4868                 /* Do instruction specific permission checks */
4869                 if (ctxt->d & CheckPerm) {
4870                         rc = ctxt->check_perm(ctxt);
4871                         if (rc != X86EMUL_CONTINUE)
4872                                 goto done;
4873                 }
4874
4875                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4876                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4877                                                       X86_ICPT_POST_EXCEPT);
4878                         if (rc != X86EMUL_CONTINUE)
4879                                 goto done;
4880                 }
4881
4882                 if (ctxt->rep_prefix && (ctxt->d & String)) {
4883                         /* All REP prefixes have the same first termination condition */
4884                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4885                                 ctxt->eip = ctxt->_eip;
4886                                 ctxt->eflags &= ~EFLG_RF;
4887                                 goto done;
4888                         }
4889                 }
4890         }
4891
4892         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4893                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4894                                     ctxt->src.valptr, ctxt->src.bytes);
4895                 if (rc != X86EMUL_CONTINUE)
4896                         goto done;
4897                 ctxt->src.orig_val64 = ctxt->src.val64;
4898         }
4899
4900         if (ctxt->src2.type == OP_MEM) {
4901                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4902                                     &ctxt->src2.val, ctxt->src2.bytes);
4903                 if (rc != X86EMUL_CONTINUE)
4904                         goto done;
4905         }
4906
4907         if ((ctxt->d & DstMask) == ImplicitOps)
4908                 goto special_insn;
4909
4910
4911         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4912                 /* optimisation - avoid slow emulated read if Mov */
4913                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4914                                    &ctxt->dst.val, ctxt->dst.bytes);
4915                 if (rc != X86EMUL_CONTINUE) {
4916                         if (rc == X86EMUL_PROPAGATE_FAULT &&
4917                             ctxt->exception.vector == PF_VECTOR)
4918                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
4919                         goto done;
4920                 }
4921         }
4922         ctxt->dst.orig_val = ctxt->dst.val;
4923
4924 special_insn:
4925
4926         if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4927                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4928                                               X86_ICPT_POST_MEMACCESS);
4929                 if (rc != X86EMUL_CONTINUE)
4930                         goto done;
4931         }
4932
4933         if (ctxt->rep_prefix && (ctxt->d & String))
4934                 ctxt->eflags |= EFLG_RF;
4935         else
4936                 ctxt->eflags &= ~EFLG_RF;
4937
4938         if (ctxt->execute) {
4939                 if (ctxt->d & Fastop) {
4940                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4941                         rc = fastop(ctxt, fop);
4942                         if (rc != X86EMUL_CONTINUE)
4943                                 goto done;
4944                         goto writeback;
4945                 }
4946                 rc = ctxt->execute(ctxt);
4947                 if (rc != X86EMUL_CONTINUE)
4948                         goto done;
4949                 goto writeback;
4950         }
4951
4952         if (ctxt->opcode_len == 2)
4953                 goto twobyte_insn;
4954         else if (ctxt->opcode_len == 3)
4955                 goto threebyte_insn;
4956
4957         switch (ctxt->b) {
4958         case 0x63:              /* movsxd */
4959                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4960                         goto cannot_emulate;
4961                 ctxt->dst.val = (s32) ctxt->src.val;
4962                 break;
4963         case 0x70 ... 0x7f: /* jcc (short) */
4964                 if (test_cc(ctxt->b, ctxt->eflags))
4965                         rc = jmp_rel(ctxt, ctxt->src.val);
4966                 break;
4967         case 0x8d: /* lea r16/r32, m */
4968                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4969                 break;
4970         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4971                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4972                         ctxt->dst.type = OP_NONE;
4973                 else
4974                         rc = em_xchg(ctxt);
4975                 break;
4976         case 0x98: /* cbw/cwde/cdqe */
4977                 switch (ctxt->op_bytes) {
4978                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4979                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4980                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4981                 }
4982                 break;
4983         case 0xcc:              /* int3 */
4984                 rc = emulate_int(ctxt, 3);
4985                 break;
4986         case 0xcd:              /* int n */
4987                 rc = emulate_int(ctxt, ctxt->src.val);
4988                 break;
4989         case 0xce:              /* into */
4990                 if (ctxt->eflags & EFLG_OF)
4991                         rc = emulate_int(ctxt, 4);
4992                 break;
4993         case 0xe9: /* jmp rel */
4994         case 0xeb: /* jmp rel short */
4995                 rc = jmp_rel(ctxt, ctxt->src.val);
4996                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4997                 break;
4998         case 0xf4:              /* hlt */
4999                 ctxt->ops->halt(ctxt);
5000                 break;
5001         case 0xf5:      /* cmc */
5002                 /* complement carry flag from eflags reg */
5003                 ctxt->eflags ^= EFLG_CF;
5004                 break;
5005         case 0xf8: /* clc */
5006                 ctxt->eflags &= ~EFLG_CF;
5007                 break;
5008         case 0xf9: /* stc */
5009                 ctxt->eflags |= EFLG_CF;
5010                 break;
5011         case 0xfc: /* cld */
5012                 ctxt->eflags &= ~EFLG_DF;
5013                 break;
5014         case 0xfd: /* std */
5015                 ctxt->eflags |= EFLG_DF;
5016                 break;
5017         default:
5018                 goto cannot_emulate;
5019         }
5020
5021         if (rc != X86EMUL_CONTINUE)
5022                 goto done;
5023
5024 writeback:
5025         if (ctxt->d & SrcWrite) {
5026                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5027                 rc = writeback(ctxt, &ctxt->src);
5028                 if (rc != X86EMUL_CONTINUE)
5029                         goto done;
5030         }
5031         if (!(ctxt->d & NoWrite)) {
5032                 rc = writeback(ctxt, &ctxt->dst);
5033                 if (rc != X86EMUL_CONTINUE)
5034                         goto done;
5035         }
5036
5037         /*
5038          * restore dst type in case the decoding will be reused
5039          * (happens for string instruction )
5040          */
5041         ctxt->dst.type = saved_dst_type;
5042
5043         if ((ctxt->d & SrcMask) == SrcSI)
5044                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5045
5046         if ((ctxt->d & DstMask) == DstDI)
5047                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5048
5049         if (ctxt->rep_prefix && (ctxt->d & String)) {
5050                 unsigned int count;
5051                 struct read_cache *r = &ctxt->io_read;
5052                 if ((ctxt->d & SrcMask) == SrcSI)
5053                         count = ctxt->src.count;
5054                 else
5055                         count = ctxt->dst.count;
5056                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5057
5058                 if (!string_insn_completed(ctxt)) {
5059                         /*
5060                          * Re-enter guest when pio read ahead buffer is empty
5061                          * or, if it is not used, after each 1024 iteration.
5062                          */
5063                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5064                             (r->end == 0 || r->end != r->pos)) {
5065                                 /*
5066                                  * Reset read cache. Usually happens before
5067                                  * decode, but since instruction is restarted
5068                                  * we have to do it here.
5069                                  */
5070                                 ctxt->mem_read.end = 0;
5071                                 writeback_registers(ctxt);
5072                                 return EMULATION_RESTART;
5073                         }
5074                         goto done; /* skip rip writeback */
5075                 }
5076                 ctxt->eflags &= ~EFLG_RF;
5077         }
5078
5079         ctxt->eip = ctxt->_eip;
5080
5081 done:
5082         if (rc == X86EMUL_PROPAGATE_FAULT) {
5083                 WARN_ON(ctxt->exception.vector > 0x1f);
5084                 ctxt->have_exception = true;
5085         }
5086         if (rc == X86EMUL_INTERCEPTED)
5087                 return EMULATION_INTERCEPTED;
5088
5089         if (rc == X86EMUL_CONTINUE)
5090                 writeback_registers(ctxt);
5091
5092         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5093
5094 twobyte_insn:
5095         switch (ctxt->b) {
5096         case 0x09:              /* wbinvd */
5097                 (ctxt->ops->wbinvd)(ctxt);
5098                 break;
5099         case 0x08:              /* invd */
5100         case 0x0d:              /* GrpP (prefetch) */
5101         case 0x18:              /* Grp16 (prefetch/nop) */
5102         case 0x1f:              /* nop */
5103                 break;
5104         case 0x20: /* mov cr, reg */
5105                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5106                 break;
5107         case 0x21: /* mov from dr to reg */
5108                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5109                 break;
5110         case 0x40 ... 0x4f:     /* cmov */
5111                 if (test_cc(ctxt->b, ctxt->eflags))
5112                         ctxt->dst.val = ctxt->src.val;
5113                 else if (ctxt->mode != X86EMUL_MODE_PROT64 ||
5114                          ctxt->op_bytes != 4)
5115                         ctxt->dst.type = OP_NONE; /* no writeback */
5116                 break;
5117         case 0x80 ... 0x8f: /* jnz rel, etc*/
5118                 if (test_cc(ctxt->b, ctxt->eflags))
5119                         rc = jmp_rel(ctxt, ctxt->src.val);
5120                 break;
5121         case 0x90 ... 0x9f:     /* setcc r/m8 */
5122                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5123                 break;
5124         case 0xb6 ... 0xb7:     /* movzx */
5125                 ctxt->dst.bytes = ctxt->op_bytes;
5126                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5127                                                        : (u16) ctxt->src.val;
5128                 break;
5129         case 0xbe ... 0xbf:     /* movsx */
5130                 ctxt->dst.bytes = ctxt->op_bytes;
5131                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5132                                                         (s16) ctxt->src.val;
5133                 break;
5134         default:
5135                 goto cannot_emulate;
5136         }
5137
5138 threebyte_insn:
5139
5140         if (rc != X86EMUL_CONTINUE)
5141                 goto done;
5142
5143         goto writeback;
5144
5145 cannot_emulate:
5146         return EMULATION_FAILED;
5147 }
5148
5149 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5150 {
5151         invalidate_registers(ctxt);
5152 }
5153
5154 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5155 {
5156         writeback_registers(ctxt);
5157 }