arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstMem16    (OpMem16 << DstShift)
  90 #define DstImmUByte (OpImmUByte << DstShift)
  91 #define DstDX       (OpDX << DstShift)
  92 #define DstAccLo    (OpAccLo << DstShift)
  93 #define DstMask     (OpMask << DstShift)
  94 /* Source operand type. */
  95 #define SrcShift    6
  96 #define SrcNone     (OpNone << SrcShift)
  97 #define SrcReg      (OpReg << SrcShift)
  98 #define SrcMem      (OpMem << SrcShift)
  99 #define SrcMem16    (OpMem16 << SrcShift)
 100 #define SrcMem32    (OpMem32 << SrcShift)
 101 #define SrcImm      (OpImm << SrcShift)
 102 #define SrcImmByte  (OpImmByte << SrcShift)
 103 #define SrcOne      (OpOne << SrcShift)
 104 #define SrcImmUByte (OpImmUByte << SrcShift)
 105 #define SrcImmU     (OpImmU << SrcShift)
 106 #define SrcSI       (OpSI << SrcShift)
 107 #define SrcXLat     (OpXLat << SrcShift)
 108 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 109 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 110 #define SrcAcc      (OpAcc << SrcShift)
 111 #define SrcImmU16   (OpImmU16 << SrcShift)
 112 #define SrcImm64    (OpImm64 << SrcShift)
 113 #define SrcDX       (OpDX << SrcShift)
 114 #define SrcMem8     (OpMem8 << SrcShift)
 115 #define SrcAccHi    (OpAccHi << SrcShift)
 116 #define SrcMask     (OpMask << SrcShift)
 117 #define BitOp       (1<<11)
 118 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 119 #define String      (1<<13)     /* String instruction (rep capable) */
 120 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 121 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 122 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 123 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 124 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 125 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 126 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 127 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 128 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 129 #define Sse         (1<<18)     /* SSE Vector instruction */
 130 /* Generic ModRM decode. */
 131 #define ModRM       (1<<19)
 132 /* Destination is only written; never read. */
 133 #define Mov         (1<<20)
 134 /* Misc flags */
 135 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 136 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 137 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 138 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 139 #define Undefined   (1<<25) /* No Such Instruction */
 140 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 141 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 142 #define No64        (1<<28)
 143 #define PageTable   (1 << 29)   /* instruction used to write page table */
 144 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 145 /* Source 2 operand type */
 146 #define Src2Shift   (31)
 147 #define Src2None    (OpNone << Src2Shift)
 148 #define Src2Mem     (OpMem << Src2Shift)
 149 #define Src2CL      (OpCL << Src2Shift)
 150 #define Src2ImmByte (OpImmByte << Src2Shift)
 151 #define Src2One     (OpOne << Src2Shift)
 152 #define Src2Imm     (OpImm << Src2Shift)
 153 #define Src2ES      (OpES << Src2Shift)
 154 #define Src2CS      (OpCS << Src2Shift)
 155 #define Src2SS      (OpSS << Src2Shift)
 156 #define Src2DS      (OpDS << Src2Shift)
 157 #define Src2FS      (OpFS << Src2Shift)
 158 #define Src2GS      (OpGS << Src2Shift)
 159 #define Src2Mask    (OpMask << Src2Shift)
 160 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 161 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 162 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 163 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 164 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 165 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 166 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 167 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 168 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 169 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 170 #define NoBigReal   ((u64)1 << 50)  /* No big real mode */
 171 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 172 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 173 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 174 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 175
 176 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 177
 178 #define X2(x...) x, x
 179 #define X3(x...) X2(x), x
 180 #define X4(x...) X2(x), X2(x)
 181 #define X5(x...) X4(x), x
 182 #define X6(x...) X4(x), X2(x)
 183 #define X7(x...) X4(x), X3(x)
 184 #define X8(x...) X4(x), X4(x)
 185 #define X16(x...) X8(x), X8(x)
 186
 187 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 188 #define FASTOP_SIZE 8
 189
 190 /*
 191  * fastop functions have a special calling convention:
 192  *
 193  * dst:    rax        (in/out)
 194  * src:    rdx        (in/out)
 195  * src2:   rcx        (in)
 196  * flags:  rflags     (in/out)
 197  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 198  *
 199  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 200  * different operand sizes can be reached by calculation, rather than a jump
 201  * table (which would be bigger than the code).
 202  *
 203  * fastop functions are declared as taking a never-defined fastop parameter,
 204  * so they can't be called from C directly.
 205  */
 206
 207 struct fastop;
 208
 209 struct opcode {
 210         u64 flags : 56;
 211         u64 intercept : 8;
 212         union {
 213                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 214                 const struct opcode *group;
 215                 const struct group_dual *gdual;
 216                 const struct gprefix *gprefix;
 217                 const struct escape *esc;
 218                 const struct instr_dual *idual;
 219                 const struct mode_dual *mdual;
 220                 void (*fastop)(struct fastop *fake);
 221         } u;
 222         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 223 };
 224
 225 struct group_dual {
 226         struct opcode mod012[8];
 227         struct opcode mod3[8];
 228 };
 229
 230 struct gprefix {
 231         struct opcode pfx_no;
 232         struct opcode pfx_66;
 233         struct opcode pfx_f2;
 234         struct opcode pfx_f3;
 235 };
 236
 237 struct escape {
 238         struct opcode op[8];
 239         struct opcode high[64];
 240 };
 241
 242 struct instr_dual {
 243         struct opcode mod012;
 244         struct opcode mod3;
 245 };
 246
 247 struct mode_dual {
 248         struct opcode mode32;
 249         struct opcode mode64;
 250 };
 251
 252 /* EFLAGS bit definitions. */
 253 #define EFLG_ID (1<<21)
 254 #define EFLG_VIP (1<<20)
 255 #define EFLG_VIF (1<<19)
 256 #define EFLG_AC (1<<18)
 257 #define EFLG_VM (1<<17)
 258 #define EFLG_RF (1<<16)
 259 #define EFLG_IOPL (3<<12)
 260 #define EFLG_NT (1<<14)
 261 #define EFLG_OF (1<<11)
 262 #define EFLG_DF (1<<10)
 263 #define EFLG_IF (1<<9)
 264 #define EFLG_TF (1<<8)
 265 #define EFLG_SF (1<<7)
 266 #define EFLG_ZF (1<<6)
 267 #define EFLG_AF (1<<4)
 268 #define EFLG_PF (1<<2)
 269 #define EFLG_CF (1<<0)
 270
 271 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 272 #define EFLG_RESERVED_ONE_MASK 2
 273
 274 enum x86_transfer_type {
 275         X86_TRANSFER_NONE,
 276         X86_TRANSFER_CALL_JMP,
 277         X86_TRANSFER_RET,
 278         X86_TRANSFER_TASK_SWITCH,
 279 };
 280
 281 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 282 {
 283         if (!(ctxt->regs_valid & (1 << nr))) {
 284                 ctxt->regs_valid |= 1 << nr;
 285                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 286         }
 287         return ctxt->_regs[nr];
 288 }
 289
 290 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 291 {
 292         ctxt->regs_valid |= 1 << nr;
 293         ctxt->regs_dirty |= 1 << nr;
 294         return &ctxt->_regs[nr];
 295 }
 296
 297 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 298 {
 299         reg_read(ctxt, nr);
 300         return reg_write(ctxt, nr);
 301 }
 302
 303 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 304 {
 305         unsigned reg;
 306
 307         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 308                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 309 }
 310
 311 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 312 {
 313         ctxt->regs_dirty = 0;
 314         ctxt->regs_valid = 0;
 315 }
 316
 317 /*
 318  * These EFLAGS bits are restored from saved value during emulation, and
 319  * any changes are written back to the saved value after emulation.
 320  */
 321 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 322
 323 #ifdef CONFIG_X86_64
 324 #define ON64(x) x
 325 #else
 326 #define ON64(x)
 327 #endif
 328
 329 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 330
 331 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 332 #define FOP_RET   "ret \n\t"
 333
 334 #define FOP_START(op) \
 335         extern void em_##op(struct fastop *fake); \
 336         asm(".pushsection .text, \"ax\" \n\t" \
 337             ".global em_" #op " \n\t" \
 338             FOP_ALIGN \
 339             "em_" #op ": \n\t"
 340
 341 #define FOP_END \
 342             ".popsection")
 343
 344 #define FOPNOP() FOP_ALIGN FOP_RET
 345
 346 #define FOP1E(op,  dst) \
 347         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 348
 349 #define FOP1EEX(op,  dst) \
 350         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 351
 352 #define FASTOP1(op) \
 353         FOP_START(op) \
 354         FOP1E(op##b, al) \
 355         FOP1E(op##w, ax) \
 356         FOP1E(op##l, eax) \
 357         ON64(FOP1E(op##q, rax)) \
 358         FOP_END
 359
 360 /* 1-operand, using src2 (for MUL/DIV r/m) */
 361 #define FASTOP1SRC2(op, name) \
 362         FOP_START(name) \
 363         FOP1E(op, cl) \
 364         FOP1E(op, cx) \
 365         FOP1E(op, ecx) \
 366         ON64(FOP1E(op, rcx)) \
 367         FOP_END
 368
 369 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 370 #define FASTOP1SRC2EX(op, name) \
 371         FOP_START(name) \
 372         FOP1EEX(op, cl) \
 373         FOP1EEX(op, cx) \
 374         FOP1EEX(op, ecx) \
 375         ON64(FOP1EEX(op, rcx)) \
 376         FOP_END
 377
 378 #define FOP2E(op,  dst, src)       \
 379         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 380
 381 #define FASTOP2(op) \
 382         FOP_START(op) \
 383         FOP2E(op##b, al, dl) \
 384         FOP2E(op##w, ax, dx) \
 385         FOP2E(op##l, eax, edx) \
 386         ON64(FOP2E(op##q, rax, rdx)) \
 387         FOP_END
 388
 389 /* 2 operand, word only */
 390 #define FASTOP2W(op) \
 391         FOP_START(op) \
 392         FOPNOP() \
 393         FOP2E(op##w, ax, dx) \
 394         FOP2E(op##l, eax, edx) \
 395         ON64(FOP2E(op##q, rax, rdx)) \
 396         FOP_END
 397
 398 /* 2 operand, src is CL */
 399 #define FASTOP2CL(op) \
 400         FOP_START(op) \
 401         FOP2E(op##b, al, cl) \
 402         FOP2E(op##w, ax, cl) \
 403         FOP2E(op##l, eax, cl) \
 404         ON64(FOP2E(op##q, rax, cl)) \
 405         FOP_END
 406
 407 /* 2 operand, src and dest are reversed */
 408 #define FASTOP2R(op, name) \
 409         FOP_START(name) \
 410         FOP2E(op##b, dl, al) \
 411         FOP2E(op##w, dx, ax) \
 412         FOP2E(op##l, edx, eax) \
 413         ON64(FOP2E(op##q, rdx, rax)) \
 414         FOP_END
 415
 416 #define FOP3E(op,  dst, src, src2) \
 417         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 418
 419 /* 3-operand, word-only, src2=cl */
 420 #define FASTOP3WCL(op) \
 421         FOP_START(op) \
 422         FOPNOP() \
 423         FOP3E(op##w, ax, dx, cl) \
 424         FOP3E(op##l, eax, edx, cl) \
 425         ON64(FOP3E(op##q, rax, rdx, cl)) \
 426         FOP_END
 427
 428 /* Special case for SETcc - 1 instruction per cc */
 429 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 430
 431 asm(".global kvm_fastop_exception \n"
 432     "kvm_fastop_exception: xor %esi, %esi; ret");
 433
 434 FOP_START(setcc)
 435 FOP_SETCC(seto)
 436 FOP_SETCC(setno)
 437 FOP_SETCC(setc)
 438 FOP_SETCC(setnc)
 439 FOP_SETCC(setz)
 440 FOP_SETCC(setnz)
 441 FOP_SETCC(setbe)
 442 FOP_SETCC(setnbe)
 443 FOP_SETCC(sets)
 444 FOP_SETCC(setns)
 445 FOP_SETCC(setp)
 446 FOP_SETCC(setnp)
 447 FOP_SETCC(setl)
 448 FOP_SETCC(setnl)
 449 FOP_SETCC(setle)
 450 FOP_SETCC(setnle)
 451 FOP_END;
 452
 453 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 454 FOP_END;
 455
 456 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 457                                     enum x86_intercept intercept,
 458                                     enum x86_intercept_stage stage)
 459 {
 460         struct x86_instruction_info info = {
 461                 .intercept  = intercept,
 462                 .rep_prefix = ctxt->rep_prefix,
 463                 .modrm_mod  = ctxt->modrm_mod,
 464                 .modrm_reg  = ctxt->modrm_reg,
 465                 .modrm_rm   = ctxt->modrm_rm,
 466                 .src_val    = ctxt->src.val64,
 467                 .dst_val    = ctxt->dst.val64,
 468                 .src_bytes  = ctxt->src.bytes,
 469                 .dst_bytes  = ctxt->dst.bytes,
 470                 .ad_bytes   = ctxt->ad_bytes,
 471                 .next_rip   = ctxt->eip,
 472         };
 473
 474         return ctxt->ops->intercept(ctxt, &info, stage);
 475 }
 476
 477 static void assign_masked(ulong *dest, ulong src, ulong mask)
 478 {
 479         *dest = (*dest & ~mask) | (src & mask);
 480 }
 481
 482 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 483 {
 484         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 485 }
 486
 487 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 488 {
 489         u16 sel;
 490         struct desc_struct ss;
 491
 492         if (ctxt->mode == X86EMUL_MODE_PROT64)
 493                 return ~0UL;
 494         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 495         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 496 }
 497
 498 static int stack_size(struct x86_emulate_ctxt *ctxt)
 499 {
 500         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 501 }
 502
 503 /* Access/update address held in a register, based on addressing mode. */
 504 static inline unsigned long
 505 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 506 {
 507         if (ctxt->ad_bytes == sizeof(unsigned long))
 508                 return reg;
 509         else
 510                 return reg & ad_mask(ctxt);
 511 }
 512
 513 static inline unsigned long
 514 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 515 {
 516         return address_mask(ctxt, reg_read(ctxt, reg));
 517 }
 518
 519 static void masked_increment(ulong *reg, ulong mask, int inc)
 520 {
 521         assign_masked(reg, *reg + inc, mask);
 522 }
 523
 524 static inline void
 525 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 526 {
 527         ulong mask;
 528
 529         if (ctxt->ad_bytes == sizeof(unsigned long))
 530                 mask = ~0UL;
 531         else
 532                 mask = ad_mask(ctxt);
 533         masked_increment(reg_rmw(ctxt, reg), mask, inc);
 534 }
 535
 536 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 537 {
 538         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 539 }
 540
 541 static u32 desc_limit_scaled(struct desc_struct *desc)
 542 {
 543         u32 limit = get_desc_limit(desc);
 544
 545         return desc->g ? (limit << 12) | 0xfff : limit;
 546 }
 547
 548 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 549 {
 550         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 551                 return 0;
 552
 553         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 554 }
 555
 556 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 557                              u32 error, bool valid)
 558 {
 559         WARN_ON(vec > 0x1f);
 560         ctxt->exception.vector = vec;
 561         ctxt->exception.error_code = error;
 562         ctxt->exception.error_code_valid = valid;
 563         return X86EMUL_PROPAGATE_FAULT;
 564 }
 565
 566 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 567 {
 568         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 569 }
 570
 571 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 572 {
 573         return emulate_exception(ctxt, GP_VECTOR, err, true);
 574 }
 575
 576 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 577 {
 578         return emulate_exception(ctxt, SS_VECTOR, err, true);
 579 }
 580
 581 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 582 {
 583         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 584 }
 585
 586 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 587 {
 588         return emulate_exception(ctxt, TS_VECTOR, err, true);
 589 }
 590
 591 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 592 {
 593         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 594 }
 595
 596 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 597 {
 598         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 599 }
 600
 601 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 602 {
 603         u16 selector;
 604         struct desc_struct desc;
 605
 606         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 607         return selector;
 608 }
 609
 610 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 611                                  unsigned seg)
 612 {
 613         u16 dummy;
 614         u32 base3;
 615         struct desc_struct desc;
 616
 617         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 618         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 619 }
 620
 621 /*
 622  * x86 defines three classes of vector instructions: explicitly
 623  * aligned, explicitly unaligned, and the rest, which change behaviour
 624  * depending on whether they're AVX encoded or not.
 625  *
 626  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 627  * subject to the same check.
 628  */
 629 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 630 {
 631         if (likely(size < 16))
 632                 return false;
 633
 634         if (ctxt->d & Aligned)
 635                 return true;
 636         else if (ctxt->d & Unaligned)
 637                 return false;
 638         else if (ctxt->d & Avx)
 639                 return false;
 640         else
 641                 return true;
 642 }
 643
 644 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 645                                        struct segmented_address addr,
 646                                        unsigned *max_size, unsigned size,
 647                                        bool write, bool fetch,
 648                                        enum x86emul_mode mode, ulong *linear)
 649 {
 650         struct desc_struct desc;
 651         bool usable;
 652         ulong la;
 653         u32 lim;
 654         u16 sel;
 655
 656         la = seg_base(ctxt, addr.seg) + addr.ea;
 657         *max_size = 0;
 658         switch (mode) {
 659         case X86EMUL_MODE_PROT64:
 660                 if (is_noncanonical_address(la))
 661                         goto bad;
 662
 663                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 664                 if (size > *max_size)
 665                         goto bad;
 666                 break;
 667         default:
 668                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 669                                                 addr.seg);
 670                 if (!usable)
 671                         goto bad;
 672                 /* code segment in protected mode or read-only data segment */
 673                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 674                                         || !(desc.type & 2)) && write)
 675                         goto bad;
 676                 /* unreadable code segment */
 677                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 678                         goto bad;
 679                 lim = desc_limit_scaled(&desc);
 680                 if (!(desc.type & 8) && (desc.type & 4)) {
 681                         /* expand-down segment */
 682                         if (addr.ea <= lim)
 683                                 goto bad;
 684                         lim = desc.d ? 0xffffffff : 0xffff;
 685                 }
 686                 if (addr.ea > lim)
 687                         goto bad;
 688                 *max_size = min_t(u64, ~0u, (u64)lim + 1 - addr.ea);
 689                 if (size > *max_size)
 690                         goto bad;
 691                 la &= (u32)-1;
 692                 break;
 693         }
 694         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 695                 return emulate_gp(ctxt, 0);
 696         *linear = la;
 697         return X86EMUL_CONTINUE;
 698 bad:
 699         if (addr.seg == VCPU_SREG_SS)
 700                 return emulate_ss(ctxt, 0);
 701         else
 702                 return emulate_gp(ctxt, 0);
 703 }
 704
 705 static int linearize(struct x86_emulate_ctxt *ctxt,
 706                      struct segmented_address addr,
 707                      unsigned size, bool write,
 708                      ulong *linear)
 709 {
 710         unsigned max_size;
 711         return __linearize(ctxt, addr, &max_size, size, write, false,
 712                            ctxt->mode, linear);
 713 }
 714
 715 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 716                              enum x86emul_mode mode)
 717 {
 718         ulong linear;
 719         int rc;
 720         unsigned max_size;
 721         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 722                                            .ea = dst };
 723
 724         if (ctxt->op_bytes != sizeof(unsigned long))
 725                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 726         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 727         if (rc == X86EMUL_CONTINUE)
 728                 ctxt->_eip = addr.ea;
 729         return rc;
 730 }
 731
 732 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 733 {
 734         return assign_eip(ctxt, dst, ctxt->mode);
 735 }
 736
 737 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 738                           const struct desc_struct *cs_desc)
 739 {
 740         enum x86emul_mode mode = ctxt->mode;
 741
 742 #ifdef CONFIG_X86_64
 743         if (ctxt->mode >= X86EMUL_MODE_PROT32 && cs_desc->l) {
 744                 u64 efer = 0;
 745
 746                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 747                 if (efer & EFER_LMA)
 748                         mode = X86EMUL_MODE_PROT64;
 749         }
 750 #endif
 751         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 752                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 753         return assign_eip(ctxt, dst, mode);
 754 }
 755
 756 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 757 {
 758         return assign_eip_near(ctxt, ctxt->_eip + rel);
 759 }
 760
 761 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 762                               struct segmented_address addr,
 763                               void *data,
 764                               unsigned size)
 765 {
 766         int rc;
 767         ulong linear;
 768
 769         rc = linearize(ctxt, addr, size, false, &linear);
 770         if (rc != X86EMUL_CONTINUE)
 771                 return rc;
 772         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 773 }
 774
 775 /*
 776  * Prefetch the remaining bytes of the instruction without crossing page
 777  * boundary if they are not in fetch_cache yet.
 778  */
 779 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 780 {
 781         int rc;
 782         unsigned size, max_size;
 783         unsigned long linear;
 784         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 785         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 786                                            .ea = ctxt->eip + cur_size };
 787
 788         /*
 789          * We do not know exactly how many bytes will be needed, and
 790          * __linearize is expensive, so fetch as much as possible.  We
 791          * just have to avoid going beyond the 15 byte limit, the end
 792          * of the segment, or the end of the page.
 793          *
 794          * __linearize is called with size 0 so that it does not do any
 795          * boundary check itself.  Instead, we use max_size to check
 796          * against op_size.
 797          */
 798         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 799                          &linear);
 800         if (unlikely(rc != X86EMUL_CONTINUE))
 801                 return rc;
 802
 803         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 804         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 805
 806         /*
 807          * One instruction can only straddle two pages,
 808          * and one has been loaded at the beginning of
 809          * x86_decode_insn.  So, if not enough bytes
 810          * still, we must have hit the 15-byte boundary.
 811          */
 812         if (unlikely(size < op_size))
 813                 return emulate_gp(ctxt, 0);
 814
 815         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 816                               size, &ctxt->exception);
 817         if (unlikely(rc != X86EMUL_CONTINUE))
 818                 return rc;
 819         ctxt->fetch.end += size;
 820         return X86EMUL_CONTINUE;
 821 }
 822
 823 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 824                                                unsigned size)
 825 {
 826         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 827
 828         if (unlikely(done_size < size))
 829                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 830         else
 831                 return X86EMUL_CONTINUE;
 832 }
 833
 834 /* Fetch next part of the instruction being emulated. */
 835 #define insn_fetch(_type, _ctxt)                                        \
 836 ({      _type _x;                                                       \
 837                                                                         \
 838         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 839         if (rc != X86EMUL_CONTINUE)                                     \
 840                 goto done;                                              \
 841         ctxt->_eip += sizeof(_type);                                    \
 842         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 843         ctxt->fetch.ptr += sizeof(_type);                               \
 844         _x;                                                             \
 845 })
 846
 847 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 848 ({                                                                      \
 849         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 850         if (rc != X86EMUL_CONTINUE)                                     \
 851                 goto done;                                              \
 852         ctxt->_eip += (_size);                                          \
 853         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 854         ctxt->fetch.ptr += (_size);                                     \
 855 })
 856
 857 /*
 858  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 859  * pointer into the block that addresses the relevant register.
 860  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 861  */
 862 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 863                              int byteop)
 864 {
 865         void *p;
 866         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 867
 868         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 869                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 870         else
 871                 p = reg_rmw(ctxt, modrm_reg);
 872         return p;
 873 }
 874
 875 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 876                            struct segmented_address addr,
 877                            u16 *size, unsigned long *address, int op_bytes)
 878 {
 879         int rc;
 880
 881         if (op_bytes == 2)
 882                 op_bytes = 3;
 883         *address = 0;
 884         rc = segmented_read_std(ctxt, addr, size, 2);
 885         if (rc != X86EMUL_CONTINUE)
 886                 return rc;
 887         addr.ea += 2;
 888         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 889         return rc;
 890 }
 891
 892 FASTOP2(add);
 893 FASTOP2(or);
 894 FASTOP2(adc);
 895 FASTOP2(sbb);
 896 FASTOP2(and);
 897 FASTOP2(sub);
 898 FASTOP2(xor);
 899 FASTOP2(cmp);
 900 FASTOP2(test);
 901
 902 FASTOP1SRC2(mul, mul_ex);
 903 FASTOP1SRC2(imul, imul_ex);
 904 FASTOP1SRC2EX(div, div_ex);
 905 FASTOP1SRC2EX(idiv, idiv_ex);
 906
 907 FASTOP3WCL(shld);
 908 FASTOP3WCL(shrd);
 909
 910 FASTOP2W(imul);
 911
 912 FASTOP1(not);
 913 FASTOP1(neg);
 914 FASTOP1(inc);
 915 FASTOP1(dec);
 916
 917 FASTOP2CL(rol);
 918 FASTOP2CL(ror);
 919 FASTOP2CL(rcl);
 920 FASTOP2CL(rcr);
 921 FASTOP2CL(shl);
 922 FASTOP2CL(shr);
 923 FASTOP2CL(sar);
 924
 925 FASTOP2W(bsf);
 926 FASTOP2W(bsr);
 927 FASTOP2W(bt);
 928 FASTOP2W(bts);
 929 FASTOP2W(btr);
 930 FASTOP2W(btc);
 931
 932 FASTOP2(xadd);
 933
 934 FASTOP2R(cmp, cmp_r);
 935
 936 static u8 test_cc(unsigned int condition, unsigned long flags)
 937 {
 938         u8 rc;
 939         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 940
 941         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 942         asm("push %[flags]; popf; call *%[fastop]"
 943             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 944         return rc;
 945 }
 946
 947 static void fetch_register_operand(struct operand *op)
 948 {
 949         switch (op->bytes) {
 950         case 1:
 951                 op->val = *(u8 *)op->addr.reg;
 952                 break;
 953         case 2:
 954                 op->val = *(u16 *)op->addr.reg;
 955                 break;
 956         case 4:
 957                 op->val = *(u32 *)op->addr.reg;
 958                 break;
 959         case 8:
 960                 op->val = *(u64 *)op->addr.reg;
 961                 break;
 962         }
 963 }
 964
 965 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 966 {
 967         ctxt->ops->get_fpu(ctxt);
 968         switch (reg) {
 969         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 970         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 971         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 972         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 973         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 974         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 975         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 976         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 977 #ifdef CONFIG_X86_64
 978         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 979         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 980         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 981         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 982         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 983         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 984         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 985         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 986 #endif
 987         default: BUG();
 988         }
 989         ctxt->ops->put_fpu(ctxt);
 990 }
 991
 992 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 993                           int reg)
 994 {
 995         ctxt->ops->get_fpu(ctxt);
 996         switch (reg) {
 997         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 998         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 999         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1000         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1001         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1002         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1003         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1004         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1005 #ifdef CONFIG_X86_64
1006         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1007         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1008         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1009         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1010         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1011         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1012         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1013         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1014 #endif
1015         default: BUG();
1016         }
1017         ctxt->ops->put_fpu(ctxt);
1018 }
1019
1020 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1021 {
1022         ctxt->ops->get_fpu(ctxt);
1023         switch (reg) {
1024         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1025         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1026         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1027         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1028         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1029         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1030         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1031         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1032         default: BUG();
1033         }
1034         ctxt->ops->put_fpu(ctxt);
1035 }
1036
1037 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1038 {
1039         ctxt->ops->get_fpu(ctxt);
1040         switch (reg) {
1041         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1042         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1043         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1044         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1045         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1046         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1047         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1048         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1049         default: BUG();
1050         }
1051         ctxt->ops->put_fpu(ctxt);
1052 }
1053
1054 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1055 {
1056         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1057                 return emulate_nm(ctxt);
1058
1059         ctxt->ops->get_fpu(ctxt);
1060         asm volatile("fninit");
1061         ctxt->ops->put_fpu(ctxt);
1062         return X86EMUL_CONTINUE;
1063 }
1064
1065 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1066 {
1067         u16 fcw;
1068
1069         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1070                 return emulate_nm(ctxt);
1071
1072         ctxt->ops->get_fpu(ctxt);
1073         asm volatile("fnstcw %0": "+m"(fcw));
1074         ctxt->ops->put_fpu(ctxt);
1075
1076         ctxt->dst.val = fcw;
1077
1078         return X86EMUL_CONTINUE;
1079 }
1080
1081 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1082 {
1083         u16 fsw;
1084
1085         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1086                 return emulate_nm(ctxt);
1087
1088         ctxt->ops->get_fpu(ctxt);
1089         asm volatile("fnstsw %0": "+m"(fsw));
1090         ctxt->ops->put_fpu(ctxt);
1091
1092         ctxt->dst.val = fsw;
1093
1094         return X86EMUL_CONTINUE;
1095 }
1096
1097 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1098                                     struct operand *op)
1099 {
1100         unsigned reg = ctxt->modrm_reg;
1101
1102         if (!(ctxt->d & ModRM))
1103                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1104
1105         if (ctxt->d & Sse) {
1106                 op->type = OP_XMM;
1107                 op->bytes = 16;
1108                 op->addr.xmm = reg;
1109                 read_sse_reg(ctxt, &op->vec_val, reg);
1110                 return;
1111         }
1112         if (ctxt->d & Mmx) {
1113                 reg &= 7;
1114                 op->type = OP_MM;
1115                 op->bytes = 8;
1116                 op->addr.mm = reg;
1117                 return;
1118         }
1119
1120         op->type = OP_REG;
1121         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1122         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1123
1124         fetch_register_operand(op);
1125         op->orig_val = op->val;
1126 }
1127
1128 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1129 {
1130         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1131                 ctxt->modrm_seg = VCPU_SREG_SS;
1132 }
1133
1134 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1135                         struct operand *op)
1136 {
1137         u8 sib;
1138         int index_reg, base_reg, scale;
1139         int rc = X86EMUL_CONTINUE;
1140         ulong modrm_ea = 0;
1141
1142         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1143         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1144         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1145
1146         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1147         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1148         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1149         ctxt->modrm_seg = VCPU_SREG_DS;
1150
1151         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1152                 op->type = OP_REG;
1153                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1154                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1155                                 ctxt->d & ByteOp);
1156                 if (ctxt->d & Sse) {
1157                         op->type = OP_XMM;
1158                         op->bytes = 16;
1159                         op->addr.xmm = ctxt->modrm_rm;
1160                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1161                         return rc;
1162                 }
1163                 if (ctxt->d & Mmx) {
1164                         op->type = OP_MM;
1165                         op->bytes = 8;
1166                         op->addr.mm = ctxt->modrm_rm & 7;
1167                         return rc;
1168                 }
1169                 fetch_register_operand(op);
1170                 return rc;
1171         }
1172
1173         op->type = OP_MEM;
1174
1175         if (ctxt->ad_bytes == 2) {
1176                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1177                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1178                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1179                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1180
1181                 /* 16-bit ModR/M decode. */
1182                 switch (ctxt->modrm_mod) {
1183                 case 0:
1184                         if (ctxt->modrm_rm == 6)
1185                                 modrm_ea += insn_fetch(u16, ctxt);
1186                         break;
1187                 case 1:
1188                         modrm_ea += insn_fetch(s8, ctxt);
1189                         break;
1190                 case 2:
1191                         modrm_ea += insn_fetch(u16, ctxt);
1192                         break;
1193                 }
1194                 switch (ctxt->modrm_rm) {
1195                 case 0:
1196                         modrm_ea += bx + si;
1197                         break;
1198                 case 1:
1199                         modrm_ea += bx + di;
1200                         break;
1201                 case 2:
1202                         modrm_ea += bp + si;
1203                         break;
1204                 case 3:
1205                         modrm_ea += bp + di;
1206                         break;
1207                 case 4:
1208                         modrm_ea += si;
1209                         break;
1210                 case 5:
1211                         modrm_ea += di;
1212                         break;
1213                 case 6:
1214                         if (ctxt->modrm_mod != 0)
1215                                 modrm_ea += bp;
1216                         break;
1217                 case 7:
1218                         modrm_ea += bx;
1219                         break;
1220                 }
1221                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1222                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1223                         ctxt->modrm_seg = VCPU_SREG_SS;
1224                 modrm_ea = (u16)modrm_ea;
1225         } else {
1226                 /* 32/64-bit ModR/M decode. */
1227                 if ((ctxt->modrm_rm & 7) == 4) {
1228                         sib = insn_fetch(u8, ctxt);
1229                         index_reg |= (sib >> 3) & 7;
1230                         base_reg |= sib & 7;
1231                         scale = sib >> 6;
1232
1233                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1234                                 modrm_ea += insn_fetch(s32, ctxt);
1235                         else {
1236                                 modrm_ea += reg_read(ctxt, base_reg);
1237                                 adjust_modrm_seg(ctxt, base_reg);
1238                                 /* Increment ESP on POP [ESP] */
1239                                 if ((ctxt->d & IncSP) &&
1240                                     base_reg == VCPU_REGS_RSP)
1241                                         modrm_ea += ctxt->op_bytes;
1242                         }
1243                         if (index_reg != 4)
1244                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1245                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1246                         modrm_ea += insn_fetch(s32, ctxt);
1247                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1248                                 ctxt->rip_relative = 1;
1249                 } else {
1250                         base_reg = ctxt->modrm_rm;
1251                         modrm_ea += reg_read(ctxt, base_reg);
1252                         adjust_modrm_seg(ctxt, base_reg);
1253                 }
1254                 switch (ctxt->modrm_mod) {
1255                 case 1:
1256                         modrm_ea += insn_fetch(s8, ctxt);
1257                         break;
1258                 case 2:
1259                         modrm_ea += insn_fetch(s32, ctxt);
1260                         break;
1261                 }
1262         }
1263         op->addr.mem.ea = modrm_ea;
1264         if (ctxt->ad_bytes != 8)
1265                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1266
1267 done:
1268         return rc;
1269 }
1270
1271 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1272                       struct operand *op)
1273 {
1274         int rc = X86EMUL_CONTINUE;
1275
1276         op->type = OP_MEM;
1277         switch (ctxt->ad_bytes) {
1278         case 2:
1279                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1280                 break;
1281         case 4:
1282                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1283                 break;
1284         case 8:
1285                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1286                 break;
1287         }
1288 done:
1289         return rc;
1290 }
1291
1292 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1293 {
1294         long sv = 0, mask;
1295
1296         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1297                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1298
1299                 if (ctxt->src.bytes == 2)
1300                         sv = (s16)ctxt->src.val & (s16)mask;
1301                 else if (ctxt->src.bytes == 4)
1302                         sv = (s32)ctxt->src.val & (s32)mask;
1303                 else
1304                         sv = (s64)ctxt->src.val & (s64)mask;
1305
1306                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1307                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1308         }
1309
1310         /* only subword offset */
1311         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1312 }
1313
1314 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1315                          unsigned long addr, void *dest, unsigned size)
1316 {
1317         int rc;
1318         struct read_cache *mc = &ctxt->mem_read;
1319
1320         if (mc->pos < mc->end)
1321                 goto read_cached;
1322
1323         WARN_ON((mc->end + size) >= sizeof(mc->data));
1324
1325         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1326                                       &ctxt->exception);
1327         if (rc != X86EMUL_CONTINUE)
1328                 return rc;
1329
1330         mc->end += size;
1331
1332 read_cached:
1333         memcpy(dest, mc->data + mc->pos, size);
1334         mc->pos += size;
1335         return X86EMUL_CONTINUE;
1336 }
1337
1338 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1339                           struct segmented_address addr,
1340                           void *data,
1341                           unsigned size)
1342 {
1343         int rc;
1344         ulong linear;
1345
1346         rc = linearize(ctxt, addr, size, false, &linear);
1347         if (rc != X86EMUL_CONTINUE)
1348                 return rc;
1349         return read_emulated(ctxt, linear, data, size);
1350 }
1351
1352 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1353                            struct segmented_address addr,
1354                            const void *data,
1355                            unsigned size)
1356 {
1357         int rc;
1358         ulong linear;
1359
1360         rc = linearize(ctxt, addr, size, true, &linear);
1361         if (rc != X86EMUL_CONTINUE)
1362                 return rc;
1363         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1364                                          &ctxt->exception);
1365 }
1366
1367 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1368                              struct segmented_address addr,
1369                              const void *orig_data, const void *data,
1370                              unsigned size)
1371 {
1372         int rc;
1373         ulong linear;
1374
1375         rc = linearize(ctxt, addr, size, true, &linear);
1376         if (rc != X86EMUL_CONTINUE)
1377                 return rc;
1378         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1379                                            size, &ctxt->exception);
1380 }
1381
1382 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1383                            unsigned int size, unsigned short port,
1384                            void *dest)
1385 {
1386         struct read_cache *rc = &ctxt->io_read;
1387
1388         if (rc->pos == rc->end) { /* refill pio read ahead */
1389                 unsigned int in_page, n;
1390                 unsigned int count = ctxt->rep_prefix ?
1391                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1392                 in_page = (ctxt->eflags & EFLG_DF) ?
1393                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1394                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1395                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1396                 if (n == 0)
1397                         n = 1;
1398                 rc->pos = rc->end = 0;
1399                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1400                         return 0;
1401                 rc->end = n * size;
1402         }
1403
1404         if (ctxt->rep_prefix && (ctxt->d & String) &&
1405             !(ctxt->eflags & EFLG_DF)) {
1406                 ctxt->dst.data = rc->data + rc->pos;
1407                 ctxt->dst.type = OP_MEM_STR;
1408                 ctxt->dst.count = (rc->end - rc->pos) / size;
1409                 rc->pos = rc->end;
1410         } else {
1411                 memcpy(dest, rc->data + rc->pos, size);
1412                 rc->pos += size;
1413         }
1414         return 1;
1415 }
1416
1417 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1418                                      u16 index, struct desc_struct *desc)
1419 {
1420         struct desc_ptr dt;
1421         ulong addr;
1422
1423         ctxt->ops->get_idt(ctxt, &dt);
1424
1425         if (dt.size < index * 8 + 7)
1426                 return emulate_gp(ctxt, index << 3 | 0x2);
1427
1428         addr = dt.address + index * 8;
1429         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1430                                    &ctxt->exception);
1431 }
1432
1433 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1434                                      u16 selector, struct desc_ptr *dt)
1435 {
1436         const struct x86_emulate_ops *ops = ctxt->ops;
1437         u32 base3 = 0;
1438
1439         if (selector & 1 << 2) {
1440                 struct desc_struct desc;
1441                 u16 sel;
1442
1443                 memset (dt, 0, sizeof *dt);
1444                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1445                                       VCPU_SREG_LDTR))
1446                         return;
1447
1448                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1449                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1450         } else
1451                 ops->get_gdt(ctxt, dt);
1452 }
1453
1454 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1455                               u16 selector, ulong *desc_addr_p)
1456 {
1457         struct desc_ptr dt;
1458         u16 index = selector >> 3;
1459         ulong addr;
1460
1461         get_descriptor_table_ptr(ctxt, selector, &dt);
1462
1463         if (dt.size < index * 8 + 7)
1464                 return emulate_gp(ctxt, selector & 0xfffc);
1465
1466         addr = dt.address + index * 8;
1467
1468 #ifdef CONFIG_X86_64
1469         if (addr >> 32 != 0) {
1470                 u64 efer = 0;
1471
1472                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1473                 if (!(efer & EFER_LMA))
1474                         addr &= (u32)-1;
1475         }
1476 #endif
1477
1478         *desc_addr_p = addr;
1479         return X86EMUL_CONTINUE;
1480 }
1481
1482 /* allowed just for 8 bytes segments */
1483 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1484                                    u16 selector, struct desc_struct *desc,
1485                                    ulong *desc_addr_p)
1486 {
1487         int rc;
1488
1489         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1490         if (rc != X86EMUL_CONTINUE)
1491                 return rc;
1492
1493         return ctxt->ops->read_std(ctxt, *desc_addr_p, desc, sizeof(*desc),
1494                                    &ctxt->exception);
1495 }
1496
1497 /* allowed just for 8 bytes segments */
1498 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1499                                     u16 selector, struct desc_struct *desc)
1500 {
1501         int rc;
1502         ulong addr;
1503
1504         rc = get_descriptor_ptr(ctxt, selector, &addr);
1505         if (rc != X86EMUL_CONTINUE)
1506                 return rc;
1507
1508         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1509                                     &ctxt->exception);
1510 }
1511
1512 /* Does not support long mode */
1513 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1514                                      u16 selector, int seg, u8 cpl,
1515                                      enum x86_transfer_type transfer,
1516                                      struct desc_struct *desc)
1517 {
1518         struct desc_struct seg_desc, old_desc;
1519         u8 dpl, rpl;
1520         unsigned err_vec = GP_VECTOR;
1521         u32 err_code = 0;
1522         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1523         ulong desc_addr;
1524         int ret;
1525         u16 dummy;
1526         u32 base3 = 0;
1527
1528         memset(&seg_desc, 0, sizeof seg_desc);
1529
1530         if (ctxt->mode == X86EMUL_MODE_REAL) {
1531                 /* set real mode segment descriptor (keep limit etc. for
1532                  * unreal mode) */
1533                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1534                 set_desc_base(&seg_desc, selector << 4);
1535                 goto load;
1536         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1537                 /* VM86 needs a clean new segment descriptor */
1538                 set_desc_base(&seg_desc, selector << 4);
1539                 set_desc_limit(&seg_desc, 0xffff);
1540                 seg_desc.type = 3;
1541                 seg_desc.p = 1;
1542                 seg_desc.s = 1;
1543                 seg_desc.dpl = 3;
1544                 goto load;
1545         }
1546
1547         rpl = selector & 3;
1548
1549         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1550         if ((seg == VCPU_SREG_CS
1551              || (seg == VCPU_SREG_SS
1552                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1553              || seg == VCPU_SREG_TR)
1554             && null_selector)
1555                 goto exception;
1556
1557         /* TR should be in GDT only */
1558         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1559                 goto exception;
1560
1561         if (null_selector) /* for NULL selector skip all following checks */
1562                 goto load;
1563
1564         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1565         if (ret != X86EMUL_CONTINUE)
1566                 return ret;
1567
1568         err_code = selector & 0xfffc;
1569         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1570                                                            GP_VECTOR;
1571
1572         /* can't load system descriptor into segment selector */
1573         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1574                 if (transfer == X86_TRANSFER_CALL_JMP)
1575                         return X86EMUL_UNHANDLEABLE;
1576                 goto exception;
1577         }
1578
1579         if (!seg_desc.p) {
1580                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1581                 goto exception;
1582         }
1583
1584         dpl = seg_desc.dpl;
1585
1586         switch (seg) {
1587         case VCPU_SREG_SS:
1588                 /*
1589                  * segment is not a writable data segment or segment
1590                  * selector's RPL != CPL or segment selector's RPL != CPL
1591                  */
1592                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1593                         goto exception;
1594                 break;
1595         case VCPU_SREG_CS:
1596                 if (!(seg_desc.type & 8))
1597                         goto exception;
1598
1599                 if (seg_desc.type & 4) {
1600                         /* conforming */
1601                         if (dpl > cpl)
1602                                 goto exception;
1603                 } else {
1604                         /* nonconforming */
1605                         if (rpl > cpl || dpl != cpl)
1606                                 goto exception;
1607                 }
1608                 /* in long-mode d/b must be clear if l is set */
1609                 if (seg_desc.d && seg_desc.l) {
1610                         u64 efer = 0;
1611
1612                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1613                         if (efer & EFER_LMA)
1614                                 goto exception;
1615                 }
1616
1617                 /* CS(RPL) <- CPL */
1618                 selector = (selector & 0xfffc) | cpl;
1619                 break;
1620         case VCPU_SREG_TR:
1621                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1622                         goto exception;
1623                 old_desc = seg_desc;
1624                 seg_desc.type |= 2; /* busy */
1625                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1626                                                   sizeof(seg_desc), &ctxt->exception);
1627                 if (ret != X86EMUL_CONTINUE)
1628                         return ret;
1629                 break;
1630         case VCPU_SREG_LDTR:
1631                 if (seg_desc.s || seg_desc.type != 2)
1632                         goto exception;
1633                 break;
1634         default: /*  DS, ES, FS, or GS */
1635                 /*
1636                  * segment is not a data or readable code segment or
1637                  * ((segment is a data or nonconforming code segment)
1638                  * and (both RPL and CPL > DPL))
1639                  */
1640                 if ((seg_desc.type & 0xa) == 0x8 ||
1641                     (((seg_desc.type & 0xc) != 0xc) &&
1642                      (rpl > dpl && cpl > dpl)))
1643                         goto exception;
1644                 break;
1645         }
1646
1647         if (seg_desc.s) {
1648                 /* mark segment as accessed */
1649                 if (!(seg_desc.type & 1)) {
1650                         seg_desc.type |= 1;
1651                         ret = write_segment_descriptor(ctxt, selector,
1652                                                        &seg_desc);
1653                         if (ret != X86EMUL_CONTINUE)
1654                                 return ret;
1655                 }
1656         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1657                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1658                                 sizeof(base3), &ctxt->exception);
1659                 if (ret != X86EMUL_CONTINUE)
1660                         return ret;
1661                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1662                                              ((u64)base3 << 32)))
1663                         return emulate_gp(ctxt, 0);
1664         }
1665 load:
1666         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1667         if (desc)
1668                 *desc = seg_desc;
1669         return X86EMUL_CONTINUE;
1670 exception:
1671         return emulate_exception(ctxt, err_vec, err_code, true);
1672 }
1673
1674 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1675                                    u16 selector, int seg)
1676 {
1677         u8 cpl = ctxt->ops->cpl(ctxt);
1678         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1679                                          X86_TRANSFER_NONE, NULL);
1680 }
1681
1682 static void write_register_operand(struct operand *op)
1683 {
1684         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1685         switch (op->bytes) {
1686         case 1:
1687                 *(u8 *)op->addr.reg = (u8)op->val;
1688                 break;
1689         case 2:
1690                 *(u16 *)op->addr.reg = (u16)op->val;
1691                 break;
1692         case 4:
1693                 *op->addr.reg = (u32)op->val;
1694                 break;  /* 64b: zero-extend */
1695         case 8:
1696                 *op->addr.reg = op->val;
1697                 break;
1698         }
1699 }
1700
1701 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1702 {
1703         switch (op->type) {
1704         case OP_REG:
1705                 write_register_operand(op);
1706                 break;
1707         case OP_MEM:
1708                 if (ctxt->lock_prefix)
1709                         return segmented_cmpxchg(ctxt,
1710                                                  op->addr.mem,
1711                                                  &op->orig_val,
1712                                                  &op->val,
1713                                                  op->bytes);
1714                 else
1715                         return segmented_write(ctxt,
1716                                                op->addr.mem,
1717                                                &op->val,
1718                                                op->bytes);
1719                 break;
1720         case OP_MEM_STR:
1721                 return segmented_write(ctxt,
1722                                        op->addr.mem,
1723                                        op->data,
1724                                        op->bytes * op->count);
1725                 break;
1726         case OP_XMM:
1727                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1728                 break;
1729         case OP_MM:
1730                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1731                 break;
1732         case OP_NONE:
1733                 /* no writeback */
1734                 break;
1735         default:
1736                 break;
1737         }
1738         return X86EMUL_CONTINUE;
1739 }
1740
1741 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1742 {
1743         struct segmented_address addr;
1744
1745         rsp_increment(ctxt, -bytes);
1746         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1747         addr.seg = VCPU_SREG_SS;
1748
1749         return segmented_write(ctxt, addr, data, bytes);
1750 }
1751
1752 static int em_push(struct x86_emulate_ctxt *ctxt)
1753 {
1754         /* Disable writeback. */
1755         ctxt->dst.type = OP_NONE;
1756         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1757 }
1758
1759 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1760                        void *dest, int len)
1761 {
1762         int rc;
1763         struct segmented_address addr;
1764
1765         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1766         addr.seg = VCPU_SREG_SS;
1767         rc = segmented_read(ctxt, addr, dest, len);
1768         if (rc != X86EMUL_CONTINUE)
1769                 return rc;
1770
1771         rsp_increment(ctxt, len);
1772         return rc;
1773 }
1774
1775 static int em_pop(struct x86_emulate_ctxt *ctxt)
1776 {
1777         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1778 }
1779
1780 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1781                         void *dest, int len)
1782 {
1783         int rc;
1784         unsigned long val, change_mask;
1785         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1786         int cpl = ctxt->ops->cpl(ctxt);
1787
1788         rc = emulate_pop(ctxt, &val, len);
1789         if (rc != X86EMUL_CONTINUE)
1790                 return rc;
1791
1792         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1793                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_AC | EFLG_ID;
1794
1795         switch(ctxt->mode) {
1796         case X86EMUL_MODE_PROT64:
1797         case X86EMUL_MODE_PROT32:
1798         case X86EMUL_MODE_PROT16:
1799                 if (cpl == 0)
1800                         change_mask |= EFLG_IOPL;
1801                 if (cpl <= iopl)
1802                         change_mask |= EFLG_IF;
1803                 break;
1804         case X86EMUL_MODE_VM86:
1805                 if (iopl < 3)
1806                         return emulate_gp(ctxt, 0);
1807                 change_mask |= EFLG_IF;
1808                 break;
1809         default: /* real mode */
1810                 change_mask |= (EFLG_IOPL | EFLG_IF);
1811                 break;
1812         }
1813
1814         *(unsigned long *)dest =
1815                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1816
1817         return rc;
1818 }
1819
1820 static int em_popf(struct x86_emulate_ctxt *ctxt)
1821 {
1822         ctxt->dst.type = OP_REG;
1823         ctxt->dst.addr.reg = &ctxt->eflags;
1824         ctxt->dst.bytes = ctxt->op_bytes;
1825         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1826 }
1827
1828 static int em_enter(struct x86_emulate_ctxt *ctxt)
1829 {
1830         int rc;
1831         unsigned frame_size = ctxt->src.val;
1832         unsigned nesting_level = ctxt->src2.val & 31;
1833         ulong rbp;
1834
1835         if (nesting_level)
1836                 return X86EMUL_UNHANDLEABLE;
1837
1838         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1839         rc = push(ctxt, &rbp, stack_size(ctxt));
1840         if (rc != X86EMUL_CONTINUE)
1841                 return rc;
1842         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1843                       stack_mask(ctxt));
1844         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1845                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1846                       stack_mask(ctxt));
1847         return X86EMUL_CONTINUE;
1848 }
1849
1850 static int em_leave(struct x86_emulate_ctxt *ctxt)
1851 {
1852         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1853                       stack_mask(ctxt));
1854         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1855 }
1856
1857 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1858 {
1859         int seg = ctxt->src2.val;
1860
1861         ctxt->src.val = get_segment_selector(ctxt, seg);
1862         if (ctxt->op_bytes == 4) {
1863                 rsp_increment(ctxt, -2);
1864                 ctxt->op_bytes = 2;
1865         }
1866
1867         return em_push(ctxt);
1868 }
1869
1870 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1871 {
1872         int seg = ctxt->src2.val;
1873         unsigned long selector;
1874         int rc;
1875
1876         rc = emulate_pop(ctxt, &selector, 2);
1877         if (rc != X86EMUL_CONTINUE)
1878                 return rc;
1879
1880         if (ctxt->modrm_reg == VCPU_SREG_SS)
1881                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1882         if (ctxt->op_bytes > 2)
1883                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1884
1885         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1886         return rc;
1887 }
1888
1889 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1890 {
1891         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1892         int rc = X86EMUL_CONTINUE;
1893         int reg = VCPU_REGS_RAX;
1894
1895         while (reg <= VCPU_REGS_RDI) {
1896                 (reg == VCPU_REGS_RSP) ?
1897                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1898
1899                 rc = em_push(ctxt);
1900                 if (rc != X86EMUL_CONTINUE)
1901                         return rc;
1902
1903                 ++reg;
1904         }
1905
1906         return rc;
1907 }
1908
1909 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1910 {
1911         ctxt->src.val = (unsigned long)ctxt->eflags & ~EFLG_VM;
1912         return em_push(ctxt);
1913 }
1914
1915 static int em_popa(struct x86_emulate_ctxt *ctxt)
1916 {
1917         int rc = X86EMUL_CONTINUE;
1918         int reg = VCPU_REGS_RDI;
1919
1920         while (reg >= VCPU_REGS_RAX) {
1921                 if (reg == VCPU_REGS_RSP) {
1922                         rsp_increment(ctxt, ctxt->op_bytes);
1923                         --reg;
1924                 }
1925
1926                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1927                 if (rc != X86EMUL_CONTINUE)
1928                         break;
1929                 --reg;
1930         }
1931         return rc;
1932 }
1933
1934 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1935 {
1936         const struct x86_emulate_ops *ops = ctxt->ops;
1937         int rc;
1938         struct desc_ptr dt;
1939         gva_t cs_addr;
1940         gva_t eip_addr;
1941         u16 cs, eip;
1942
1943         /* TODO: Add limit checks */
1944         ctxt->src.val = ctxt->eflags;
1945         rc = em_push(ctxt);
1946         if (rc != X86EMUL_CONTINUE)
1947                 return rc;
1948
1949         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1950
1951         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1952         rc = em_push(ctxt);
1953         if (rc != X86EMUL_CONTINUE)
1954                 return rc;
1955
1956         ctxt->src.val = ctxt->_eip;
1957         rc = em_push(ctxt);
1958         if (rc != X86EMUL_CONTINUE)
1959                 return rc;
1960
1961         ops->get_idt(ctxt, &dt);
1962
1963         eip_addr = dt.address + (irq << 2);
1964         cs_addr = dt.address + (irq << 2) + 2;
1965
1966         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1967         if (rc != X86EMUL_CONTINUE)
1968                 return rc;
1969
1970         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1971         if (rc != X86EMUL_CONTINUE)
1972                 return rc;
1973
1974         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1975         if (rc != X86EMUL_CONTINUE)
1976                 return rc;
1977
1978         ctxt->_eip = eip;
1979
1980         return rc;
1981 }
1982
1983 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1984 {
1985         int rc;
1986
1987         invalidate_registers(ctxt);
1988         rc = __emulate_int_real(ctxt, irq);
1989         if (rc == X86EMUL_CONTINUE)
1990                 writeback_registers(ctxt);
1991         return rc;
1992 }
1993
1994 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1995 {
1996         switch(ctxt->mode) {
1997         case X86EMUL_MODE_REAL:
1998                 return __emulate_int_real(ctxt, irq);
1999         case X86EMUL_MODE_VM86:
2000         case X86EMUL_MODE_PROT16:
2001         case X86EMUL_MODE_PROT32:
2002         case X86EMUL_MODE_PROT64:
2003         default:
2004                 /* Protected mode interrupts unimplemented yet */
2005                 return X86EMUL_UNHANDLEABLE;
2006         }
2007 }
2008
2009 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2010 {
2011         int rc = X86EMUL_CONTINUE;
2012         unsigned long temp_eip = 0;
2013         unsigned long temp_eflags = 0;
2014         unsigned long cs = 0;
2015         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
2016                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
2017                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
2018         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
2019
2020         /* TODO: Add stack limit check */
2021
2022         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2023
2024         if (rc != X86EMUL_CONTINUE)
2025                 return rc;
2026
2027         if (temp_eip & ~0xffff)
2028                 return emulate_gp(ctxt, 0);
2029
2030         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2031
2032         if (rc != X86EMUL_CONTINUE)
2033                 return rc;
2034
2035         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2036
2037         if (rc != X86EMUL_CONTINUE)
2038                 return rc;
2039
2040         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2041
2042         if (rc != X86EMUL_CONTINUE)
2043                 return rc;
2044
2045         ctxt->_eip = temp_eip;
2046
2047
2048         if (ctxt->op_bytes == 4)
2049                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2050         else if (ctxt->op_bytes == 2) {
2051                 ctxt->eflags &= ~0xffff;
2052                 ctxt->eflags |= temp_eflags;
2053         }
2054
2055         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2056         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2057         ctxt->ops->set_nmi_mask(ctxt, false);
2058
2059         return rc;
2060 }
2061
2062 static int em_iret(struct x86_emulate_ctxt *ctxt)
2063 {
2064         switch(ctxt->mode) {
2065         case X86EMUL_MODE_REAL:
2066                 return emulate_iret_real(ctxt);
2067         case X86EMUL_MODE_VM86:
2068         case X86EMUL_MODE_PROT16:
2069         case X86EMUL_MODE_PROT32:
2070         case X86EMUL_MODE_PROT64:
2071         default:
2072                 /* iret from protected mode unimplemented yet */
2073                 return X86EMUL_UNHANDLEABLE;
2074         }
2075 }
2076
2077 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2078 {
2079         int rc;
2080         unsigned short sel, old_sel;
2081         struct desc_struct old_desc, new_desc;
2082         const struct x86_emulate_ops *ops = ctxt->ops;
2083         u8 cpl = ctxt->ops->cpl(ctxt);
2084
2085         /* Assignment of RIP may only fail in 64-bit mode */
2086         if (ctxt->mode == X86EMUL_MODE_PROT64)
2087                 ops->get_segment(ctxt, &old_sel, &old_desc, NULL,
2088                                  VCPU_SREG_CS);
2089
2090         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2091
2092         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2093                                        X86_TRANSFER_CALL_JMP,
2094                                        &new_desc);
2095         if (rc != X86EMUL_CONTINUE)
2096                 return rc;
2097
2098         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2099         if (rc != X86EMUL_CONTINUE) {
2100                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2101                 /* assigning eip failed; restore the old cs */
2102                 ops->set_segment(ctxt, old_sel, &old_desc, 0, VCPU_SREG_CS);
2103                 return rc;
2104         }
2105         return rc;
2106 }
2107
2108 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2109 {
2110         return assign_eip_near(ctxt, ctxt->src.val);
2111 }
2112
2113 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2114 {
2115         int rc;
2116         long int old_eip;
2117
2118         old_eip = ctxt->_eip;
2119         rc = assign_eip_near(ctxt, ctxt->src.val);
2120         if (rc != X86EMUL_CONTINUE)
2121                 return rc;
2122         ctxt->src.val = old_eip;
2123         rc = em_push(ctxt);
2124         return rc;
2125 }
2126
2127 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2128 {
2129         u64 old = ctxt->dst.orig_val64;
2130
2131         if (ctxt->dst.bytes == 16)
2132                 return X86EMUL_UNHANDLEABLE;
2133
2134         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2135             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2136                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2137                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2138                 ctxt->eflags &= ~EFLG_ZF;
2139         } else {
2140                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2141                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2142
2143                 ctxt->eflags |= EFLG_ZF;
2144         }
2145         return X86EMUL_CONTINUE;
2146 }
2147
2148 static int em_ret(struct x86_emulate_ctxt *ctxt)
2149 {
2150         int rc;
2151         unsigned long eip;
2152
2153         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2154         if (rc != X86EMUL_CONTINUE)
2155                 return rc;
2156
2157         return assign_eip_near(ctxt, eip);
2158 }
2159
2160 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2161 {
2162         int rc;
2163         unsigned long eip, cs;
2164         u16 old_cs;
2165         int cpl = ctxt->ops->cpl(ctxt);
2166         struct desc_struct old_desc, new_desc;
2167         const struct x86_emulate_ops *ops = ctxt->ops;
2168
2169         if (ctxt->mode == X86EMUL_MODE_PROT64)
2170                 ops->get_segment(ctxt, &old_cs, &old_desc, NULL,
2171                                  VCPU_SREG_CS);
2172
2173         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2174         if (rc != X86EMUL_CONTINUE)
2175                 return rc;
2176         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2177         if (rc != X86EMUL_CONTINUE)
2178                 return rc;
2179         /* Outer-privilege level return is not implemented */
2180         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2181                 return X86EMUL_UNHANDLEABLE;
2182         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2183                                        X86_TRANSFER_RET,
2184                                        &new_desc);
2185         if (rc != X86EMUL_CONTINUE)
2186                 return rc;
2187         rc = assign_eip_far(ctxt, eip, &new_desc);
2188         if (rc != X86EMUL_CONTINUE) {
2189                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2190                 ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
2191         }
2192         return rc;
2193 }
2194
2195 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2196 {
2197         int rc;
2198
2199         rc = em_ret_far(ctxt);
2200         if (rc != X86EMUL_CONTINUE)
2201                 return rc;
2202         rsp_increment(ctxt, ctxt->src.val);
2203         return X86EMUL_CONTINUE;
2204 }
2205
2206 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2207 {
2208         /* Save real source value, then compare EAX against destination. */
2209         ctxt->dst.orig_val = ctxt->dst.val;
2210         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2211         ctxt->src.orig_val = ctxt->src.val;
2212         ctxt->src.val = ctxt->dst.orig_val;
2213         fastop(ctxt, em_cmp);
2214
2215         if (ctxt->eflags & EFLG_ZF) {
2216                 /* Success: write back to memory; no update of EAX */
2217                 ctxt->src.type = OP_NONE;
2218                 ctxt->dst.val = ctxt->src.orig_val;
2219         } else {
2220                 /* Failure: write the value we saw to EAX. */
2221                 ctxt->src.type = OP_REG;
2222                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2223                 ctxt->src.val = ctxt->dst.orig_val;
2224                 /* Create write-cycle to dest by writing the same value */
2225                 ctxt->dst.val = ctxt->dst.orig_val;
2226         }
2227         return X86EMUL_CONTINUE;
2228 }
2229
2230 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2231 {
2232         int seg = ctxt->src2.val;
2233         unsigned short sel;
2234         int rc;
2235
2236         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2237
2238         rc = load_segment_descriptor(ctxt, sel, seg);
2239         if (rc != X86EMUL_CONTINUE)
2240                 return rc;
2241
2242         ctxt->dst.val = ctxt->src.val;
2243         return rc;
2244 }
2245
2246 static void
2247 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2248                         struct desc_struct *cs, struct desc_struct *ss)
2249 {
2250         cs->l = 0;              /* will be adjusted later */
2251         set_desc_base(cs, 0);   /* flat segment */
2252         cs->g = 1;              /* 4kb granularity */
2253         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2254         cs->type = 0x0b;        /* Read, Execute, Accessed */
2255         cs->s = 1;
2256         cs->dpl = 0;            /* will be adjusted later */
2257         cs->p = 1;
2258         cs->d = 1;
2259         cs->avl = 0;
2260
2261         set_desc_base(ss, 0);   /* flat segment */
2262         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2263         ss->g = 1;              /* 4kb granularity */
2264         ss->s = 1;
2265         ss->type = 0x03;        /* Read/Write, Accessed */
2266         ss->d = 1;              /* 32bit stack segment */
2267         ss->dpl = 0;
2268         ss->p = 1;
2269         ss->l = 0;
2270         ss->avl = 0;
2271 }
2272
2273 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2274 {
2275         u32 eax, ebx, ecx, edx;
2276
2277         eax = ecx = 0;
2278         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2279         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2280                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2281                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2282 }
2283
2284 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2285 {
2286         const struct x86_emulate_ops *ops = ctxt->ops;
2287         u32 eax, ebx, ecx, edx;
2288
2289         /*
2290          * syscall should always be enabled in longmode - so only become
2291          * vendor specific (cpuid) if other modes are active...
2292          */
2293         if (ctxt->mode == X86EMUL_MODE_PROT64)
2294                 return true;
2295
2296         eax = 0x00000000;
2297         ecx = 0x00000000;
2298         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2299         /*
2300          * Intel ("GenuineIntel")
2301          * remark: Intel CPUs only support "syscall" in 64bit
2302          * longmode. Also an 64bit guest with a
2303          * 32bit compat-app running will #UD !! While this
2304          * behaviour can be fixed (by emulating) into AMD
2305          * response - CPUs of AMD can't behave like Intel.
2306          */
2307         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2308             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2309             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2310                 return false;
2311
2312         /* AMD ("AuthenticAMD") */
2313         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2314             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2315             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2316                 return true;
2317
2318         /* AMD ("AMDisbetter!") */
2319         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2320             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2321             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2322                 return true;
2323
2324         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2325         return false;
2326 }
2327
2328 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2329 {
2330         const struct x86_emulate_ops *ops = ctxt->ops;
2331         struct desc_struct cs, ss;
2332         u64 msr_data;
2333         u16 cs_sel, ss_sel;
2334         u64 efer = 0;
2335
2336         /* syscall is not available in real mode */
2337         if (ctxt->mode == X86EMUL_MODE_REAL ||
2338             ctxt->mode == X86EMUL_MODE_VM86)
2339                 return emulate_ud(ctxt);
2340
2341         if (!(em_syscall_is_enabled(ctxt)))
2342                 return emulate_ud(ctxt);
2343
2344         ops->get_msr(ctxt, MSR_EFER, &efer);
2345         setup_syscalls_segments(ctxt, &cs, &ss);
2346
2347         if (!(efer & EFER_SCE))
2348                 return emulate_ud(ctxt);
2349
2350         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2351         msr_data >>= 32;
2352         cs_sel = (u16)(msr_data & 0xfffc);
2353         ss_sel = (u16)(msr_data + 8);
2354
2355         if (efer & EFER_LMA) {
2356                 cs.d = 0;
2357                 cs.l = 1;
2358         }
2359         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2360         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2361
2362         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2363         if (efer & EFER_LMA) {
2364 #ifdef CONFIG_X86_64
2365                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2366
2367                 ops->get_msr(ctxt,
2368                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2369                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2370                 ctxt->_eip = msr_data;
2371
2372                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2373                 ctxt->eflags &= ~msr_data;
2374                 ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2375 #endif
2376         } else {
2377                 /* legacy mode */
2378                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2379                 ctxt->_eip = (u32)msr_data;
2380
2381                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2382         }
2383
2384         return X86EMUL_CONTINUE;
2385 }
2386
2387 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2388 {
2389         const struct x86_emulate_ops *ops = ctxt->ops;
2390         struct desc_struct cs, ss;
2391         u64 msr_data;
2392         u16 cs_sel, ss_sel;
2393         u64 efer = 0;
2394
2395         ops->get_msr(ctxt, MSR_EFER, &efer);
2396         /* inject #GP if in real mode */
2397         if (ctxt->mode == X86EMUL_MODE_REAL)
2398                 return emulate_gp(ctxt, 0);
2399
2400         /*
2401          * Not recognized on AMD in compat mode (but is recognized in legacy
2402          * mode).
2403          */
2404         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2405             && !vendor_intel(ctxt))
2406                 return emulate_ud(ctxt);
2407
2408         /* sysenter/sysexit have not been tested in 64bit mode. */
2409         if (ctxt->mode == X86EMUL_MODE_PROT64)
2410                 return X86EMUL_UNHANDLEABLE;
2411
2412         setup_syscalls_segments(ctxt, &cs, &ss);
2413
2414         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2415         switch (ctxt->mode) {
2416         case X86EMUL_MODE_PROT32:
2417                 if ((msr_data & 0xfffc) == 0x0)
2418                         return emulate_gp(ctxt, 0);
2419                 break;
2420         case X86EMUL_MODE_PROT64:
2421                 if (msr_data == 0x0)
2422                         return emulate_gp(ctxt, 0);
2423                 break;
2424         default:
2425                 break;
2426         }
2427
2428         ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2429         cs_sel = (u16)msr_data;
2430         cs_sel &= ~SELECTOR_RPL_MASK;
2431         ss_sel = cs_sel + 8;
2432         ss_sel &= ~SELECTOR_RPL_MASK;
2433         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2434                 cs.d = 0;
2435                 cs.l = 1;
2436         }
2437
2438         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2439         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2440
2441         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2442         ctxt->_eip = msr_data;
2443
2444         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2445         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2446
2447         return X86EMUL_CONTINUE;
2448 }
2449
2450 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2451 {
2452         const struct x86_emulate_ops *ops = ctxt->ops;
2453         struct desc_struct cs, ss;
2454         u64 msr_data, rcx, rdx;
2455         int usermode;
2456         u16 cs_sel = 0, ss_sel = 0;
2457
2458         /* inject #GP if in real mode or Virtual 8086 mode */
2459         if (ctxt->mode == X86EMUL_MODE_REAL ||
2460             ctxt->mode == X86EMUL_MODE_VM86)
2461                 return emulate_gp(ctxt, 0);
2462
2463         setup_syscalls_segments(ctxt, &cs, &ss);
2464
2465         if ((ctxt->rex_prefix & 0x8) != 0x0)
2466                 usermode = X86EMUL_MODE_PROT64;
2467         else
2468                 usermode = X86EMUL_MODE_PROT32;
2469
2470         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2471         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2472
2473         cs.dpl = 3;
2474         ss.dpl = 3;
2475         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2476         switch (usermode) {
2477         case X86EMUL_MODE_PROT32:
2478                 cs_sel = (u16)(msr_data + 16);
2479                 if ((msr_data & 0xfffc) == 0x0)
2480                         return emulate_gp(ctxt, 0);
2481                 ss_sel = (u16)(msr_data + 24);
2482                 rcx = (u32)rcx;
2483                 rdx = (u32)rdx;
2484                 break;
2485         case X86EMUL_MODE_PROT64:
2486                 cs_sel = (u16)(msr_data + 32);
2487                 if (msr_data == 0x0)
2488                         return emulate_gp(ctxt, 0);
2489                 ss_sel = cs_sel + 8;
2490                 cs.d = 0;
2491                 cs.l = 1;
2492                 if (is_noncanonical_address(rcx) ||
2493                     is_noncanonical_address(rdx))
2494                         return emulate_gp(ctxt, 0);
2495                 break;
2496         }
2497         cs_sel |= SELECTOR_RPL_MASK;
2498         ss_sel |= SELECTOR_RPL_MASK;
2499
2500         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2501         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2502
2503         ctxt->_eip = rdx;
2504         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2505
2506         return X86EMUL_CONTINUE;
2507 }
2508
2509 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2510 {
2511         int iopl;
2512         if (ctxt->mode == X86EMUL_MODE_REAL)
2513                 return false;
2514         if (ctxt->mode == X86EMUL_MODE_VM86)
2515                 return true;
2516         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2517         return ctxt->ops->cpl(ctxt) > iopl;
2518 }
2519
2520 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2521                                             u16 port, u16 len)
2522 {
2523         const struct x86_emulate_ops *ops = ctxt->ops;
2524         struct desc_struct tr_seg;
2525         u32 base3;
2526         int r;
2527         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2528         unsigned mask = (1 << len) - 1;
2529         unsigned long base;
2530
2531         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2532         if (!tr_seg.p)
2533                 return false;
2534         if (desc_limit_scaled(&tr_seg) < 103)
2535                 return false;
2536         base = get_desc_base(&tr_seg);
2537 #ifdef CONFIG_X86_64
2538         base |= ((u64)base3) << 32;
2539 #endif
2540         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2541         if (r != X86EMUL_CONTINUE)
2542                 return false;
2543         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2544                 return false;
2545         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2546         if (r != X86EMUL_CONTINUE)
2547                 return false;
2548         if ((perm >> bit_idx) & mask)
2549                 return false;
2550         return true;
2551 }
2552
2553 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2554                                  u16 port, u16 len)
2555 {
2556         if (ctxt->perm_ok)
2557                 return true;
2558
2559         if (emulator_bad_iopl(ctxt))
2560                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2561                         return false;
2562
2563         ctxt->perm_ok = true;
2564
2565         return true;
2566 }
2567
2568 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2569                                 struct tss_segment_16 *tss)
2570 {
2571         tss->ip = ctxt->_eip;
2572         tss->flag = ctxt->eflags;
2573         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2574         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2575         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2576         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2577         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2578         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2579         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2580         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2581
2582         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2583         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2584         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2585         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2586         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2587 }
2588
2589 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2590                                  struct tss_segment_16 *tss)
2591 {
2592         int ret;
2593         u8 cpl;
2594
2595         ctxt->_eip = tss->ip;
2596         ctxt->eflags = tss->flag | 2;
2597         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2598         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2599         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2600         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2601         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2602         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2603         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2604         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2605
2606         /*
2607          * SDM says that segment selectors are loaded before segment
2608          * descriptors
2609          */
2610         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2611         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2612         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2613         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2614         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2615
2616         cpl = tss->cs & 3;
2617
2618         /*
2619          * Now load segment descriptors. If fault happens at this stage
2620          * it is handled in a context of new task
2621          */
2622         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2623                                         X86_TRANSFER_TASK_SWITCH, NULL);
2624         if (ret != X86EMUL_CONTINUE)
2625                 return ret;
2626         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2627                                         X86_TRANSFER_TASK_SWITCH, NULL);
2628         if (ret != X86EMUL_CONTINUE)
2629                 return ret;
2630         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2631                                         X86_TRANSFER_TASK_SWITCH, NULL);
2632         if (ret != X86EMUL_CONTINUE)
2633                 return ret;
2634         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2635                                         X86_TRANSFER_TASK_SWITCH, NULL);
2636         if (ret != X86EMUL_CONTINUE)
2637                 return ret;
2638         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2639                                         X86_TRANSFER_TASK_SWITCH, NULL);
2640         if (ret != X86EMUL_CONTINUE)
2641                 return ret;
2642
2643         return X86EMUL_CONTINUE;
2644 }
2645
2646 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2647                           u16 tss_selector, u16 old_tss_sel,
2648                           ulong old_tss_base, struct desc_struct *new_desc)
2649 {
2650         const struct x86_emulate_ops *ops = ctxt->ops;
2651         struct tss_segment_16 tss_seg;
2652         int ret;
2653         u32 new_tss_base = get_desc_base(new_desc);
2654
2655         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2656                             &ctxt->exception);
2657         if (ret != X86EMUL_CONTINUE)
2658                 return ret;
2659
2660         save_state_to_tss16(ctxt, &tss_seg);
2661
2662         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2663                              &ctxt->exception);
2664         if (ret != X86EMUL_CONTINUE)
2665                 return ret;
2666
2667         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2668                             &ctxt->exception);
2669         if (ret != X86EMUL_CONTINUE)
2670                 return ret;
2671
2672         if (old_tss_sel != 0xffff) {
2673                 tss_seg.prev_task_link = old_tss_sel;
2674
2675                 ret = ops->write_std(ctxt, new_tss_base,
2676                                      &tss_seg.prev_task_link,
2677                                      sizeof tss_seg.prev_task_link,
2678                                      &ctxt->exception);
2679                 if (ret != X86EMUL_CONTINUE)
2680                         return ret;
2681         }
2682
2683         return load_state_from_tss16(ctxt, &tss_seg);
2684 }
2685
2686 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2687                                 struct tss_segment_32 *tss)
2688 {
2689         /* CR3 and ldt selector are not saved intentionally */
2690         tss->eip = ctxt->_eip;
2691         tss->eflags = ctxt->eflags;
2692         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2693         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2694         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2695         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2696         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2697         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2698         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2699         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2700
2701         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2702         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2703         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2704         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2705         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2706         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2707 }
2708
2709 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2710                                  struct tss_segment_32 *tss)
2711 {
2712         int ret;
2713         u8 cpl;
2714
2715         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2716                 return emulate_gp(ctxt, 0);
2717         ctxt->_eip = tss->eip;
2718         ctxt->eflags = tss->eflags | 2;
2719
2720         /* General purpose registers */
2721         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2722         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2723         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2724         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2725         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2726         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2727         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2728         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2729
2730         /*
2731          * SDM says that segment selectors are loaded before segment
2732          * descriptors.  This is important because CPL checks will
2733          * use CS.RPL.
2734          */
2735         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2736         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2737         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2738         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2739         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2740         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2741         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2742
2743         /*
2744          * If we're switching between Protected Mode and VM86, we need to make
2745          * sure to update the mode before loading the segment descriptors so
2746          * that the selectors are interpreted correctly.
2747          */
2748         if (ctxt->eflags & X86_EFLAGS_VM) {
2749                 ctxt->mode = X86EMUL_MODE_VM86;
2750                 cpl = 3;
2751         } else {
2752                 ctxt->mode = X86EMUL_MODE_PROT32;
2753                 cpl = tss->cs & 3;
2754         }
2755
2756         /*
2757          * Now load segment descriptors. If fault happenes at this stage
2758          * it is handled in a context of new task
2759          */
2760         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
2761                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
2762         if (ret != X86EMUL_CONTINUE)
2763                 return ret;
2764         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2765                                         X86_TRANSFER_TASK_SWITCH, NULL);
2766         if (ret != X86EMUL_CONTINUE)
2767                 return ret;
2768         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2769                                         X86_TRANSFER_TASK_SWITCH, NULL);
2770         if (ret != X86EMUL_CONTINUE)
2771                 return ret;
2772         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2773                                         X86_TRANSFER_TASK_SWITCH, NULL);
2774         if (ret != X86EMUL_CONTINUE)
2775                 return ret;
2776         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2777                                         X86_TRANSFER_TASK_SWITCH, NULL);
2778         if (ret != X86EMUL_CONTINUE)
2779                 return ret;
2780         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
2781                                         X86_TRANSFER_TASK_SWITCH, NULL);
2782         if (ret != X86EMUL_CONTINUE)
2783                 return ret;
2784         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
2785                                         X86_TRANSFER_TASK_SWITCH, NULL);
2786         if (ret != X86EMUL_CONTINUE)
2787                 return ret;
2788
2789         return X86EMUL_CONTINUE;
2790 }
2791
2792 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2793                           u16 tss_selector, u16 old_tss_sel,
2794                           ulong old_tss_base, struct desc_struct *new_desc)
2795 {
2796         const struct x86_emulate_ops *ops = ctxt->ops;
2797         struct tss_segment_32 tss_seg;
2798         int ret;
2799         u32 new_tss_base = get_desc_base(new_desc);
2800         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2801         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2802
2803         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2804                             &ctxt->exception);
2805         if (ret != X86EMUL_CONTINUE)
2806                 return ret;
2807
2808         save_state_to_tss32(ctxt, &tss_seg);
2809
2810         /* Only GP registers and segment selectors are saved */
2811         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2812                              ldt_sel_offset - eip_offset, &ctxt->exception);
2813         if (ret != X86EMUL_CONTINUE)
2814                 return ret;
2815
2816         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2817                             &ctxt->exception);
2818         if (ret != X86EMUL_CONTINUE)
2819                 return ret;
2820
2821         if (old_tss_sel != 0xffff) {
2822                 tss_seg.prev_task_link = old_tss_sel;
2823
2824                 ret = ops->write_std(ctxt, new_tss_base,
2825                                      &tss_seg.prev_task_link,
2826                                      sizeof tss_seg.prev_task_link,
2827                                      &ctxt->exception);
2828                 if (ret != X86EMUL_CONTINUE)
2829                         return ret;
2830         }
2831
2832         return load_state_from_tss32(ctxt, &tss_seg);
2833 }
2834
2835 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2836                                    u16 tss_selector, int idt_index, int reason,
2837                                    bool has_error_code, u32 error_code)
2838 {
2839         const struct x86_emulate_ops *ops = ctxt->ops;
2840         struct desc_struct curr_tss_desc, next_tss_desc;
2841         int ret;
2842         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2843         ulong old_tss_base =
2844                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2845         u32 desc_limit;
2846         ulong desc_addr;
2847
2848         /* FIXME: old_tss_base == ~0 ? */
2849
2850         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2851         if (ret != X86EMUL_CONTINUE)
2852                 return ret;
2853         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2854         if (ret != X86EMUL_CONTINUE)
2855                 return ret;
2856
2857         /* FIXME: check that next_tss_desc is tss */
2858
2859         /*
2860          * Check privileges. The three cases are task switch caused by...
2861          *
2862          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2863          * 2. Exception/IRQ/iret: No check is performed
2864          * 3. jmp/call to TSS/task-gate: No check is performed since the
2865          *    hardware checks it before exiting.
2866          */
2867         if (reason == TASK_SWITCH_GATE) {
2868                 if (idt_index != -1) {
2869                         /* Software interrupts */
2870                         struct desc_struct task_gate_desc;
2871                         int dpl;
2872
2873                         ret = read_interrupt_descriptor(ctxt, idt_index,
2874                                                         &task_gate_desc);
2875                         if (ret != X86EMUL_CONTINUE)
2876                                 return ret;
2877
2878                         dpl = task_gate_desc.dpl;
2879                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2880                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2881                 }
2882         }
2883
2884         desc_limit = desc_limit_scaled(&next_tss_desc);
2885         if (!next_tss_desc.p ||
2886             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2887              desc_limit < 0x2b)) {
2888                 return emulate_ts(ctxt, tss_selector & 0xfffc);
2889         }
2890
2891         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2892                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2893                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2894         }
2895
2896         if (reason == TASK_SWITCH_IRET)
2897                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2898
2899         /* set back link to prev task only if NT bit is set in eflags
2900            note that old_tss_sel is not used after this point */
2901         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2902                 old_tss_sel = 0xffff;
2903
2904         if (next_tss_desc.type & 8)
2905                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2906                                      old_tss_base, &next_tss_desc);
2907         else
2908                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2909                                      old_tss_base, &next_tss_desc);
2910         if (ret != X86EMUL_CONTINUE)
2911                 return ret;
2912
2913         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2914                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2915
2916         if (reason != TASK_SWITCH_IRET) {
2917                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2918                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2919         }
2920
2921         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2922         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2923
2924         if (has_error_code) {
2925                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2926                 ctxt->lock_prefix = 0;
2927                 ctxt->src.val = (unsigned long) error_code;
2928                 ret = em_push(ctxt);
2929         }
2930
2931         return ret;
2932 }
2933
2934 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2935                          u16 tss_selector, int idt_index, int reason,
2936                          bool has_error_code, u32 error_code)
2937 {
2938         int rc;
2939
2940         invalidate_registers(ctxt);
2941         ctxt->_eip = ctxt->eip;
2942         ctxt->dst.type = OP_NONE;
2943
2944         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2945                                      has_error_code, error_code);
2946
2947         if (rc == X86EMUL_CONTINUE) {
2948                 ctxt->eip = ctxt->_eip;
2949                 writeback_registers(ctxt);
2950         }
2951
2952         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2953 }
2954
2955 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2956                 struct operand *op)
2957 {
2958         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2959
2960         register_address_increment(ctxt, reg, df * op->bytes);
2961         op->addr.mem.ea = register_address(ctxt, reg);
2962 }
2963
2964 static int em_das(struct x86_emulate_ctxt *ctxt)
2965 {
2966         u8 al, old_al;
2967         bool af, cf, old_cf;
2968
2969         cf = ctxt->eflags & X86_EFLAGS_CF;
2970         al = ctxt->dst.val;
2971
2972         old_al = al;
2973         old_cf = cf;
2974         cf = false;
2975         af = ctxt->eflags & X86_EFLAGS_AF;
2976         if ((al & 0x0f) > 9 || af) {
2977                 al -= 6;
2978                 cf = old_cf | (al >= 250);
2979                 af = true;
2980         } else {
2981                 af = false;
2982         }
2983         if (old_al > 0x99 || old_cf) {
2984                 al -= 0x60;
2985                 cf = true;
2986         }
2987
2988         ctxt->dst.val = al;
2989         /* Set PF, ZF, SF */
2990         ctxt->src.type = OP_IMM;
2991         ctxt->src.val = 0;
2992         ctxt->src.bytes = 1;
2993         fastop(ctxt, em_or);
2994         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2995         if (cf)
2996                 ctxt->eflags |= X86_EFLAGS_CF;
2997         if (af)
2998                 ctxt->eflags |= X86_EFLAGS_AF;
2999         return X86EMUL_CONTINUE;
3000 }
3001
3002 static int em_aam(struct x86_emulate_ctxt *ctxt)
3003 {
3004         u8 al, ah;
3005
3006         if (ctxt->src.val == 0)
3007                 return emulate_de(ctxt);
3008
3009         al = ctxt->dst.val & 0xff;
3010         ah = al / ctxt->src.val;
3011         al %= ctxt->src.val;
3012
3013         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3014
3015         /* Set PF, ZF, SF */
3016         ctxt->src.type = OP_IMM;
3017         ctxt->src.val = 0;
3018         ctxt->src.bytes = 1;
3019         fastop(ctxt, em_or);
3020
3021         return X86EMUL_CONTINUE;
3022 }
3023
3024 static int em_aad(struct x86_emulate_ctxt *ctxt)
3025 {
3026         u8 al = ctxt->dst.val & 0xff;
3027         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3028
3029         al = (al + (ah * ctxt->src.val)) & 0xff;
3030
3031         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3032
3033         /* Set PF, ZF, SF */
3034         ctxt->src.type = OP_IMM;
3035         ctxt->src.val = 0;
3036         ctxt->src.bytes = 1;
3037         fastop(ctxt, em_or);
3038
3039         return X86EMUL_CONTINUE;
3040 }
3041
3042 static int em_call(struct x86_emulate_ctxt *ctxt)
3043 {
3044         int rc;
3045         long rel = ctxt->src.val;
3046
3047         ctxt->src.val = (unsigned long)ctxt->_eip;
3048         rc = jmp_rel(ctxt, rel);
3049         if (rc != X86EMUL_CONTINUE)
3050                 return rc;
3051         return em_push(ctxt);
3052 }
3053
3054 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3055 {
3056         u16 sel, old_cs;
3057         ulong old_eip;
3058         int rc;
3059         struct desc_struct old_desc, new_desc;
3060         const struct x86_emulate_ops *ops = ctxt->ops;
3061         int cpl = ctxt->ops->cpl(ctxt);
3062
3063         old_eip = ctxt->_eip;
3064         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3065
3066         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3067         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3068                                        X86_TRANSFER_CALL_JMP, &new_desc);
3069         if (rc != X86EMUL_CONTINUE)
3070                 return rc;
3071
3072         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3073         if (rc != X86EMUL_CONTINUE)
3074                 goto fail;
3075
3076         ctxt->src.val = old_cs;
3077         rc = em_push(ctxt);
3078         if (rc != X86EMUL_CONTINUE)
3079                 goto fail;
3080
3081         ctxt->src.val = old_eip;
3082         rc = em_push(ctxt);
3083         /* If we failed, we tainted the memory, but the very least we should
3084            restore cs */
3085         if (rc != X86EMUL_CONTINUE)
3086                 goto fail;
3087         return rc;
3088 fail:
3089         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3090         return rc;
3091
3092 }
3093
3094 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3095 {
3096         int rc;
3097         unsigned long eip;
3098
3099         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3100         if (rc != X86EMUL_CONTINUE)
3101                 return rc;
3102         rc = assign_eip_near(ctxt, eip);
3103         if (rc != X86EMUL_CONTINUE)
3104                 return rc;
3105         rsp_increment(ctxt, ctxt->src.val);
3106         return X86EMUL_CONTINUE;
3107 }
3108
3109 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3110 {
3111         /* Write back the register source. */
3112         ctxt->src.val = ctxt->dst.val;
3113         write_register_operand(&ctxt->src);
3114
3115         /* Write back the memory destination with implicit LOCK prefix. */
3116         ctxt->dst.val = ctxt->src.orig_val;
3117         ctxt->lock_prefix = 1;
3118         return X86EMUL_CONTINUE;
3119 }
3120
3121 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3122 {
3123         ctxt->dst.val = ctxt->src2.val;
3124         return fastop(ctxt, em_imul);
3125 }
3126
3127 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3128 {
3129         ctxt->dst.type = OP_REG;
3130         ctxt->dst.bytes = ctxt->src.bytes;
3131         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3132         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3133
3134         return X86EMUL_CONTINUE;
3135 }
3136
3137 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3138 {
3139         u64 tsc = 0;
3140
3141         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3142         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3143         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3144         return X86EMUL_CONTINUE;
3145 }
3146
3147 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3148 {
3149         u64 pmc;
3150
3151         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3152                 return emulate_gp(ctxt, 0);
3153         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3154         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3155         return X86EMUL_CONTINUE;
3156 }
3157
3158 static int em_mov(struct x86_emulate_ctxt *ctxt)
3159 {
3160         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3161         return X86EMUL_CONTINUE;
3162 }
3163
3164 #define FFL(x) bit(X86_FEATURE_##x)
3165
3166 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3167 {
3168         u32 ebx, ecx, edx, eax = 1;
3169         u16 tmp;
3170
3171         /*
3172          * Check MOVBE is set in the guest-visible CPUID leaf.
3173          */
3174         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3175         if (!(ecx & FFL(MOVBE)))
3176                 return emulate_ud(ctxt);
3177
3178         switch (ctxt->op_bytes) {
3179         case 2:
3180                 /*
3181                  * From MOVBE definition: "...When the operand size is 16 bits,
3182                  * the upper word of the destination register remains unchanged
3183                  * ..."
3184                  *
3185                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3186                  * rules so we have to do the operation almost per hand.
3187                  */
3188                 tmp = (u16)ctxt->src.val;
3189                 ctxt->dst.val &= ~0xffffUL;
3190                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3191                 break;
3192         case 4:
3193                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3194                 break;
3195         case 8:
3196                 ctxt->dst.val = swab64(ctxt->src.val);
3197                 break;
3198         default:
3199                 BUG();
3200         }
3201         return X86EMUL_CONTINUE;
3202 }
3203
3204 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3205 {
3206         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3207                 return emulate_gp(ctxt, 0);
3208
3209         /* Disable writeback. */
3210         ctxt->dst.type = OP_NONE;
3211         return X86EMUL_CONTINUE;
3212 }
3213
3214 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3215 {
3216         unsigned long val;
3217
3218         if (ctxt->mode == X86EMUL_MODE_PROT64)
3219                 val = ctxt->src.val & ~0ULL;
3220         else
3221                 val = ctxt->src.val & ~0U;
3222
3223         /* #UD condition is already handled. */
3224         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3225                 return emulate_gp(ctxt, 0);
3226
3227         /* Disable writeback. */
3228         ctxt->dst.type = OP_NONE;
3229         return X86EMUL_CONTINUE;
3230 }
3231
3232 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3233 {
3234         u64 msr_data;
3235
3236         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3237                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3238         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3239                 return emulate_gp(ctxt, 0);
3240
3241         return X86EMUL_CONTINUE;
3242 }
3243
3244 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3245 {
3246         u64 msr_data;
3247
3248         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3249                 return emulate_gp(ctxt, 0);
3250
3251         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3252         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3253         return X86EMUL_CONTINUE;
3254 }
3255
3256 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3257 {
3258         if (ctxt->modrm_reg > VCPU_SREG_GS)
3259                 return emulate_ud(ctxt);
3260
3261         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3262         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3263                 ctxt->dst.bytes = 2;
3264         return X86EMUL_CONTINUE;
3265 }
3266
3267 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3268 {
3269         u16 sel = ctxt->src.val;
3270
3271         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3272                 return emulate_ud(ctxt);
3273
3274         if (ctxt->modrm_reg == VCPU_SREG_SS)
3275                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3276
3277         /* Disable writeback. */
3278         ctxt->dst.type = OP_NONE;
3279         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3280 }
3281
3282 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3283 {
3284         u16 sel = ctxt->src.val;
3285
3286         /* Disable writeback. */
3287         ctxt->dst.type = OP_NONE;
3288         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3289 }
3290
3291 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3292 {
3293         u16 sel = ctxt->src.val;
3294
3295         /* Disable writeback. */
3296         ctxt->dst.type = OP_NONE;
3297         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3298 }
3299
3300 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3301 {
3302         int rc;
3303         ulong linear;
3304
3305         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3306         if (rc == X86EMUL_CONTINUE)
3307                 ctxt->ops->invlpg(ctxt, linear);
3308         /* Disable writeback. */
3309         ctxt->dst.type = OP_NONE;
3310         return X86EMUL_CONTINUE;
3311 }
3312
3313 static int em_clts(struct x86_emulate_ctxt *ctxt)
3314 {
3315         ulong cr0;
3316
3317         cr0 = ctxt->ops->get_cr(ctxt, 0);
3318         cr0 &= ~X86_CR0_TS;
3319         ctxt->ops->set_cr(ctxt, 0, cr0);
3320         return X86EMUL_CONTINUE;
3321 }
3322
3323 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3324 {
3325         int rc = ctxt->ops->fix_hypercall(ctxt);
3326
3327         if (rc != X86EMUL_CONTINUE)
3328                 return rc;
3329
3330         /* Let the processor re-execute the fixed hypercall */
3331         ctxt->_eip = ctxt->eip;
3332         /* Disable writeback. */
3333         ctxt->dst.type = OP_NONE;
3334         return X86EMUL_CONTINUE;
3335 }
3336
3337 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3338                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3339                                               struct desc_ptr *ptr))
3340 {
3341         struct desc_ptr desc_ptr;
3342
3343         if (ctxt->mode == X86EMUL_MODE_PROT64)
3344                 ctxt->op_bytes = 8;
3345         get(ctxt, &desc_ptr);
3346         if (ctxt->op_bytes == 2) {
3347                 ctxt->op_bytes = 4;
3348                 desc_ptr.address &= 0x00ffffff;
3349         }
3350         /* Disable writeback. */
3351         ctxt->dst.type = OP_NONE;
3352         return segmented_write(ctxt, ctxt->dst.addr.mem,
3353                                &desc_ptr, 2 + ctxt->op_bytes);
3354 }
3355
3356 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3357 {
3358         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3359 }
3360
3361 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3362 {
3363         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3364 }
3365
3366 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3367 {
3368         struct desc_ptr desc_ptr;
3369         int rc;
3370
3371         if (ctxt->mode == X86EMUL_MODE_PROT64)
3372                 ctxt->op_bytes = 8;
3373         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3374                              &desc_ptr.size, &desc_ptr.address,
3375                              ctxt->op_bytes);
3376         if (rc != X86EMUL_CONTINUE)
3377                 return rc;
3378         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3379             is_noncanonical_address(desc_ptr.address))
3380                 return emulate_gp(ctxt, 0);
3381         if (lgdt)
3382                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3383         else
3384                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3385         /* Disable writeback. */
3386         ctxt->dst.type = OP_NONE;
3387         return X86EMUL_CONTINUE;
3388 }
3389
3390 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3391 {
3392         return em_lgdt_lidt(ctxt, true);
3393 }
3394
3395 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3396 {
3397         int rc;
3398
3399         rc = ctxt->ops->fix_hypercall(ctxt);
3400
3401         /* Disable writeback. */
3402         ctxt->dst.type = OP_NONE;
3403         return rc;
3404 }
3405
3406 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3407 {
3408         return em_lgdt_lidt(ctxt, false);
3409 }
3410
3411 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3412 {
3413         if (ctxt->dst.type == OP_MEM)
3414                 ctxt->dst.bytes = 2;
3415         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3416         return X86EMUL_CONTINUE;
3417 }
3418
3419 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3420 {
3421         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3422                           | (ctxt->src.val & 0x0f));
3423         ctxt->dst.type = OP_NONE;
3424         return X86EMUL_CONTINUE;
3425 }
3426
3427 static int em_loop(struct x86_emulate_ctxt *ctxt)
3428 {
3429         int rc = X86EMUL_CONTINUE;
3430
3431         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3432         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3433             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3434                 rc = jmp_rel(ctxt, ctxt->src.val);
3435
3436         return rc;
3437 }
3438
3439 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3440 {
3441         int rc = X86EMUL_CONTINUE;
3442
3443         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3444                 rc = jmp_rel(ctxt, ctxt->src.val);
3445
3446         return rc;
3447 }
3448
3449 static int em_in(struct x86_emulate_ctxt *ctxt)
3450 {
3451         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3452                              &ctxt->dst.val))
3453                 return X86EMUL_IO_NEEDED;
3454
3455         return X86EMUL_CONTINUE;
3456 }
3457
3458 static int em_out(struct x86_emulate_ctxt *ctxt)
3459 {
3460         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3461                                     &ctxt->src.val, 1);
3462         /* Disable writeback. */
3463         ctxt->dst.type = OP_NONE;
3464         return X86EMUL_CONTINUE;
3465 }
3466
3467 static int em_cli(struct x86_emulate_ctxt *ctxt)
3468 {
3469         if (emulator_bad_iopl(ctxt))
3470                 return emulate_gp(ctxt, 0);
3471
3472         ctxt->eflags &= ~X86_EFLAGS_IF;
3473         return X86EMUL_CONTINUE;
3474 }
3475
3476 static int em_sti(struct x86_emulate_ctxt *ctxt)
3477 {
3478         if (emulator_bad_iopl(ctxt))
3479                 return emulate_gp(ctxt, 0);
3480
3481         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3482         ctxt->eflags |= X86_EFLAGS_IF;
3483         return X86EMUL_CONTINUE;
3484 }
3485
3486 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3487 {
3488         u32 eax, ebx, ecx, edx;
3489
3490         eax = reg_read(ctxt, VCPU_REGS_RAX);
3491         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3492         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3493         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3494         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3495         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3496         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3497         return X86EMUL_CONTINUE;
3498 }
3499
3500 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3501 {
3502         u32 flags;
3503
3504         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3505         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3506
3507         ctxt->eflags &= ~0xffUL;
3508         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3509         return X86EMUL_CONTINUE;
3510 }
3511
3512 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3513 {
3514         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3515         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3516         return X86EMUL_CONTINUE;
3517 }
3518
3519 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3520 {
3521         switch (ctxt->op_bytes) {
3522 #ifdef CONFIG_X86_64
3523         case 8:
3524                 asm("bswap %0" : "+r"(ctxt->dst.val));
3525                 break;
3526 #endif
3527         default:
3528                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3529                 break;
3530         }
3531         return X86EMUL_CONTINUE;
3532 }
3533
3534 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3535 {
3536         /* emulating clflush regardless of cpuid */
3537         return X86EMUL_CONTINUE;
3538 }
3539
3540 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
3541 {
3542         ctxt->dst.val = (s32) ctxt->src.val;
3543         return X86EMUL_CONTINUE;
3544 }
3545
3546 static bool valid_cr(int nr)
3547 {
3548         switch (nr) {
3549         case 0:
3550         case 2 ... 4:
3551         case 8:
3552                 return true;
3553         default:
3554                 return false;
3555         }
3556 }
3557
3558 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3559 {
3560         if (!valid_cr(ctxt->modrm_reg))
3561                 return emulate_ud(ctxt);
3562
3563         return X86EMUL_CONTINUE;
3564 }
3565
3566 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3567 {
3568         u64 new_val = ctxt->src.val64;
3569         int cr = ctxt->modrm_reg;
3570         u64 efer = 0;
3571
3572         static u64 cr_reserved_bits[] = {
3573                 0xffffffff00000000ULL,
3574                 0, 0, 0, /* CR3 checked later */
3575                 CR4_RESERVED_BITS,
3576                 0, 0, 0,
3577                 CR8_RESERVED_BITS,
3578         };
3579
3580         if (!valid_cr(cr))
3581                 return emulate_ud(ctxt);
3582
3583         if (new_val & cr_reserved_bits[cr])
3584                 return emulate_gp(ctxt, 0);
3585
3586         switch (cr) {
3587         case 0: {
3588                 u64 cr4;
3589                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3590                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3591                         return emulate_gp(ctxt, 0);
3592
3593                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3594                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3595
3596                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3597                     !(cr4 & X86_CR4_PAE))
3598                         return emulate_gp(ctxt, 0);
3599
3600                 break;
3601                 }
3602         case 3: {
3603                 u64 rsvd = 0;
3604
3605                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3606                 if (efer & EFER_LMA)
3607                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
3608
3609                 if (new_val & rsvd)
3610                         return emulate_gp(ctxt, 0);
3611
3612                 break;
3613                 }
3614         case 4: {
3615                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3616
3617                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3618                         return emulate_gp(ctxt, 0);
3619
3620                 break;
3621                 }
3622         }
3623
3624         return X86EMUL_CONTINUE;
3625 }
3626
3627 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3628 {
3629         unsigned long dr7;
3630
3631         ctxt->ops->get_dr(ctxt, 7, &dr7);
3632
3633         /* Check if DR7.Global_Enable is set */
3634         return dr7 & (1 << 13);
3635 }
3636
3637 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3638 {
3639         int dr = ctxt->modrm_reg;
3640         u64 cr4;
3641
3642         if (dr > 7)
3643                 return emulate_ud(ctxt);
3644
3645         cr4 = ctxt->ops->get_cr(ctxt, 4);
3646         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3647                 return emulate_ud(ctxt);
3648
3649         if (check_dr7_gd(ctxt)) {
3650                 ulong dr6;
3651
3652                 ctxt->ops->get_dr(ctxt, 6, &dr6);
3653                 dr6 &= ~15;
3654                 dr6 |= DR6_BD | DR6_RTM;
3655                 ctxt->ops->set_dr(ctxt, 6, dr6);
3656                 return emulate_db(ctxt);
3657         }
3658
3659         return X86EMUL_CONTINUE;
3660 }
3661
3662 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3663 {
3664         u64 new_val = ctxt->src.val64;
3665         int dr = ctxt->modrm_reg;
3666
3667         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3668                 return emulate_gp(ctxt, 0);
3669
3670         return check_dr_read(ctxt);
3671 }
3672
3673 static int check_svme(struct x86_emulate_ctxt *ctxt)
3674 {
3675         u64 efer;
3676
3677         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3678
3679         if (!(efer & EFER_SVME))
3680                 return emulate_ud(ctxt);
3681
3682         return X86EMUL_CONTINUE;
3683 }
3684
3685 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3686 {
3687         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3688
3689         /* Valid physical address? */
3690         if (rax & 0xffff000000000000ULL)
3691                 return emulate_gp(ctxt, 0);
3692
3693         return check_svme(ctxt);
3694 }
3695
3696 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3697 {
3698         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3699
3700         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3701                 return emulate_ud(ctxt);
3702
3703         return X86EMUL_CONTINUE;
3704 }
3705
3706 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3707 {
3708         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3709         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3710
3711         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3712             ctxt->ops->check_pmc(ctxt, rcx))
3713                 return emulate_gp(ctxt, 0);
3714
3715         return X86EMUL_CONTINUE;
3716 }
3717
3718 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3719 {
3720         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3721         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3722                 return emulate_gp(ctxt, 0);
3723
3724         return X86EMUL_CONTINUE;
3725 }
3726
3727 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3728 {
3729         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3730         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3731                 return emulate_gp(ctxt, 0);
3732
3733         return X86EMUL_CONTINUE;
3734 }
3735
3736 #define D(_y) { .flags = (_y) }
3737 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3738 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3739                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3740 #define N    D(NotImpl)
3741 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3742 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3743 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3744 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
3745 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
3746 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3747 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3748 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3749 #define II(_f, _e, _i) \
3750         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3751 #define IIP(_f, _e, _i, _p) \
3752         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3753           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3754 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3755
3756 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3757 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3758 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3759 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3760 #define I2bvIP(_f, _e, _i, _p) \
3761         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3762
3763 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3764                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3765                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3766
3767 static const struct opcode group7_rm0[] = {
3768         N,
3769         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3770         N, N, N, N, N, N,
3771 };
3772
3773 static const struct opcode group7_rm1[] = {
3774         DI(SrcNone | Priv, monitor),
3775         DI(SrcNone | Priv, mwait),
3776         N, N, N, N, N, N,
3777 };
3778
3779 static const struct opcode group7_rm3[] = {
3780         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3781         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3782         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3783         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3784         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3785         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3786         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3787         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3788 };
3789
3790 static const struct opcode group7_rm7[] = {
3791         N,
3792         DIP(SrcNone, rdtscp, check_rdtsc),
3793         N, N, N, N, N, N,
3794 };
3795
3796 static const struct opcode group1[] = {
3797         F(Lock, em_add),
3798         F(Lock | PageTable, em_or),
3799         F(Lock, em_adc),
3800         F(Lock, em_sbb),
3801         F(Lock | PageTable, em_and),
3802         F(Lock, em_sub),
3803         F(Lock, em_xor),
3804         F(NoWrite, em_cmp),
3805 };
3806
3807 static const struct opcode group1A[] = {
3808         I(DstMem | SrcNone | Mov | Stack | IncSP, em_pop), N, N, N, N, N, N, N,
3809 };
3810
3811 static const struct opcode group2[] = {
3812         F(DstMem | ModRM, em_rol),
3813         F(DstMem | ModRM, em_ror),
3814         F(DstMem | ModRM, em_rcl),
3815         F(DstMem | ModRM, em_rcr),
3816         F(DstMem | ModRM, em_shl),
3817         F(DstMem | ModRM, em_shr),
3818         F(DstMem | ModRM, em_shl),
3819         F(DstMem | ModRM, em_sar),
3820 };
3821
3822 static const struct opcode group3[] = {
3823         F(DstMem | SrcImm | NoWrite, em_test),
3824         F(DstMem | SrcImm | NoWrite, em_test),
3825         F(DstMem | SrcNone | Lock, em_not),
3826         F(DstMem | SrcNone | Lock, em_neg),
3827         F(DstXacc | Src2Mem, em_mul_ex),
3828         F(DstXacc | Src2Mem, em_imul_ex),
3829         F(DstXacc | Src2Mem, em_div_ex),
3830         F(DstXacc | Src2Mem, em_idiv_ex),
3831 };
3832
3833 static const struct opcode group4[] = {
3834         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3835         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3836         N, N, N, N, N, N,
3837 };
3838
3839 static const struct opcode group5[] = {
3840         F(DstMem | SrcNone | Lock,              em_inc),
3841         F(DstMem | SrcNone | Lock,              em_dec),
3842         I(SrcMem | NearBranch,                  em_call_near_abs),
3843         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3844         I(SrcMem | NearBranch,                  em_jmp_abs),
3845         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
3846         I(SrcMem | Stack,                       em_push), D(Undefined),
3847 };
3848
3849 static const struct opcode group6[] = {
3850         DI(Prot,        sldt),
3851         DI(Prot,        str),
3852         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3853         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3854         N, N, N, N,
3855 };
3856
3857 static const struct group_dual group7 = { {
3858         II(Mov | DstMem,                        em_sgdt, sgdt),
3859         II(Mov | DstMem,                        em_sidt, sidt),
3860         II(SrcMem | Priv,                       em_lgdt, lgdt),
3861         II(SrcMem | Priv,                       em_lidt, lidt),
3862         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3863         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3864         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3865 }, {
3866         EXT(0, group7_rm0),
3867         EXT(0, group7_rm1),
3868         N, EXT(0, group7_rm3),
3869         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3870         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3871         EXT(0, group7_rm7),
3872 } };
3873
3874 static const struct opcode group8[] = {
3875         N, N, N, N,
3876         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3877         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3878         F(DstMem | SrcImmByte | Lock,                   em_btr),
3879         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3880 };
3881
3882 static const struct group_dual group9 = { {
3883         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3884 }, {
3885         N, N, N, N, N, N, N, N,
3886 } };
3887
3888 static const struct opcode group11[] = {
3889         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3890         X7(D(Undefined)),
3891 };
3892
3893 static const struct gprefix pfx_0f_ae_7 = {
3894         I(SrcMem | ByteOp, em_clflush), N, N, N,
3895 };
3896
3897 static const struct group_dual group15 = { {
3898         N, N, N, N, N, N, N, GP(0, &pfx_0f_ae_7),
3899 }, {
3900         N, N, N, N, N, N, N, N,
3901 } };
3902
3903 static const struct gprefix pfx_0f_6f_0f_7f = {
3904         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3905 };
3906
3907 static const struct instr_dual instr_dual_0f_2b = {
3908         I(0, em_mov), N
3909 };
3910
3911 static const struct gprefix pfx_0f_2b = {
3912         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
3913 };
3914
3915 static const struct gprefix pfx_0f_28_0f_29 = {
3916         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3917 };
3918
3919 static const struct gprefix pfx_0f_e7 = {
3920         N, I(Sse, em_mov), N, N,
3921 };
3922
3923 static const struct escape escape_d9 = { {
3924         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
3925 }, {
3926         /* 0xC0 - 0xC7 */
3927         N, N, N, N, N, N, N, N,
3928         /* 0xC8 - 0xCF */
3929         N, N, N, N, N, N, N, N,
3930         /* 0xD0 - 0xC7 */
3931         N, N, N, N, N, N, N, N,
3932         /* 0xD8 - 0xDF */
3933         N, N, N, N, N, N, N, N,
3934         /* 0xE0 - 0xE7 */
3935         N, N, N, N, N, N, N, N,
3936         /* 0xE8 - 0xEF */
3937         N, N, N, N, N, N, N, N,
3938         /* 0xF0 - 0xF7 */
3939         N, N, N, N, N, N, N, N,
3940         /* 0xF8 - 0xFF */
3941         N, N, N, N, N, N, N, N,
3942 } };
3943
3944 static const struct escape escape_db = { {
3945         N, N, N, N, N, N, N, N,
3946 }, {
3947         /* 0xC0 - 0xC7 */
3948         N, N, N, N, N, N, N, N,
3949         /* 0xC8 - 0xCF */
3950         N, N, N, N, N, N, N, N,
3951         /* 0xD0 - 0xC7 */
3952         N, N, N, N, N, N, N, N,
3953         /* 0xD8 - 0xDF */
3954         N, N, N, N, N, N, N, N,
3955         /* 0xE0 - 0xE7 */
3956         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3957         /* 0xE8 - 0xEF */
3958         N, N, N, N, N, N, N, N,
3959         /* 0xF0 - 0xF7 */
3960         N, N, N, N, N, N, N, N,
3961         /* 0xF8 - 0xFF */
3962         N, N, N, N, N, N, N, N,
3963 } };
3964
3965 static const struct escape escape_dd = { {
3966         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
3967 }, {
3968         /* 0xC0 - 0xC7 */
3969         N, N, N, N, N, N, N, N,
3970         /* 0xC8 - 0xCF */
3971         N, N, N, N, N, N, N, N,
3972         /* 0xD0 - 0xC7 */
3973         N, N, N, N, N, N, N, N,
3974         /* 0xD8 - 0xDF */
3975         N, N, N, N, N, N, N, N,
3976         /* 0xE0 - 0xE7 */
3977         N, N, N, N, N, N, N, N,
3978         /* 0xE8 - 0xEF */
3979         N, N, N, N, N, N, N, N,
3980         /* 0xF0 - 0xF7 */
3981         N, N, N, N, N, N, N, N,
3982         /* 0xF8 - 0xFF */
3983         N, N, N, N, N, N, N, N,
3984 } };
3985
3986 static const struct instr_dual instr_dual_0f_c3 = {
3987         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
3988 };
3989
3990 static const struct mode_dual mode_dual_63 = {
3991         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
3992 };
3993
3994 static const struct opcode opcode_table[256] = {
3995         /* 0x00 - 0x07 */
3996         F6ALU(Lock, em_add),
3997         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3998         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3999         /* 0x08 - 0x0F */
4000         F6ALU(Lock | PageTable, em_or),
4001         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4002         N,
4003         /* 0x10 - 0x17 */
4004         F6ALU(Lock, em_adc),
4005         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4006         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4007         /* 0x18 - 0x1F */
4008         F6ALU(Lock, em_sbb),
4009         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4010         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4011         /* 0x20 - 0x27 */
4012         F6ALU(Lock | PageTable, em_and), N, N,
4013         /* 0x28 - 0x2F */
4014         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4015         /* 0x30 - 0x37 */
4016         F6ALU(Lock, em_xor), N, N,
4017         /* 0x38 - 0x3F */
4018         F6ALU(NoWrite, em_cmp), N, N,
4019         /* 0x40 - 0x4F */
4020         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4021         /* 0x50 - 0x57 */
4022         X8(I(SrcReg | Stack, em_push)),
4023         /* 0x58 - 0x5F */
4024         X8(I(DstReg | Stack, em_pop)),
4025         /* 0x60 - 0x67 */
4026         I(ImplicitOps | Stack | No64, em_pusha),
4027         I(ImplicitOps | Stack | No64, em_popa),
4028         N, MD(ModRM, &mode_dual_63),
4029         N, N, N, N,
4030         /* 0x68 - 0x6F */
4031         I(SrcImm | Mov | Stack, em_push),
4032         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4033         I(SrcImmByte | Mov | Stack, em_push),
4034         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4035         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4036         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4037         /* 0x70 - 0x7F */
4038         X16(D(SrcImmByte | NearBranch)),
4039         /* 0x80 - 0x87 */
4040         G(ByteOp | DstMem | SrcImm, group1),
4041         G(DstMem | SrcImm, group1),
4042         G(ByteOp | DstMem | SrcImm | No64, group1),
4043         G(DstMem | SrcImmByte, group1),
4044         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4045         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4046         /* 0x88 - 0x8F */
4047         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4048         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4049         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4050         D(ModRM | SrcMem | NoAccess | DstReg),
4051         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4052         G(0, group1A),
4053         /* 0x90 - 0x97 */
4054         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4055         /* 0x98 - 0x9F */
4056         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4057         I(SrcImmFAddr | No64, em_call_far), N,
4058         II(ImplicitOps | Stack, em_pushf, pushf),
4059         II(ImplicitOps | Stack, em_popf, popf),
4060         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4061         /* 0xA0 - 0xA7 */
4062         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4063         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4064         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4065         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4066         /* 0xA8 - 0xAF */
4067         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4068         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4069         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4070         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4071         /* 0xB0 - 0xB7 */
4072         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4073         /* 0xB8 - 0xBF */
4074         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4075         /* 0xC0 - 0xC7 */
4076         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4077         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4078         I(ImplicitOps | NearBranch, em_ret),
4079         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4080         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4081         G(ByteOp, group11), G(0, group11),
4082         /* 0xC8 - 0xCF */
4083         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4084         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4085         I(ImplicitOps, em_ret_far),
4086         D(ImplicitOps), DI(SrcImmByte, intn),
4087         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4088         /* 0xD0 - 0xD7 */
4089         G(Src2One | ByteOp, group2), G(Src2One, group2),
4090         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4091         I(DstAcc | SrcImmUByte | No64, em_aam),
4092         I(DstAcc | SrcImmUByte | No64, em_aad),
4093         F(DstAcc | ByteOp | No64, em_salc),
4094         I(DstAcc | SrcXLat | ByteOp, em_mov),
4095         /* 0xD8 - 0xDF */
4096         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4097         /* 0xE0 - 0xE7 */
4098         X3(I(SrcImmByte | NearBranch, em_loop)),
4099         I(SrcImmByte | NearBranch, em_jcxz),
4100         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4101         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4102         /* 0xE8 - 0xEF */
4103         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4104         I(SrcImmFAddr | No64, em_jmp_far),
4105         D(SrcImmByte | ImplicitOps | NearBranch),
4106         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4107         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4108         /* 0xF0 - 0xF7 */
4109         N, DI(ImplicitOps, icebp), N, N,
4110         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4111         G(ByteOp, group3), G(0, group3),
4112         /* 0xF8 - 0xFF */
4113         D(ImplicitOps), D(ImplicitOps),
4114         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4115         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4116 };
4117
4118 static const struct opcode twobyte_table[256] = {
4119         /* 0x00 - 0x0F */
4120         G(0, group6), GD(0, &group7), N, N,
4121         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4122         II(ImplicitOps | Priv, em_clts, clts), N,
4123         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4124         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4125         /* 0x10 - 0x1F */
4126         N, N, N, N, N, N, N, N,
4127         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4128         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4129         /* 0x20 - 0x2F */
4130         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4131         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4132         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4133                                                 check_cr_write),
4134         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4135                                                 check_dr_write),
4136         N, N, N, N,
4137         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4138         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4139         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4140         N, N, N, N,
4141         /* 0x30 - 0x3F */
4142         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4143         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4144         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4145         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4146         I(ImplicitOps | EmulateOnUD, em_sysenter),
4147         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4148         N, N,
4149         N, N, N, N, N, N, N, N,
4150         /* 0x40 - 0x4F */
4151         X16(D(DstReg | SrcMem | ModRM)),
4152         /* 0x50 - 0x5F */
4153         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4154         /* 0x60 - 0x6F */
4155         N, N, N, N,
4156         N, N, N, N,
4157         N, N, N, N,
4158         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4159         /* 0x70 - 0x7F */
4160         N, N, N, N,
4161         N, N, N, N,
4162         N, N, N, N,
4163         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4164         /* 0x80 - 0x8F */
4165         X16(D(SrcImm | NearBranch)),
4166         /* 0x90 - 0x9F */
4167         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4168         /* 0xA0 - 0xA7 */
4169         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4170         II(ImplicitOps, em_cpuid, cpuid),
4171         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4172         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4173         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4174         /* 0xA8 - 0xAF */
4175         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4176         DI(ImplicitOps, rsm),
4177         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4178         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4179         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4180         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4181         /* 0xB0 - 0xB7 */
4182         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4183         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4184         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4185         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4186         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4187         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4188         /* 0xB8 - 0xBF */
4189         N, N,
4190         G(BitOp, group8),
4191         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4192         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
4193         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4194         /* 0xC0 - 0xC7 */
4195         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4196         N, ID(0, &instr_dual_0f_c3),
4197         N, N, N, GD(0, &group9),
4198         /* 0xC8 - 0xCF */
4199         X8(I(DstReg, em_bswap)),
4200         /* 0xD0 - 0xDF */
4201         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4202         /* 0xE0 - 0xEF */
4203         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4204         N, N, N, N, N, N, N, N,
4205         /* 0xF0 - 0xFF */
4206         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4207 };
4208
4209 static const struct instr_dual instr_dual_0f_38_f0 = {
4210         I(DstReg | SrcMem | Mov, em_movbe), N
4211 };
4212
4213 static const struct instr_dual instr_dual_0f_38_f1 = {
4214         I(DstMem | SrcReg | Mov, em_movbe), N
4215 };
4216
4217 static const struct gprefix three_byte_0f_38_f0 = {
4218         ID(0, &instr_dual_0f_38_f0), N, N, N
4219 };
4220
4221 static const struct gprefix three_byte_0f_38_f1 = {
4222         ID(0, &instr_dual_0f_38_f1), N, N, N
4223 };
4224
4225 /*
4226  * Insns below are selected by the prefix which indexed by the third opcode
4227  * byte.
4228  */
4229 static const struct opcode opcode_map_0f_38[256] = {
4230         /* 0x00 - 0x7f */
4231         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4232         /* 0x80 - 0xef */
4233         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4234         /* 0xf0 - 0xf1 */
4235         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4236         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4237         /* 0xf2 - 0xff */
4238         N, N, X4(N), X8(N)
4239 };
4240
4241 #undef D
4242 #undef N
4243 #undef G
4244 #undef GD
4245 #undef I
4246 #undef GP
4247 #undef EXT
4248 #undef MD
4249
4250 #undef D2bv
4251 #undef D2bvIP
4252 #undef I2bv
4253 #undef I2bvIP
4254 #undef I6ALU
4255
4256 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4257 {
4258         unsigned size;
4259
4260         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4261         if (size == 8)
4262                 size = 4;
4263         return size;
4264 }
4265
4266 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4267                       unsigned size, bool sign_extension)
4268 {
4269         int rc = X86EMUL_CONTINUE;
4270
4271         op->type = OP_IMM;
4272         op->bytes = size;
4273         op->addr.mem.ea = ctxt->_eip;
4274         /* NB. Immediates are sign-extended as necessary. */
4275         switch (op->bytes) {
4276         case 1:
4277                 op->val = insn_fetch(s8, ctxt);
4278                 break;
4279         case 2:
4280                 op->val = insn_fetch(s16, ctxt);
4281                 break;
4282         case 4:
4283                 op->val = insn_fetch(s32, ctxt);
4284                 break;
4285         case 8:
4286                 op->val = insn_fetch(s64, ctxt);
4287                 break;
4288         }
4289         if (!sign_extension) {
4290                 switch (op->bytes) {
4291                 case 1:
4292                         op->val &= 0xff;
4293                         break;
4294                 case 2:
4295                         op->val &= 0xffff;
4296                         break;
4297                 case 4:
4298                         op->val &= 0xffffffff;
4299                         break;
4300                 }
4301         }
4302 done:
4303         return rc;
4304 }
4305
4306 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4307                           unsigned d)
4308 {
4309         int rc = X86EMUL_CONTINUE;
4310
4311         switch (d) {
4312         case OpReg:
4313                 decode_register_operand(ctxt, op);
4314                 break;
4315         case OpImmUByte:
4316                 rc = decode_imm(ctxt, op, 1, false);
4317                 break;
4318         case OpMem:
4319                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4320         mem_common:
4321                 *op = ctxt->memop;
4322                 ctxt->memopp = op;
4323                 if (ctxt->d & BitOp)
4324                         fetch_bit_operand(ctxt);
4325                 op->orig_val = op->val;
4326                 break;
4327         case OpMem64:
4328                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4329                 goto mem_common;
4330         case OpAcc:
4331                 op->type = OP_REG;
4332                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4333                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4334                 fetch_register_operand(op);
4335                 op->orig_val = op->val;
4336                 break;
4337         case OpAccLo:
4338                 op->type = OP_REG;
4339                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4340                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4341                 fetch_register_operand(op);
4342                 op->orig_val = op->val;
4343                 break;
4344         case OpAccHi:
4345                 if (ctxt->d & ByteOp) {
4346                         op->type = OP_NONE;
4347                         break;
4348                 }
4349                 op->type = OP_REG;
4350                 op->bytes = ctxt->op_bytes;
4351                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4352                 fetch_register_operand(op);
4353                 op->orig_val = op->val;
4354                 break;
4355         case OpDI:
4356                 op->type = OP_MEM;
4357                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4358                 op->addr.mem.ea =
4359                         register_address(ctxt, VCPU_REGS_RDI);
4360                 op->addr.mem.seg = VCPU_SREG_ES;
4361                 op->val = 0;
4362                 op->count = 1;
4363                 break;
4364         case OpDX:
4365                 op->type = OP_REG;
4366                 op->bytes = 2;
4367                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4368                 fetch_register_operand(op);
4369                 break;
4370         case OpCL:
4371                 op->type = OP_IMM;
4372                 op->bytes = 1;
4373                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4374                 break;
4375         case OpImmByte:
4376                 rc = decode_imm(ctxt, op, 1, true);
4377                 break;
4378         case OpOne:
4379                 op->type = OP_IMM;
4380                 op->bytes = 1;
4381                 op->val = 1;
4382                 break;
4383         case OpImm:
4384                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4385                 break;
4386         case OpImm64:
4387                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4388                 break;
4389         case OpMem8:
4390                 ctxt->memop.bytes = 1;
4391                 if (ctxt->memop.type == OP_REG) {
4392                         ctxt->memop.addr.reg = decode_register(ctxt,
4393                                         ctxt->modrm_rm, true);
4394                         fetch_register_operand(&ctxt->memop);
4395                 }
4396                 goto mem_common;
4397         case OpMem16:
4398                 ctxt->memop.bytes = 2;
4399                 goto mem_common;
4400         case OpMem32:
4401                 ctxt->memop.bytes = 4;
4402                 goto mem_common;
4403         case OpImmU16:
4404                 rc = decode_imm(ctxt, op, 2, false);
4405                 break;
4406         case OpImmU:
4407                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4408                 break;
4409         case OpSI:
4410                 op->type = OP_MEM;
4411                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4412                 op->addr.mem.ea =
4413                         register_address(ctxt, VCPU_REGS_RSI);
4414                 op->addr.mem.seg = ctxt->seg_override;
4415                 op->val = 0;
4416                 op->count = 1;
4417                 break;
4418         case OpXLat:
4419                 op->type = OP_MEM;
4420                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4421                 op->addr.mem.ea =
4422                         address_mask(ctxt,
4423                                 reg_read(ctxt, VCPU_REGS_RBX) +
4424                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4425                 op->addr.mem.seg = ctxt->seg_override;
4426                 op->val = 0;
4427                 break;
4428         case OpImmFAddr:
4429                 op->type = OP_IMM;
4430                 op->addr.mem.ea = ctxt->_eip;
4431                 op->bytes = ctxt->op_bytes + 2;
4432                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4433                 break;
4434         case OpMemFAddr:
4435                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4436                 goto mem_common;
4437         case OpES:
4438                 op->type = OP_IMM;
4439                 op->val = VCPU_SREG_ES;
4440                 break;
4441         case OpCS:
4442                 op->type = OP_IMM;
4443                 op->val = VCPU_SREG_CS;
4444                 break;
4445         case OpSS:
4446                 op->type = OP_IMM;
4447                 op->val = VCPU_SREG_SS;
4448                 break;
4449         case OpDS:
4450                 op->type = OP_IMM;
4451                 op->val = VCPU_SREG_DS;
4452                 break;
4453         case OpFS:
4454                 op->type = OP_IMM;
4455                 op->val = VCPU_SREG_FS;
4456                 break;
4457         case OpGS:
4458                 op->type = OP_IMM;
4459                 op->val = VCPU_SREG_GS;
4460                 break;
4461         case OpImplicit:
4462                 /* Special instructions do their own operand decoding. */
4463         default:
4464                 op->type = OP_NONE; /* Disable writeback. */
4465                 break;
4466         }
4467
4468 done:
4469         return rc;
4470 }
4471
4472 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4473 {
4474         int rc = X86EMUL_CONTINUE;
4475         int mode = ctxt->mode;
4476         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4477         bool op_prefix = false;
4478         bool has_seg_override = false;
4479         struct opcode opcode;
4480
4481         ctxt->memop.type = OP_NONE;
4482         ctxt->memopp = NULL;
4483         ctxt->_eip = ctxt->eip;
4484         ctxt->fetch.ptr = ctxt->fetch.data;
4485         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4486         ctxt->opcode_len = 1;
4487         if (insn_len > 0)
4488                 memcpy(ctxt->fetch.data, insn, insn_len);
4489         else {
4490                 rc = __do_insn_fetch_bytes(ctxt, 1);
4491                 if (rc != X86EMUL_CONTINUE)
4492                         return rc;
4493         }
4494
4495         switch (mode) {
4496         case X86EMUL_MODE_REAL:
4497         case X86EMUL_MODE_VM86:
4498         case X86EMUL_MODE_PROT16:
4499                 def_op_bytes = def_ad_bytes = 2;
4500                 break;
4501         case X86EMUL_MODE_PROT32:
4502                 def_op_bytes = def_ad_bytes = 4;
4503                 break;
4504 #ifdef CONFIG_X86_64
4505         case X86EMUL_MODE_PROT64:
4506                 def_op_bytes = 4;
4507                 def_ad_bytes = 8;
4508                 break;
4509 #endif
4510         default:
4511                 return EMULATION_FAILED;
4512         }
4513
4514         ctxt->op_bytes = def_op_bytes;
4515         ctxt->ad_bytes = def_ad_bytes;
4516
4517         /* Legacy prefixes. */
4518         for (;;) {
4519                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4520                 case 0x66:      /* operand-size override */
4521                         op_prefix = true;
4522                         /* switch between 2/4 bytes */
4523                         ctxt->op_bytes = def_op_bytes ^ 6;
4524                         break;
4525                 case 0x67:      /* address-size override */
4526                         if (mode == X86EMUL_MODE_PROT64)
4527                                 /* switch between 4/8 bytes */
4528                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4529                         else
4530                                 /* switch between 2/4 bytes */
4531                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4532                         break;
4533                 case 0x26:      /* ES override */
4534                 case 0x2e:      /* CS override */
4535                 case 0x36:      /* SS override */
4536                 case 0x3e:      /* DS override */
4537                         has_seg_override = true;
4538                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4539                         break;
4540                 case 0x64:      /* FS override */
4541                 case 0x65:      /* GS override */
4542                         has_seg_override = true;
4543                         ctxt->seg_override = ctxt->b & 7;
4544                         break;
4545                 case 0x40 ... 0x4f: /* REX */
4546                         if (mode != X86EMUL_MODE_PROT64)
4547                                 goto done_prefixes;
4548                         ctxt->rex_prefix = ctxt->b;
4549                         continue;
4550                 case 0xf0:      /* LOCK */
4551                         ctxt->lock_prefix = 1;
4552                         break;
4553                 case 0xf2:      /* REPNE/REPNZ */
4554                 case 0xf3:      /* REP/REPE/REPZ */
4555                         ctxt->rep_prefix = ctxt->b;
4556                         break;
4557                 default:
4558                         goto done_prefixes;
4559                 }
4560
4561                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4562
4563                 ctxt->rex_prefix = 0;
4564         }
4565
4566 done_prefixes:
4567
4568         /* REX prefix. */
4569         if (ctxt->rex_prefix & 8)
4570                 ctxt->op_bytes = 8;     /* REX.W */
4571
4572         /* Opcode byte(s). */
4573         opcode = opcode_table[ctxt->b];
4574         /* Two-byte opcode? */
4575         if (ctxt->b == 0x0f) {
4576                 ctxt->opcode_len = 2;
4577                 ctxt->b = insn_fetch(u8, ctxt);
4578                 opcode = twobyte_table[ctxt->b];
4579
4580                 /* 0F_38 opcode map */
4581                 if (ctxt->b == 0x38) {
4582                         ctxt->opcode_len = 3;
4583                         ctxt->b = insn_fetch(u8, ctxt);
4584                         opcode = opcode_map_0f_38[ctxt->b];
4585                 }
4586         }
4587         ctxt->d = opcode.flags;
4588
4589         if (ctxt->d & ModRM)
4590                 ctxt->modrm = insn_fetch(u8, ctxt);
4591
4592         /* vex-prefix instructions are not implemented */
4593         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4594             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
4595                 ctxt->d = NotImpl;
4596         }
4597
4598         while (ctxt->d & GroupMask) {
4599                 switch (ctxt->d & GroupMask) {
4600                 case Group:
4601                         goffset = (ctxt->modrm >> 3) & 7;
4602                         opcode = opcode.u.group[goffset];
4603                         break;
4604                 case GroupDual:
4605                         goffset = (ctxt->modrm >> 3) & 7;
4606                         if ((ctxt->modrm >> 6) == 3)
4607                                 opcode = opcode.u.gdual->mod3[goffset];
4608                         else
4609                                 opcode = opcode.u.gdual->mod012[goffset];
4610                         break;
4611                 case RMExt:
4612                         goffset = ctxt->modrm & 7;
4613                         opcode = opcode.u.group[goffset];
4614                         break;
4615                 case Prefix:
4616                         if (ctxt->rep_prefix && op_prefix)
4617                                 return EMULATION_FAILED;
4618                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4619                         switch (simd_prefix) {
4620                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4621                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4622                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4623                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4624                         }
4625                         break;
4626                 case Escape:
4627                         if (ctxt->modrm > 0xbf)
4628                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4629                         else
4630                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4631                         break;
4632                 case InstrDual:
4633                         if ((ctxt->modrm >> 6) == 3)
4634                                 opcode = opcode.u.idual->mod3;
4635                         else
4636                                 opcode = opcode.u.idual->mod012;
4637                         break;
4638                 case ModeDual:
4639                         if (ctxt->mode == X86EMUL_MODE_PROT64)
4640                                 opcode = opcode.u.mdual->mode64;
4641                         else
4642                                 opcode = opcode.u.mdual->mode32;
4643                         break;
4644                 default:
4645                         return EMULATION_FAILED;
4646                 }
4647
4648                 ctxt->d &= ~(u64)GroupMask;
4649                 ctxt->d |= opcode.flags;
4650         }
4651
4652         /* Unrecognised? */
4653         if (ctxt->d == 0)
4654                 return EMULATION_FAILED;
4655
4656         ctxt->execute = opcode.u.execute;
4657
4658         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
4659                 return EMULATION_FAILED;
4660
4661         if (unlikely(ctxt->d &
4662             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
4663              No16))) {
4664                 /*
4665                  * These are copied unconditionally here, and checked unconditionally
4666                  * in x86_emulate_insn.
4667                  */
4668                 ctxt->check_perm = opcode.check_perm;
4669                 ctxt->intercept = opcode.intercept;
4670
4671                 if (ctxt->d & NotImpl)
4672                         return EMULATION_FAILED;
4673
4674                 if (mode == X86EMUL_MODE_PROT64) {
4675                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
4676                                 ctxt->op_bytes = 8;
4677                         else if (ctxt->d & NearBranch)
4678                                 ctxt->op_bytes = 8;
4679                 }
4680
4681                 if (ctxt->d & Op3264) {
4682                         if (mode == X86EMUL_MODE_PROT64)
4683                                 ctxt->op_bytes = 8;
4684                         else
4685                                 ctxt->op_bytes = 4;
4686                 }
4687
4688                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
4689                         ctxt->op_bytes = 4;
4690
4691                 if (ctxt->d & Sse)
4692                         ctxt->op_bytes = 16;
4693                 else if (ctxt->d & Mmx)
4694                         ctxt->op_bytes = 8;
4695         }
4696
4697         /* ModRM and SIB bytes. */
4698         if (ctxt->d & ModRM) {
4699                 rc = decode_modrm(ctxt, &ctxt->memop);
4700                 if (!has_seg_override) {
4701                         has_seg_override = true;
4702                         ctxt->seg_override = ctxt->modrm_seg;
4703                 }
4704         } else if (ctxt->d & MemAbs)
4705                 rc = decode_abs(ctxt, &ctxt->memop);
4706         if (rc != X86EMUL_CONTINUE)
4707                 goto done;
4708
4709         if (!has_seg_override)
4710                 ctxt->seg_override = VCPU_SREG_DS;
4711
4712         ctxt->memop.addr.mem.seg = ctxt->seg_override;
4713
4714         /*
4715          * Decode and fetch the source operand: register, memory
4716          * or immediate.
4717          */
4718         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4719         if (rc != X86EMUL_CONTINUE)
4720                 goto done;
4721
4722         /*
4723          * Decode and fetch the second source operand: register, memory
4724          * or immediate.
4725          */
4726         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4727         if (rc != X86EMUL_CONTINUE)
4728                 goto done;
4729
4730         /* Decode and fetch the destination operand: register or memory. */
4731         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4732
4733         if (ctxt->rip_relative)
4734                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
4735                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
4736
4737 done:
4738         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4739 }
4740
4741 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4742 {
4743         return ctxt->d & PageTable;
4744 }
4745
4746 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4747 {
4748         /* The second termination condition only applies for REPE
4749          * and REPNE. Test if the repeat string operation prefix is
4750          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4751          * corresponding termination condition according to:
4752          *      - if REPE/REPZ and ZF = 0 then done
4753          *      - if REPNE/REPNZ and ZF = 1 then done
4754          */
4755         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4756              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4757             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4758                  ((ctxt->eflags & EFLG_ZF) == 0))
4759                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4760                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4761                 return true;
4762
4763         return false;
4764 }
4765
4766 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4767 {
4768         bool fault = false;
4769
4770         ctxt->ops->get_fpu(ctxt);
4771         asm volatile("1: fwait \n\t"
4772                      "2: \n\t"
4773                      ".pushsection .fixup,\"ax\" \n\t"
4774                      "3: \n\t"
4775                      "movb $1, %[fault] \n\t"
4776                      "jmp 2b \n\t"
4777                      ".popsection \n\t"
4778                      _ASM_EXTABLE(1b, 3b)
4779                      : [fault]"+qm"(fault));
4780         ctxt->ops->put_fpu(ctxt);
4781
4782         if (unlikely(fault))
4783                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4784
4785         return X86EMUL_CONTINUE;
4786 }
4787
4788 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4789                                        struct operand *op)
4790 {
4791         if (op->type == OP_MM)
4792                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4793 }
4794
4795 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4796 {
4797         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4798         if (!(ctxt->d & ByteOp))
4799                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4800         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4801             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4802               [fastop]"+S"(fop)
4803             : "c"(ctxt->src2.val));
4804         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4805         if (!fop) /* exception is returned in fop variable */
4806                 return emulate_de(ctxt);
4807         return X86EMUL_CONTINUE;
4808 }
4809
4810 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
4811 {
4812         memset(&ctxt->rip_relative, 0,
4813                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
4814
4815         ctxt->io_read.pos = 0;
4816         ctxt->io_read.end = 0;
4817         ctxt->mem_read.end = 0;
4818 }
4819
4820 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4821 {
4822         const struct x86_emulate_ops *ops = ctxt->ops;
4823         int rc = X86EMUL_CONTINUE;
4824         int saved_dst_type = ctxt->dst.type;
4825
4826         ctxt->mem_read.pos = 0;
4827
4828         /* LOCK prefix is allowed only with some instructions */
4829         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4830                 rc = emulate_ud(ctxt);
4831                 goto done;
4832         }
4833
4834         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4835                 rc = emulate_ud(ctxt);
4836                 goto done;
4837         }
4838
4839         if (unlikely(ctxt->d &
4840                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
4841                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4842                                 (ctxt->d & Undefined)) {
4843                         rc = emulate_ud(ctxt);
4844                         goto done;
4845                 }
4846
4847                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4848                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4849                         rc = emulate_ud(ctxt);
4850                         goto done;
4851                 }
4852
4853                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4854                         rc = emulate_nm(ctxt);
4855                         goto done;
4856                 }
4857
4858                 if (ctxt->d & Mmx) {
4859                         rc = flush_pending_x87_faults(ctxt);
4860                         if (rc != X86EMUL_CONTINUE)
4861                                 goto done;
4862                         /*
4863                          * Now that we know the fpu is exception safe, we can fetch
4864                          * operands from it.
4865                          */
4866                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
4867                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4868                         if (!(ctxt->d & Mov))
4869                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4870                 }
4871
4872                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4873                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4874                                                       X86_ICPT_PRE_EXCEPT);
4875                         if (rc != X86EMUL_CONTINUE)
4876                                 goto done;
4877                 }
4878
4879                 /* Instruction can only be executed in protected mode */
4880                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4881                         rc = emulate_ud(ctxt);
4882                         goto done;
4883                 }
4884
4885                 /* Privileged instruction can be executed only in CPL=0 */
4886                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4887                         if (ctxt->d & PrivUD)
4888                                 rc = emulate_ud(ctxt);
4889                         else
4890                                 rc = emulate_gp(ctxt, 0);
4891                         goto done;
4892                 }
4893
4894                 /* Do instruction specific permission checks */
4895                 if (ctxt->d & CheckPerm) {
4896                         rc = ctxt->check_perm(ctxt);
4897                         if (rc != X86EMUL_CONTINUE)
4898                                 goto done;
4899                 }
4900
4901                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4902                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4903                                                       X86_ICPT_POST_EXCEPT);
4904                         if (rc != X86EMUL_CONTINUE)
4905                                 goto done;
4906                 }
4907
4908                 if (ctxt->rep_prefix && (ctxt->d & String)) {
4909                         /* All REP prefixes have the same first termination condition */
4910                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4911                                 ctxt->eip = ctxt->_eip;
4912                                 ctxt->eflags &= ~EFLG_RF;
4913                                 goto done;
4914                         }
4915                 }
4916         }
4917
4918         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4919                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4920                                     ctxt->src.valptr, ctxt->src.bytes);
4921                 if (rc != X86EMUL_CONTINUE)
4922                         goto done;
4923                 ctxt->src.orig_val64 = ctxt->src.val64;
4924         }
4925
4926         if (ctxt->src2.type == OP_MEM) {
4927                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4928                                     &ctxt->src2.val, ctxt->src2.bytes);
4929                 if (rc != X86EMUL_CONTINUE)
4930                         goto done;
4931         }
4932
4933         if ((ctxt->d & DstMask) == ImplicitOps)
4934                 goto special_insn;
4935
4936
4937         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4938                 /* optimisation - avoid slow emulated read if Mov */
4939                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4940                                    &ctxt->dst.val, ctxt->dst.bytes);
4941                 if (rc != X86EMUL_CONTINUE) {
4942                         if (rc == X86EMUL_PROPAGATE_FAULT &&
4943                             ctxt->exception.vector == PF_VECTOR)
4944                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
4945                         goto done;
4946                 }
4947         }
4948         ctxt->dst.orig_val = ctxt->dst.val;
4949
4950 special_insn:
4951
4952         if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4953                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4954                                               X86_ICPT_POST_MEMACCESS);
4955                 if (rc != X86EMUL_CONTINUE)
4956                         goto done;
4957         }
4958
4959         if (ctxt->rep_prefix && (ctxt->d & String))
4960                 ctxt->eflags |= EFLG_RF;
4961         else
4962                 ctxt->eflags &= ~EFLG_RF;
4963
4964         if (ctxt->execute) {
4965                 if (ctxt->d & Fastop) {
4966                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4967                         rc = fastop(ctxt, fop);
4968                         if (rc != X86EMUL_CONTINUE)
4969                                 goto done;
4970                         goto writeback;
4971                 }
4972                 rc = ctxt->execute(ctxt);
4973                 if (rc != X86EMUL_CONTINUE)
4974                         goto done;
4975                 goto writeback;
4976         }
4977
4978         if (ctxt->opcode_len == 2)
4979                 goto twobyte_insn;
4980         else if (ctxt->opcode_len == 3)
4981                 goto threebyte_insn;
4982
4983         switch (ctxt->b) {
4984         case 0x70 ... 0x7f: /* jcc (short) */
4985                 if (test_cc(ctxt->b, ctxt->eflags))
4986                         rc = jmp_rel(ctxt, ctxt->src.val);
4987                 break;
4988         case 0x8d: /* lea r16/r32, m */
4989                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4990                 break;
4991         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4992                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4993                         ctxt->dst.type = OP_NONE;
4994                 else
4995                         rc = em_xchg(ctxt);
4996                 break;
4997         case 0x98: /* cbw/cwde/cdqe */
4998                 switch (ctxt->op_bytes) {
4999                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5000                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5001                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5002                 }
5003                 break;
5004         case 0xcc:              /* int3 */
5005                 rc = emulate_int(ctxt, 3);
5006                 break;
5007         case 0xcd:              /* int n */
5008                 rc = emulate_int(ctxt, ctxt->src.val);
5009                 break;
5010         case 0xce:              /* into */
5011                 if (ctxt->eflags & EFLG_OF)
5012                         rc = emulate_int(ctxt, 4);
5013                 break;
5014         case 0xe9: /* jmp rel */
5015         case 0xeb: /* jmp rel short */
5016                 rc = jmp_rel(ctxt, ctxt->src.val);
5017                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5018                 break;
5019         case 0xf4:              /* hlt */
5020                 ctxt->ops->halt(ctxt);
5021                 break;
5022         case 0xf5:      /* cmc */
5023                 /* complement carry flag from eflags reg */
5024                 ctxt->eflags ^= EFLG_CF;
5025                 break;
5026         case 0xf8: /* clc */
5027                 ctxt->eflags &= ~EFLG_CF;
5028                 break;
5029         case 0xf9: /* stc */
5030                 ctxt->eflags |= EFLG_CF;
5031                 break;
5032         case 0xfc: /* cld */
5033                 ctxt->eflags &= ~EFLG_DF;
5034                 break;
5035         case 0xfd: /* std */
5036                 ctxt->eflags |= EFLG_DF;
5037                 break;
5038         default:
5039                 goto cannot_emulate;
5040         }
5041
5042         if (rc != X86EMUL_CONTINUE)
5043                 goto done;
5044
5045 writeback:
5046         if (ctxt->d & SrcWrite) {
5047                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5048                 rc = writeback(ctxt, &ctxt->src);
5049                 if (rc != X86EMUL_CONTINUE)
5050                         goto done;
5051         }
5052         if (!(ctxt->d & NoWrite)) {
5053                 rc = writeback(ctxt, &ctxt->dst);
5054                 if (rc != X86EMUL_CONTINUE)
5055                         goto done;
5056         }
5057
5058         /*
5059          * restore dst type in case the decoding will be reused
5060          * (happens for string instruction )
5061          */
5062         ctxt->dst.type = saved_dst_type;
5063
5064         if ((ctxt->d & SrcMask) == SrcSI)
5065                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5066
5067         if ((ctxt->d & DstMask) == DstDI)
5068                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5069
5070         if (ctxt->rep_prefix && (ctxt->d & String)) {
5071                 unsigned int count;
5072                 struct read_cache *r = &ctxt->io_read;
5073                 if ((ctxt->d & SrcMask) == SrcSI)
5074                         count = ctxt->src.count;
5075                 else
5076                         count = ctxt->dst.count;
5077                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5078
5079                 if (!string_insn_completed(ctxt)) {
5080                         /*
5081                          * Re-enter guest when pio read ahead buffer is empty
5082                          * or, if it is not used, after each 1024 iteration.
5083                          */
5084                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5085                             (r->end == 0 || r->end != r->pos)) {
5086                                 /*
5087                                  * Reset read cache. Usually happens before
5088                                  * decode, but since instruction is restarted
5089                                  * we have to do it here.
5090                                  */
5091                                 ctxt->mem_read.end = 0;
5092                                 writeback_registers(ctxt);
5093                                 return EMULATION_RESTART;
5094                         }
5095                         goto done; /* skip rip writeback */
5096                 }
5097                 ctxt->eflags &= ~EFLG_RF;
5098         }
5099
5100         ctxt->eip = ctxt->_eip;
5101
5102 done:
5103         if (rc == X86EMUL_PROPAGATE_FAULT) {
5104                 WARN_ON(ctxt->exception.vector > 0x1f);
5105                 ctxt->have_exception = true;
5106         }
5107         if (rc == X86EMUL_INTERCEPTED)
5108                 return EMULATION_INTERCEPTED;
5109
5110         if (rc == X86EMUL_CONTINUE)
5111                 writeback_registers(ctxt);
5112
5113         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5114
5115 twobyte_insn:
5116         switch (ctxt->b) {
5117         case 0x09:              /* wbinvd */
5118                 (ctxt->ops->wbinvd)(ctxt);
5119                 break;
5120         case 0x08:              /* invd */
5121         case 0x0d:              /* GrpP (prefetch) */
5122         case 0x18:              /* Grp16 (prefetch/nop) */
5123         case 0x1f:              /* nop */
5124                 break;
5125         case 0x20: /* mov cr, reg */
5126                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5127                 break;
5128         case 0x21: /* mov from dr to reg */
5129                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5130                 break;
5131         case 0x40 ... 0x4f:     /* cmov */
5132                 if (test_cc(ctxt->b, ctxt->eflags))
5133                         ctxt->dst.val = ctxt->src.val;
5134                 else if (ctxt->mode != X86EMUL_MODE_PROT64 ||
5135                          ctxt->op_bytes != 4)
5136                         ctxt->dst.type = OP_NONE; /* no writeback */
5137                 break;
5138         case 0x80 ... 0x8f: /* jnz rel, etc*/
5139                 if (test_cc(ctxt->b, ctxt->eflags))
5140                         rc = jmp_rel(ctxt, ctxt->src.val);
5141                 break;
5142         case 0x90 ... 0x9f:     /* setcc r/m8 */
5143                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5144                 break;
5145         case 0xb6 ... 0xb7:     /* movzx */
5146                 ctxt->dst.bytes = ctxt->op_bytes;
5147                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5148                                                        : (u16) ctxt->src.val;
5149                 break;
5150         case 0xbe ... 0xbf:     /* movsx */
5151                 ctxt->dst.bytes = ctxt->op_bytes;
5152                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5153                                                         (s16) ctxt->src.val;
5154                 break;
5155         default:
5156                 goto cannot_emulate;
5157         }
5158
5159 threebyte_insn:
5160
5161         if (rc != X86EMUL_CONTINUE)
5162                 goto done;
5163
5164         goto writeback;
5165
5166 cannot_emulate:
5167         return EMULATION_FAILED;
5168 }
5169
5170 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5171 {
5172         invalidate_registers(ctxt);
5173 }
5174
5175 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5176 {
5177         writeback_registers(ctxt);
5178 }