arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28 #include <asm/debugreg.h>
  29
  30 #include "x86.h"
  31 #include "tss.h"
  32
  33 /*
  34  * Operand types
  35  */
  36 #define OpNone             0ull
  37 #define OpImplicit         1ull  /* No generic decode */
  38 #define OpReg              2ull  /* Register */
  39 #define OpMem              3ull  /* Memory */
  40 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  41 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  42 #define OpMem64            6ull  /* Memory, 64-bit */
  43 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  44 #define OpDX               8ull  /* DX register */
  45 #define OpCL               9ull  /* CL register (for shifts) */
  46 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  47 #define OpOne             11ull  /* Implied 1 */
  48 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  49 #define OpMem16           13ull  /* Memory operand (16-bit). */
  50 #define OpMem32           14ull  /* Memory operand (32-bit). */
  51 #define OpImmU            15ull  /* Immediate operand, zero extended */
  52 #define OpSI              16ull  /* SI/ESI/RSI */
  53 #define OpImmFAddr        17ull  /* Immediate far address */
  54 #define OpMemFAddr        18ull  /* Far address in memory */
  55 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  56 #define OpES              20ull  /* ES */
  57 #define OpCS              21ull  /* CS */
  58 #define OpSS              22ull  /* SS */
  59 #define OpDS              23ull  /* DS */
  60 #define OpFS              24ull  /* FS */
  61 #define OpGS              25ull  /* GS */
  62 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  63 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  64 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  65 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  66 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  67
  68 #define OpBits             5  /* Width of operand field */
  69 #define OpMask             ((1ull << OpBits) - 1)
  70
  71 /*
  72  * Opcode effective-address decode tables.
  73  * Note that we only emulate instructions that have at least one memory
  74  * operand (excluding implicit stack references). We assume that stack
  75  * references and instruction fetches will never occur in special memory
  76  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  77  * not be handled.
  78  */
  79
  80 /* Operand sizes: 8-bit operands or specified/overridden size. */
  81 #define ByteOp      (1<<0)      /* 8-bit operands. */
  82 /* Destination operand type. */
  83 #define DstShift    1
  84 #define ImplicitOps (OpImplicit << DstShift)
  85 #define DstReg      (OpReg << DstShift)
  86 #define DstMem      (OpMem << DstShift)
  87 #define DstAcc      (OpAcc << DstShift)
  88 #define DstDI       (OpDI << DstShift)
  89 #define DstMem64    (OpMem64 << DstShift)
  90 #define DstMem16    (OpMem16 << DstShift)
  91 #define DstImmUByte (OpImmUByte << DstShift)
  92 #define DstDX       (OpDX << DstShift)
  93 #define DstAccLo    (OpAccLo << DstShift)
  94 #define DstMask     (OpMask << DstShift)
  95 /* Source operand type. */
  96 #define SrcShift    6
  97 #define SrcNone     (OpNone << SrcShift)
  98 #define SrcReg      (OpReg << SrcShift)
  99 #define SrcMem      (OpMem << SrcShift)
 100 #define SrcMem16    (OpMem16 << SrcShift)
 101 #define SrcMem32    (OpMem32 << SrcShift)
 102 #define SrcImm      (OpImm << SrcShift)
 103 #define SrcImmByte  (OpImmByte << SrcShift)
 104 #define SrcOne      (OpOne << SrcShift)
 105 #define SrcImmUByte (OpImmUByte << SrcShift)
 106 #define SrcImmU     (OpImmU << SrcShift)
 107 #define SrcSI       (OpSI << SrcShift)
 108 #define SrcXLat     (OpXLat << SrcShift)
 109 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 110 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 111 #define SrcAcc      (OpAcc << SrcShift)
 112 #define SrcImmU16   (OpImmU16 << SrcShift)
 113 #define SrcImm64    (OpImm64 << SrcShift)
 114 #define SrcDX       (OpDX << SrcShift)
 115 #define SrcMem8     (OpMem8 << SrcShift)
 116 #define SrcAccHi    (OpAccHi << SrcShift)
 117 #define SrcMask     (OpMask << SrcShift)
 118 #define BitOp       (1<<11)
 119 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 120 #define String      (1<<13)     /* String instruction (rep capable) */
 121 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 122 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 123 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 124 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 125 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 126 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 127 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 128 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 129 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 130 #define Sse         (1<<18)     /* SSE Vector instruction */
 131 /* Generic ModRM decode. */
 132 #define ModRM       (1<<19)
 133 /* Destination is only written; never read. */
 134 #define Mov         (1<<20)
 135 /* Misc flags */
 136 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 137 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 138 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 139 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 140 #define Undefined   (1<<25) /* No Such Instruction */
 141 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 142 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 143 #define No64        (1<<28)
 144 #define PageTable   (1 << 29)   /* instruction used to write page table */
 145 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 146 /* Source 2 operand type */
 147 #define Src2Shift   (31)
 148 #define Src2None    (OpNone << Src2Shift)
 149 #define Src2Mem     (OpMem << Src2Shift)
 150 #define Src2CL      (OpCL << Src2Shift)
 151 #define Src2ImmByte (OpImmByte << Src2Shift)
 152 #define Src2One     (OpOne << Src2Shift)
 153 #define Src2Imm     (OpImm << Src2Shift)
 154 #define Src2ES      (OpES << Src2Shift)
 155 #define Src2CS      (OpCS << Src2Shift)
 156 #define Src2SS      (OpSS << Src2Shift)
 157 #define Src2DS      (OpDS << Src2Shift)
 158 #define Src2FS      (OpFS << Src2Shift)
 159 #define Src2GS      (OpGS << Src2Shift)
 160 #define Src2Mask    (OpMask << Src2Shift)
 161 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 162 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 163 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 164 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 165 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 166 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 167 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 168 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 169 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 170 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 171 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 172 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 173 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 174 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 175
 176 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 177
 178 #define X2(x...) x, x
 179 #define X3(x...) X2(x), x
 180 #define X4(x...) X2(x), X2(x)
 181 #define X5(x...) X4(x), x
 182 #define X6(x...) X4(x), X2(x)
 183 #define X7(x...) X4(x), X3(x)
 184 #define X8(x...) X4(x), X4(x)
 185 #define X16(x...) X8(x), X8(x)
 186
 187 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 188 #define FASTOP_SIZE 8
 189
 190 /*
 191  * fastop functions have a special calling convention:
 192  *
 193  * dst:    rax        (in/out)
 194  * src:    rdx        (in/out)
 195  * src2:   rcx        (in)
 196  * flags:  rflags     (in/out)
 197  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 198  *
 199  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 200  * different operand sizes can be reached by calculation, rather than a jump
 201  * table (which would be bigger than the code).
 202  *
 203  * fastop functions are declared as taking a never-defined fastop parameter,
 204  * so they can't be called from C directly.
 205  */
 206
 207 struct fastop;
 208
 209 struct opcode {
 210         u64 flags : 56;
 211         u64 intercept : 8;
 212         union {
 213                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 214                 const struct opcode *group;
 215                 const struct group_dual *gdual;
 216                 const struct gprefix *gprefix;
 217                 const struct escape *esc;
 218                 const struct instr_dual *idual;
 219                 const struct mode_dual *mdual;
 220                 void (*fastop)(struct fastop *fake);
 221         } u;
 222         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 223 };
 224
 225 struct group_dual {
 226         struct opcode mod012[8];
 227         struct opcode mod3[8];
 228 };
 229
 230 struct gprefix {
 231         struct opcode pfx_no;
 232         struct opcode pfx_66;
 233         struct opcode pfx_f2;
 234         struct opcode pfx_f3;
 235 };
 236
 237 struct escape {
 238         struct opcode op[8];
 239         struct opcode high[64];
 240 };
 241
 242 struct instr_dual {
 243         struct opcode mod012;
 244         struct opcode mod3;
 245 };
 246
 247 struct mode_dual {
 248         struct opcode mode32;
 249         struct opcode mode64;
 250 };
 251
 252 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 253
 254 enum x86_transfer_type {
 255         X86_TRANSFER_NONE,
 256         X86_TRANSFER_CALL_JMP,
 257         X86_TRANSFER_RET,
 258         X86_TRANSFER_TASK_SWITCH,
 259 };
 260
 261 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 262 {
 263         if (!(ctxt->regs_valid & (1 << nr))) {
 264                 ctxt->regs_valid |= 1 << nr;
 265                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 266         }
 267         return ctxt->_regs[nr];
 268 }
 269
 270 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 271 {
 272         ctxt->regs_valid |= 1 << nr;
 273         ctxt->regs_dirty |= 1 << nr;
 274         return &ctxt->_regs[nr];
 275 }
 276
 277 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 278 {
 279         reg_read(ctxt, nr);
 280         return reg_write(ctxt, nr);
 281 }
 282
 283 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 284 {
 285         unsigned reg;
 286
 287         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 288                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 289 }
 290
 291 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 292 {
 293         ctxt->regs_dirty = 0;
 294         ctxt->regs_valid = 0;
 295 }
 296
 297 /*
 298  * These EFLAGS bits are restored from saved value during emulation, and
 299  * any changes are written back to the saved value after emulation.
 300  */
 301 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 302                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 303
 304 #ifdef CONFIG_X86_64
 305 #define ON64(x) x
 306 #else
 307 #define ON64(x)
 308 #endif
 309
 310 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 311
 312 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 313 #define FOP_RET   "ret \n\t"
 314
 315 #define FOP_START(op) \
 316         extern void em_##op(struct fastop *fake); \
 317         asm(".pushsection .text, \"ax\" \n\t" \
 318             ".global em_" #op " \n\t" \
 319             FOP_ALIGN \
 320             "em_" #op ": \n\t"
 321
 322 #define FOP_END \
 323             ".popsection")
 324
 325 #define FOPNOP() FOP_ALIGN FOP_RET
 326
 327 #define FOP1E(op,  dst) \
 328         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 329
 330 #define FOP1EEX(op,  dst) \
 331         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 332
 333 #define FASTOP1(op) \
 334         FOP_START(op) \
 335         FOP1E(op##b, al) \
 336         FOP1E(op##w, ax) \
 337         FOP1E(op##l, eax) \
 338         ON64(FOP1E(op##q, rax)) \
 339         FOP_END
 340
 341 /* 1-operand, using src2 (for MUL/DIV r/m) */
 342 #define FASTOP1SRC2(op, name) \
 343         FOP_START(name) \
 344         FOP1E(op, cl) \
 345         FOP1E(op, cx) \
 346         FOP1E(op, ecx) \
 347         ON64(FOP1E(op, rcx)) \
 348         FOP_END
 349
 350 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 351 #define FASTOP1SRC2EX(op, name) \
 352         FOP_START(name) \
 353         FOP1EEX(op, cl) \
 354         FOP1EEX(op, cx) \
 355         FOP1EEX(op, ecx) \
 356         ON64(FOP1EEX(op, rcx)) \
 357         FOP_END
 358
 359 #define FOP2E(op,  dst, src)       \
 360         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 361
 362 #define FASTOP2(op) \
 363         FOP_START(op) \
 364         FOP2E(op##b, al, dl) \
 365         FOP2E(op##w, ax, dx) \
 366         FOP2E(op##l, eax, edx) \
 367         ON64(FOP2E(op##q, rax, rdx)) \
 368         FOP_END
 369
 370 /* 2 operand, word only */
 371 #define FASTOP2W(op) \
 372         FOP_START(op) \
 373         FOPNOP() \
 374         FOP2E(op##w, ax, dx) \
 375         FOP2E(op##l, eax, edx) \
 376         ON64(FOP2E(op##q, rax, rdx)) \
 377         FOP_END
 378
 379 /* 2 operand, src is CL */
 380 #define FASTOP2CL(op) \
 381         FOP_START(op) \
 382         FOP2E(op##b, al, cl) \
 383         FOP2E(op##w, ax, cl) \
 384         FOP2E(op##l, eax, cl) \
 385         ON64(FOP2E(op##q, rax, cl)) \
 386         FOP_END
 387
 388 /* 2 operand, src and dest are reversed */
 389 #define FASTOP2R(op, name) \
 390         FOP_START(name) \
 391         FOP2E(op##b, dl, al) \
 392         FOP2E(op##w, dx, ax) \
 393         FOP2E(op##l, edx, eax) \
 394         ON64(FOP2E(op##q, rdx, rax)) \
 395         FOP_END
 396
 397 #define FOP3E(op,  dst, src, src2) \
 398         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 399
 400 /* 3-operand, word-only, src2=cl */
 401 #define FASTOP3WCL(op) \
 402         FOP_START(op) \
 403         FOPNOP() \
 404         FOP3E(op##w, ax, dx, cl) \
 405         FOP3E(op##l, eax, edx, cl) \
 406         ON64(FOP3E(op##q, rax, rdx, cl)) \
 407         FOP_END
 408
 409 /* Special case for SETcc - 1 instruction per cc */
 410 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 411
 412 asm(".global kvm_fastop_exception \n"
 413     "kvm_fastop_exception: xor %esi, %esi; ret");
 414
 415 FOP_START(setcc)
 416 FOP_SETCC(seto)
 417 FOP_SETCC(setno)
 418 FOP_SETCC(setc)
 419 FOP_SETCC(setnc)
 420 FOP_SETCC(setz)
 421 FOP_SETCC(setnz)
 422 FOP_SETCC(setbe)
 423 FOP_SETCC(setnbe)
 424 FOP_SETCC(sets)
 425 FOP_SETCC(setns)
 426 FOP_SETCC(setp)
 427 FOP_SETCC(setnp)
 428 FOP_SETCC(setl)
 429 FOP_SETCC(setnl)
 430 FOP_SETCC(setle)
 431 FOP_SETCC(setnle)
 432 FOP_END;
 433
 434 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 435 FOP_END;
 436
 437 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 438                                     enum x86_intercept intercept,
 439                                     enum x86_intercept_stage stage)
 440 {
 441         struct x86_instruction_info info = {
 442                 .intercept  = intercept,
 443                 .rep_prefix = ctxt->rep_prefix,
 444                 .modrm_mod  = ctxt->modrm_mod,
 445                 .modrm_reg  = ctxt->modrm_reg,
 446                 .modrm_rm   = ctxt->modrm_rm,
 447                 .src_val    = ctxt->src.val64,
 448                 .dst_val    = ctxt->dst.val64,
 449                 .src_bytes  = ctxt->src.bytes,
 450                 .dst_bytes  = ctxt->dst.bytes,
 451                 .ad_bytes   = ctxt->ad_bytes,
 452                 .next_rip   = ctxt->eip,
 453         };
 454
 455         return ctxt->ops->intercept(ctxt, &info, stage);
 456 }
 457
 458 static void assign_masked(ulong *dest, ulong src, ulong mask)
 459 {
 460         *dest = (*dest & ~mask) | (src & mask);
 461 }
 462
 463 static void assign_register(unsigned long *reg, u64 val, int bytes)
 464 {
 465         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 466         switch (bytes) {
 467         case 1:
 468                 *(u8 *)reg = (u8)val;
 469                 break;
 470         case 2:
 471                 *(u16 *)reg = (u16)val;
 472                 break;
 473         case 4:
 474                 *reg = (u32)val;
 475                 break;  /* 64b: zero-extend */
 476         case 8:
 477                 *reg = val;
 478                 break;
 479         }
 480 }
 481
 482 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 483 {
 484         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 485 }
 486
 487 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 488 {
 489         u16 sel;
 490         struct desc_struct ss;
 491
 492         if (ctxt->mode == X86EMUL_MODE_PROT64)
 493                 return ~0UL;
 494         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 495         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 496 }
 497
 498 static int stack_size(struct x86_emulate_ctxt *ctxt)
 499 {
 500         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 501 }
 502
 503 /* Access/update address held in a register, based on addressing mode. */
 504 static inline unsigned long
 505 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 506 {
 507         if (ctxt->ad_bytes == sizeof(unsigned long))
 508                 return reg;
 509         else
 510                 return reg & ad_mask(ctxt);
 511 }
 512
 513 static inline unsigned long
 514 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 515 {
 516         return address_mask(ctxt, reg_read(ctxt, reg));
 517 }
 518
 519 static void masked_increment(ulong *reg, ulong mask, int inc)
 520 {
 521         assign_masked(reg, *reg + inc, mask);
 522 }
 523
 524 static inline void
 525 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 526 {
 527         ulong *preg = reg_rmw(ctxt, reg);
 528
 529         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 530 }
 531
 532 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 533 {
 534         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 535 }
 536
 537 static u32 desc_limit_scaled(struct desc_struct *desc)
 538 {
 539         u32 limit = get_desc_limit(desc);
 540
 541         return desc->g ? (limit << 12) | 0xfff : limit;
 542 }
 543
 544 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 545 {
 546         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 547                 return 0;
 548
 549         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 550 }
 551
 552 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 553                              u32 error, bool valid)
 554 {
 555         WARN_ON(vec > 0x1f);
 556         ctxt->exception.vector = vec;
 557         ctxt->exception.error_code = error;
 558         ctxt->exception.error_code_valid = valid;
 559         return X86EMUL_PROPAGATE_FAULT;
 560 }
 561
 562 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 563 {
 564         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 565 }
 566
 567 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 568 {
 569         return emulate_exception(ctxt, GP_VECTOR, err, true);
 570 }
 571
 572 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 573 {
 574         return emulate_exception(ctxt, SS_VECTOR, err, true);
 575 }
 576
 577 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 578 {
 579         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 580 }
 581
 582 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 583 {
 584         return emulate_exception(ctxt, TS_VECTOR, err, true);
 585 }
 586
 587 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 588 {
 589         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 590 }
 591
 592 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 593 {
 594         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 595 }
 596
 597 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 598 {
 599         u16 selector;
 600         struct desc_struct desc;
 601
 602         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 603         return selector;
 604 }
 605
 606 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 607                                  unsigned seg)
 608 {
 609         u16 dummy;
 610         u32 base3;
 611         struct desc_struct desc;
 612
 613         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 614         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 615 }
 616
 617 /*
 618  * x86 defines three classes of vector instructions: explicitly
 619  * aligned, explicitly unaligned, and the rest, which change behaviour
 620  * depending on whether they're AVX encoded or not.
 621  *
 622  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 623  * subject to the same check.
 624  */
 625 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 626 {
 627         if (likely(size < 16))
 628                 return false;
 629
 630         if (ctxt->d & Aligned)
 631                 return true;
 632         else if (ctxt->d & Unaligned)
 633                 return false;
 634         else if (ctxt->d & Avx)
 635                 return false;
 636         else
 637                 return true;
 638 }
 639
 640 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 641                                        struct segmented_address addr,
 642                                        unsigned *max_size, unsigned size,
 643                                        bool write, bool fetch,
 644                                        enum x86emul_mode mode, ulong *linear)
 645 {
 646         struct desc_struct desc;
 647         bool usable;
 648         ulong la;
 649         u32 lim;
 650         u16 sel;
 651
 652         la = seg_base(ctxt, addr.seg) + addr.ea;
 653         *max_size = 0;
 654         switch (mode) {
 655         case X86EMUL_MODE_PROT64:
 656                 if (is_noncanonical_address(la))
 657                         goto bad;
 658
 659                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 660                 if (size > *max_size)
 661                         goto bad;
 662                 break;
 663         default:
 664                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 665                                                 addr.seg);
 666                 if (!usable)
 667                         goto bad;
 668                 /* code segment in protected mode or read-only data segment */
 669                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 670                                         || !(desc.type & 2)) && write)
 671                         goto bad;
 672                 /* unreadable code segment */
 673                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 674                         goto bad;
 675                 lim = desc_limit_scaled(&desc);
 676                 if (!(desc.type & 8) && (desc.type & 4)) {
 677                         /* expand-down segment */
 678                         if (addr.ea <= lim)
 679                                 goto bad;
 680                         lim = desc.d ? 0xffffffff : 0xffff;
 681                 }
 682                 if (addr.ea > lim)
 683                         goto bad;
 684                 if (lim == 0xffffffff)
 685                         *max_size = ~0u;
 686                 else {
 687                         *max_size = (u64)lim + 1 - addr.ea;
 688                         if (size > *max_size)
 689                                 goto bad;
 690                 }
 691                 la &= (u32)-1;
 692                 break;
 693         }
 694         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 695                 return emulate_gp(ctxt, 0);
 696         *linear = la;
 697         return X86EMUL_CONTINUE;
 698 bad:
 699         if (addr.seg == VCPU_SREG_SS)
 700                 return emulate_ss(ctxt, 0);
 701         else
 702                 return emulate_gp(ctxt, 0);
 703 }
 704
 705 static int linearize(struct x86_emulate_ctxt *ctxt,
 706                      struct segmented_address addr,
 707                      unsigned size, bool write,
 708                      ulong *linear)
 709 {
 710         unsigned max_size;
 711         return __linearize(ctxt, addr, &max_size, size, write, false,
 712                            ctxt->mode, linear);
 713 }
 714
 715 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 716                              enum x86emul_mode mode)
 717 {
 718         ulong linear;
 719         int rc;
 720         unsigned max_size;
 721         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 722                                            .ea = dst };
 723
 724         if (ctxt->op_bytes != sizeof(unsigned long))
 725                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 726         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 727         if (rc == X86EMUL_CONTINUE)
 728                 ctxt->_eip = addr.ea;
 729         return rc;
 730 }
 731
 732 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 733 {
 734         return assign_eip(ctxt, dst, ctxt->mode);
 735 }
 736
 737 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 738                           const struct desc_struct *cs_desc)
 739 {
 740         enum x86emul_mode mode = ctxt->mode;
 741         int rc;
 742
 743 #ifdef CONFIG_X86_64
 744         if (ctxt->mode >= X86EMUL_MODE_PROT16) {
 745                 if (cs_desc->l) {
 746                         u64 efer = 0;
 747
 748                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 749                         if (efer & EFER_LMA)
 750                                 mode = X86EMUL_MODE_PROT64;
 751                 } else
 752                         mode = X86EMUL_MODE_PROT32; /* temporary value */
 753         }
 754 #endif
 755         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 756                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 757         rc = assign_eip(ctxt, dst, mode);
 758         if (rc == X86EMUL_CONTINUE)
 759                 ctxt->mode = mode;
 760         return rc;
 761 }
 762
 763 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 764 {
 765         return assign_eip_near(ctxt, ctxt->_eip + rel);
 766 }
 767
 768 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 769                               struct segmented_address addr,
 770                               void *data,
 771                               unsigned size)
 772 {
 773         int rc;
 774         ulong linear;
 775
 776         rc = linearize(ctxt, addr, size, false, &linear);
 777         if (rc != X86EMUL_CONTINUE)
 778                 return rc;
 779         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 780 }
 781
 782 /*
 783  * Prefetch the remaining bytes of the instruction without crossing page
 784  * boundary if they are not in fetch_cache yet.
 785  */
 786 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 787 {
 788         int rc;
 789         unsigned size, max_size;
 790         unsigned long linear;
 791         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 792         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 793                                            .ea = ctxt->eip + cur_size };
 794
 795         /*
 796          * We do not know exactly how many bytes will be needed, and
 797          * __linearize is expensive, so fetch as much as possible.  We
 798          * just have to avoid going beyond the 15 byte limit, the end
 799          * of the segment, or the end of the page.
 800          *
 801          * __linearize is called with size 0 so that it does not do any
 802          * boundary check itself.  Instead, we use max_size to check
 803          * against op_size.
 804          */
 805         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 806                          &linear);
 807         if (unlikely(rc != X86EMUL_CONTINUE))
 808                 return rc;
 809
 810         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 811         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 812
 813         /*
 814          * One instruction can only straddle two pages,
 815          * and one has been loaded at the beginning of
 816          * x86_decode_insn.  So, if not enough bytes
 817          * still, we must have hit the 15-byte boundary.
 818          */
 819         if (unlikely(size < op_size))
 820                 return emulate_gp(ctxt, 0);
 821
 822         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 823                               size, &ctxt->exception);
 824         if (unlikely(rc != X86EMUL_CONTINUE))
 825                 return rc;
 826         ctxt->fetch.end += size;
 827         return X86EMUL_CONTINUE;
 828 }
 829
 830 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 831                                                unsigned size)
 832 {
 833         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 834
 835         if (unlikely(done_size < size))
 836                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 837         else
 838                 return X86EMUL_CONTINUE;
 839 }
 840
 841 /* Fetch next part of the instruction being emulated. */
 842 #define insn_fetch(_type, _ctxt)                                        \
 843 ({      _type _x;                                                       \
 844                                                                         \
 845         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 846         if (rc != X86EMUL_CONTINUE)                                     \
 847                 goto done;                                              \
 848         ctxt->_eip += sizeof(_type);                                    \
 849         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 850         ctxt->fetch.ptr += sizeof(_type);                               \
 851         _x;                                                             \
 852 })
 853
 854 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 855 ({                                                                      \
 856         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 857         if (rc != X86EMUL_CONTINUE)                                     \
 858                 goto done;                                              \
 859         ctxt->_eip += (_size);                                          \
 860         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 861         ctxt->fetch.ptr += (_size);                                     \
 862 })
 863
 864 /*
 865  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 866  * pointer into the block that addresses the relevant register.
 867  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 868  */
 869 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 870                              int byteop)
 871 {
 872         void *p;
 873         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 874
 875         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 876                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 877         else
 878                 p = reg_rmw(ctxt, modrm_reg);
 879         return p;
 880 }
 881
 882 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 883                            struct segmented_address addr,
 884                            u16 *size, unsigned long *address, int op_bytes)
 885 {
 886         int rc;
 887
 888         if (op_bytes == 2)
 889                 op_bytes = 3;
 890         *address = 0;
 891         rc = segmented_read_std(ctxt, addr, size, 2);
 892         if (rc != X86EMUL_CONTINUE)
 893                 return rc;
 894         addr.ea += 2;
 895         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 896         return rc;
 897 }
 898
 899 FASTOP2(add);
 900 FASTOP2(or);
 901 FASTOP2(adc);
 902 FASTOP2(sbb);
 903 FASTOP2(and);
 904 FASTOP2(sub);
 905 FASTOP2(xor);
 906 FASTOP2(cmp);
 907 FASTOP2(test);
 908
 909 FASTOP1SRC2(mul, mul_ex);
 910 FASTOP1SRC2(imul, imul_ex);
 911 FASTOP1SRC2EX(div, div_ex);
 912 FASTOP1SRC2EX(idiv, idiv_ex);
 913
 914 FASTOP3WCL(shld);
 915 FASTOP3WCL(shrd);
 916
 917 FASTOP2W(imul);
 918
 919 FASTOP1(not);
 920 FASTOP1(neg);
 921 FASTOP1(inc);
 922 FASTOP1(dec);
 923
 924 FASTOP2CL(rol);
 925 FASTOP2CL(ror);
 926 FASTOP2CL(rcl);
 927 FASTOP2CL(rcr);
 928 FASTOP2CL(shl);
 929 FASTOP2CL(shr);
 930 FASTOP2CL(sar);
 931
 932 FASTOP2W(bsf);
 933 FASTOP2W(bsr);
 934 FASTOP2W(bt);
 935 FASTOP2W(bts);
 936 FASTOP2W(btr);
 937 FASTOP2W(btc);
 938
 939 FASTOP2(xadd);
 940
 941 FASTOP2R(cmp, cmp_r);
 942
 943 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
 944 {
 945         /* If src is zero, do not writeback, but update flags */
 946         if (ctxt->src.val == 0)
 947                 ctxt->dst.type = OP_NONE;
 948         return fastop(ctxt, em_bsf);
 949 }
 950
 951 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
 952 {
 953         /* If src is zero, do not writeback, but update flags */
 954         if (ctxt->src.val == 0)
 955                 ctxt->dst.type = OP_NONE;
 956         return fastop(ctxt, em_bsr);
 957 }
 958
 959 static u8 test_cc(unsigned int condition, unsigned long flags)
 960 {
 961         u8 rc;
 962         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 963
 964         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 965         asm("push %[flags]; popf; call *%[fastop]"
 966             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 967         return rc;
 968 }
 969
 970 static void fetch_register_operand(struct operand *op)
 971 {
 972         switch (op->bytes) {
 973         case 1:
 974                 op->val = *(u8 *)op->addr.reg;
 975                 break;
 976         case 2:
 977                 op->val = *(u16 *)op->addr.reg;
 978                 break;
 979         case 4:
 980                 op->val = *(u32 *)op->addr.reg;
 981                 break;
 982         case 8:
 983                 op->val = *(u64 *)op->addr.reg;
 984                 break;
 985         }
 986 }
 987
 988 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 989 {
 990         ctxt->ops->get_fpu(ctxt);
 991         switch (reg) {
 992         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 993         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 994         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 995         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 996         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 997         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 998         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 999         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1000 #ifdef CONFIG_X86_64
1001         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1002         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1003         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1004         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1005         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1006         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1007         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1008         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1009 #endif
1010         default: BUG();
1011         }
1012         ctxt->ops->put_fpu(ctxt);
1013 }
1014
1015 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1016                           int reg)
1017 {
1018         ctxt->ops->get_fpu(ctxt);
1019         switch (reg) {
1020         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1021         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1022         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1023         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1024         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1025         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1026         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1027         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1028 #ifdef CONFIG_X86_64
1029         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1030         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1031         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1032         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1033         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1034         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1035         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1036         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1037 #endif
1038         default: BUG();
1039         }
1040         ctxt->ops->put_fpu(ctxt);
1041 }
1042
1043 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1044 {
1045         ctxt->ops->get_fpu(ctxt);
1046         switch (reg) {
1047         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1048         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1049         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1050         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1051         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1052         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1053         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1054         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1055         default: BUG();
1056         }
1057         ctxt->ops->put_fpu(ctxt);
1058 }
1059
1060 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1061 {
1062         ctxt->ops->get_fpu(ctxt);
1063         switch (reg) {
1064         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1065         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1066         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1067         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1068         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1069         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1070         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1071         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1072         default: BUG();
1073         }
1074         ctxt->ops->put_fpu(ctxt);
1075 }
1076
1077 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1078 {
1079         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1080                 return emulate_nm(ctxt);
1081
1082         ctxt->ops->get_fpu(ctxt);
1083         asm volatile("fninit");
1084         ctxt->ops->put_fpu(ctxt);
1085         return X86EMUL_CONTINUE;
1086 }
1087
1088 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1089 {
1090         u16 fcw;
1091
1092         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1093                 return emulate_nm(ctxt);
1094
1095         ctxt->ops->get_fpu(ctxt);
1096         asm volatile("fnstcw %0": "+m"(fcw));
1097         ctxt->ops->put_fpu(ctxt);
1098
1099         ctxt->dst.val = fcw;
1100
1101         return X86EMUL_CONTINUE;
1102 }
1103
1104 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1105 {
1106         u16 fsw;
1107
1108         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1109                 return emulate_nm(ctxt);
1110
1111         ctxt->ops->get_fpu(ctxt);
1112         asm volatile("fnstsw %0": "+m"(fsw));
1113         ctxt->ops->put_fpu(ctxt);
1114
1115         ctxt->dst.val = fsw;
1116
1117         return X86EMUL_CONTINUE;
1118 }
1119
1120 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1121                                     struct operand *op)
1122 {
1123         unsigned reg = ctxt->modrm_reg;
1124
1125         if (!(ctxt->d & ModRM))
1126                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1127
1128         if (ctxt->d & Sse) {
1129                 op->type = OP_XMM;
1130                 op->bytes = 16;
1131                 op->addr.xmm = reg;
1132                 read_sse_reg(ctxt, &op->vec_val, reg);
1133                 return;
1134         }
1135         if (ctxt->d & Mmx) {
1136                 reg &= 7;
1137                 op->type = OP_MM;
1138                 op->bytes = 8;
1139                 op->addr.mm = reg;
1140                 return;
1141         }
1142
1143         op->type = OP_REG;
1144         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1145         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1146
1147         fetch_register_operand(op);
1148         op->orig_val = op->val;
1149 }
1150
1151 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1152 {
1153         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1154                 ctxt->modrm_seg = VCPU_SREG_SS;
1155 }
1156
1157 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1158                         struct operand *op)
1159 {
1160         u8 sib;
1161         int index_reg, base_reg, scale;
1162         int rc = X86EMUL_CONTINUE;
1163         ulong modrm_ea = 0;
1164
1165         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1166         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1167         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1168
1169         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1170         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1171         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1172         ctxt->modrm_seg = VCPU_SREG_DS;
1173
1174         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1175                 op->type = OP_REG;
1176                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1177                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1178                                 ctxt->d & ByteOp);
1179                 if (ctxt->d & Sse) {
1180                         op->type = OP_XMM;
1181                         op->bytes = 16;
1182                         op->addr.xmm = ctxt->modrm_rm;
1183                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1184                         return rc;
1185                 }
1186                 if (ctxt->d & Mmx) {
1187                         op->type = OP_MM;
1188                         op->bytes = 8;
1189                         op->addr.mm = ctxt->modrm_rm & 7;
1190                         return rc;
1191                 }
1192                 fetch_register_operand(op);
1193                 return rc;
1194         }
1195
1196         op->type = OP_MEM;
1197
1198         if (ctxt->ad_bytes == 2) {
1199                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1200                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1201                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1202                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1203
1204                 /* 16-bit ModR/M decode. */
1205                 switch (ctxt->modrm_mod) {
1206                 case 0:
1207                         if (ctxt->modrm_rm == 6)
1208                                 modrm_ea += insn_fetch(u16, ctxt);
1209                         break;
1210                 case 1:
1211                         modrm_ea += insn_fetch(s8, ctxt);
1212                         break;
1213                 case 2:
1214                         modrm_ea += insn_fetch(u16, ctxt);
1215                         break;
1216                 }
1217                 switch (ctxt->modrm_rm) {
1218                 case 0:
1219                         modrm_ea += bx + si;
1220                         break;
1221                 case 1:
1222                         modrm_ea += bx + di;
1223                         break;
1224                 case 2:
1225                         modrm_ea += bp + si;
1226                         break;
1227                 case 3:
1228                         modrm_ea += bp + di;
1229                         break;
1230                 case 4:
1231                         modrm_ea += si;
1232                         break;
1233                 case 5:
1234                         modrm_ea += di;
1235                         break;
1236                 case 6:
1237                         if (ctxt->modrm_mod != 0)
1238                                 modrm_ea += bp;
1239                         break;
1240                 case 7:
1241                         modrm_ea += bx;
1242                         break;
1243                 }
1244                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1245                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1246                         ctxt->modrm_seg = VCPU_SREG_SS;
1247                 modrm_ea = (u16)modrm_ea;
1248         } else {
1249                 /* 32/64-bit ModR/M decode. */
1250                 if ((ctxt->modrm_rm & 7) == 4) {
1251                         sib = insn_fetch(u8, ctxt);
1252                         index_reg |= (sib >> 3) & 7;
1253                         base_reg |= sib & 7;
1254                         scale = sib >> 6;
1255
1256                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1257                                 modrm_ea += insn_fetch(s32, ctxt);
1258                         else {
1259                                 modrm_ea += reg_read(ctxt, base_reg);
1260                                 adjust_modrm_seg(ctxt, base_reg);
1261                                 /* Increment ESP on POP [ESP] */
1262                                 if ((ctxt->d & IncSP) &&
1263                                     base_reg == VCPU_REGS_RSP)
1264                                         modrm_ea += ctxt->op_bytes;
1265                         }
1266                         if (index_reg != 4)
1267                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1268                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1269                         modrm_ea += insn_fetch(s32, ctxt);
1270                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1271                                 ctxt->rip_relative = 1;
1272                 } else {
1273                         base_reg = ctxt->modrm_rm;
1274                         modrm_ea += reg_read(ctxt, base_reg);
1275                         adjust_modrm_seg(ctxt, base_reg);
1276                 }
1277                 switch (ctxt->modrm_mod) {
1278                 case 1:
1279                         modrm_ea += insn_fetch(s8, ctxt);
1280                         break;
1281                 case 2:
1282                         modrm_ea += insn_fetch(s32, ctxt);
1283                         break;
1284                 }
1285         }
1286         op->addr.mem.ea = modrm_ea;
1287         if (ctxt->ad_bytes != 8)
1288                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1289
1290 done:
1291         return rc;
1292 }
1293
1294 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1295                       struct operand *op)
1296 {
1297         int rc = X86EMUL_CONTINUE;
1298
1299         op->type = OP_MEM;
1300         switch (ctxt->ad_bytes) {
1301         case 2:
1302                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1303                 break;
1304         case 4:
1305                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1306                 break;
1307         case 8:
1308                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1309                 break;
1310         }
1311 done:
1312         return rc;
1313 }
1314
1315 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1316 {
1317         long sv = 0, mask;
1318
1319         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1320                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1321
1322                 if (ctxt->src.bytes == 2)
1323                         sv = (s16)ctxt->src.val & (s16)mask;
1324                 else if (ctxt->src.bytes == 4)
1325                         sv = (s32)ctxt->src.val & (s32)mask;
1326                 else
1327                         sv = (s64)ctxt->src.val & (s64)mask;
1328
1329                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1330                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1331         }
1332
1333         /* only subword offset */
1334         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1335 }
1336
1337 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1338                          unsigned long addr, void *dest, unsigned size)
1339 {
1340         int rc;
1341         struct read_cache *mc = &ctxt->mem_read;
1342
1343         if (mc->pos < mc->end)
1344                 goto read_cached;
1345
1346         WARN_ON((mc->end + size) >= sizeof(mc->data));
1347
1348         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1349                                       &ctxt->exception);
1350         if (rc != X86EMUL_CONTINUE)
1351                 return rc;
1352
1353         mc->end += size;
1354
1355 read_cached:
1356         memcpy(dest, mc->data + mc->pos, size);
1357         mc->pos += size;
1358         return X86EMUL_CONTINUE;
1359 }
1360
1361 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1362                           struct segmented_address addr,
1363                           void *data,
1364                           unsigned size)
1365 {
1366         int rc;
1367         ulong linear;
1368
1369         rc = linearize(ctxt, addr, size, false, &linear);
1370         if (rc != X86EMUL_CONTINUE)
1371                 return rc;
1372         return read_emulated(ctxt, linear, data, size);
1373 }
1374
1375 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1376                            struct segmented_address addr,
1377                            const void *data,
1378                            unsigned size)
1379 {
1380         int rc;
1381         ulong linear;
1382
1383         rc = linearize(ctxt, addr, size, true, &linear);
1384         if (rc != X86EMUL_CONTINUE)
1385                 return rc;
1386         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1387                                          &ctxt->exception);
1388 }
1389
1390 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1391                              struct segmented_address addr,
1392                              const void *orig_data, const void *data,
1393                              unsigned size)
1394 {
1395         int rc;
1396         ulong linear;
1397
1398         rc = linearize(ctxt, addr, size, true, &linear);
1399         if (rc != X86EMUL_CONTINUE)
1400                 return rc;
1401         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1402                                            size, &ctxt->exception);
1403 }
1404
1405 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1406                            unsigned int size, unsigned short port,
1407                            void *dest)
1408 {
1409         struct read_cache *rc = &ctxt->io_read;
1410
1411         if (rc->pos == rc->end) { /* refill pio read ahead */
1412                 unsigned int in_page, n;
1413                 unsigned int count = ctxt->rep_prefix ?
1414                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1415                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1416                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1417                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1418                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1419                 if (n == 0)
1420                         n = 1;
1421                 rc->pos = rc->end = 0;
1422                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1423                         return 0;
1424                 rc->end = n * size;
1425         }
1426
1427         if (ctxt->rep_prefix && (ctxt->d & String) &&
1428             !(ctxt->eflags & X86_EFLAGS_DF)) {
1429                 ctxt->dst.data = rc->data + rc->pos;
1430                 ctxt->dst.type = OP_MEM_STR;
1431                 ctxt->dst.count = (rc->end - rc->pos) / size;
1432                 rc->pos = rc->end;
1433         } else {
1434                 memcpy(dest, rc->data + rc->pos, size);
1435                 rc->pos += size;
1436         }
1437         return 1;
1438 }
1439
1440 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1441                                      u16 index, struct desc_struct *desc)
1442 {
1443         struct desc_ptr dt;
1444         ulong addr;
1445
1446         ctxt->ops->get_idt(ctxt, &dt);
1447
1448         if (dt.size < index * 8 + 7)
1449                 return emulate_gp(ctxt, index << 3 | 0x2);
1450
1451         addr = dt.address + index * 8;
1452         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1453                                    &ctxt->exception);
1454 }
1455
1456 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1457                                      u16 selector, struct desc_ptr *dt)
1458 {
1459         const struct x86_emulate_ops *ops = ctxt->ops;
1460         u32 base3 = 0;
1461
1462         if (selector & 1 << 2) {
1463                 struct desc_struct desc;
1464                 u16 sel;
1465
1466                 memset (dt, 0, sizeof *dt);
1467                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1468                                       VCPU_SREG_LDTR))
1469                         return;
1470
1471                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1472                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1473         } else
1474                 ops->get_gdt(ctxt, dt);
1475 }
1476
1477 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1478                               u16 selector, ulong *desc_addr_p)
1479 {
1480         struct desc_ptr dt;
1481         u16 index = selector >> 3;
1482         ulong addr;
1483
1484         get_descriptor_table_ptr(ctxt, selector, &dt);
1485
1486         if (dt.size < index * 8 + 7)
1487                 return emulate_gp(ctxt, selector & 0xfffc);
1488
1489         addr = dt.address + index * 8;
1490
1491 #ifdef CONFIG_X86_64
1492         if (addr >> 32 != 0) {
1493                 u64 efer = 0;
1494
1495                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1496                 if (!(efer & EFER_LMA))
1497                         addr &= (u32)-1;
1498         }
1499 #endif
1500
1501         *desc_addr_p = addr;
1502         return X86EMUL_CONTINUE;
1503 }
1504
1505 /* allowed just for 8 bytes segments */
1506 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1507                                    u16 selector, struct desc_struct *desc,
1508                                    ulong *desc_addr_p)
1509 {
1510         int rc;
1511
1512         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1513         if (rc != X86EMUL_CONTINUE)
1514                 return rc;
1515
1516         return ctxt->ops->read_std(ctxt, *desc_addr_p, desc, sizeof(*desc),
1517                                    &ctxt->exception);
1518 }
1519
1520 /* allowed just for 8 bytes segments */
1521 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1522                                     u16 selector, struct desc_struct *desc)
1523 {
1524         int rc;
1525         ulong addr;
1526
1527         rc = get_descriptor_ptr(ctxt, selector, &addr);
1528         if (rc != X86EMUL_CONTINUE)
1529                 return rc;
1530
1531         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1532                                     &ctxt->exception);
1533 }
1534
1535 /* Does not support long mode */
1536 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1537                                      u16 selector, int seg, u8 cpl,
1538                                      enum x86_transfer_type transfer,
1539                                      struct desc_struct *desc)
1540 {
1541         struct desc_struct seg_desc, old_desc;
1542         u8 dpl, rpl;
1543         unsigned err_vec = GP_VECTOR;
1544         u32 err_code = 0;
1545         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1546         ulong desc_addr;
1547         int ret;
1548         u16 dummy;
1549         u32 base3 = 0;
1550
1551         memset(&seg_desc, 0, sizeof seg_desc);
1552
1553         if (ctxt->mode == X86EMUL_MODE_REAL) {
1554                 /* set real mode segment descriptor (keep limit etc. for
1555                  * unreal mode) */
1556                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1557                 set_desc_base(&seg_desc, selector << 4);
1558                 goto load;
1559         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1560                 /* VM86 needs a clean new segment descriptor */
1561                 set_desc_base(&seg_desc, selector << 4);
1562                 set_desc_limit(&seg_desc, 0xffff);
1563                 seg_desc.type = 3;
1564                 seg_desc.p = 1;
1565                 seg_desc.s = 1;
1566                 seg_desc.dpl = 3;
1567                 goto load;
1568         }
1569
1570         rpl = selector & 3;
1571
1572         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1573         if ((seg == VCPU_SREG_CS
1574              || (seg == VCPU_SREG_SS
1575                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1576              || seg == VCPU_SREG_TR)
1577             && null_selector)
1578                 goto exception;
1579
1580         /* TR should be in GDT only */
1581         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1582                 goto exception;
1583
1584         if (null_selector) /* for NULL selector skip all following checks */
1585                 goto load;
1586
1587         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1588         if (ret != X86EMUL_CONTINUE)
1589                 return ret;
1590
1591         err_code = selector & 0xfffc;
1592         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1593                                                            GP_VECTOR;
1594
1595         /* can't load system descriptor into segment selector */
1596         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1597                 if (transfer == X86_TRANSFER_CALL_JMP)
1598                         return X86EMUL_UNHANDLEABLE;
1599                 goto exception;
1600         }
1601
1602         if (!seg_desc.p) {
1603                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1604                 goto exception;
1605         }
1606
1607         dpl = seg_desc.dpl;
1608
1609         switch (seg) {
1610         case VCPU_SREG_SS:
1611                 /*
1612                  * segment is not a writable data segment or segment
1613                  * selector's RPL != CPL or segment selector's RPL != CPL
1614                  */
1615                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1616                         goto exception;
1617                 break;
1618         case VCPU_SREG_CS:
1619                 if (!(seg_desc.type & 8))
1620                         goto exception;
1621
1622                 if (seg_desc.type & 4) {
1623                         /* conforming */
1624                         if (dpl > cpl)
1625                                 goto exception;
1626                 } else {
1627                         /* nonconforming */
1628                         if (rpl > cpl || dpl != cpl)
1629                                 goto exception;
1630                 }
1631                 /* in long-mode d/b must be clear if l is set */
1632                 if (seg_desc.d && seg_desc.l) {
1633                         u64 efer = 0;
1634
1635                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1636                         if (efer & EFER_LMA)
1637                                 goto exception;
1638                 }
1639
1640                 /* CS(RPL) <- CPL */
1641                 selector = (selector & 0xfffc) | cpl;
1642                 break;
1643         case VCPU_SREG_TR:
1644                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1645                         goto exception;
1646                 old_desc = seg_desc;
1647                 seg_desc.type |= 2; /* busy */
1648                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1649                                                   sizeof(seg_desc), &ctxt->exception);
1650                 if (ret != X86EMUL_CONTINUE)
1651                         return ret;
1652                 break;
1653         case VCPU_SREG_LDTR:
1654                 if (seg_desc.s || seg_desc.type != 2)
1655                         goto exception;
1656                 break;
1657         default: /*  DS, ES, FS, or GS */
1658                 /*
1659                  * segment is not a data or readable code segment or
1660                  * ((segment is a data or nonconforming code segment)
1661                  * and (both RPL and CPL > DPL))
1662                  */
1663                 if ((seg_desc.type & 0xa) == 0x8 ||
1664                     (((seg_desc.type & 0xc) != 0xc) &&
1665                      (rpl > dpl && cpl > dpl)))
1666                         goto exception;
1667                 break;
1668         }
1669
1670         if (seg_desc.s) {
1671                 /* mark segment as accessed */
1672                 if (!(seg_desc.type & 1)) {
1673                         seg_desc.type |= 1;
1674                         ret = write_segment_descriptor(ctxt, selector,
1675                                                        &seg_desc);
1676                         if (ret != X86EMUL_CONTINUE)
1677                                 return ret;
1678                 }
1679         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1680                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1681                                 sizeof(base3), &ctxt->exception);
1682                 if (ret != X86EMUL_CONTINUE)
1683                         return ret;
1684                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1685                                              ((u64)base3 << 32)))
1686                         return emulate_gp(ctxt, 0);
1687         }
1688 load:
1689         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1690         if (desc)
1691                 *desc = seg_desc;
1692         return X86EMUL_CONTINUE;
1693 exception:
1694         return emulate_exception(ctxt, err_vec, err_code, true);
1695 }
1696
1697 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1698                                    u16 selector, int seg)
1699 {
1700         u8 cpl = ctxt->ops->cpl(ctxt);
1701         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1702                                          X86_TRANSFER_NONE, NULL);
1703 }
1704
1705 static void write_register_operand(struct operand *op)
1706 {
1707         return assign_register(op->addr.reg, op->val, op->bytes);
1708 }
1709
1710 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1711 {
1712         switch (op->type) {
1713         case OP_REG:
1714                 write_register_operand(op);
1715                 break;
1716         case OP_MEM:
1717                 if (ctxt->lock_prefix)
1718                         return segmented_cmpxchg(ctxt,
1719                                                  op->addr.mem,
1720                                                  &op->orig_val,
1721                                                  &op->val,
1722                                                  op->bytes);
1723                 else
1724                         return segmented_write(ctxt,
1725                                                op->addr.mem,
1726                                                &op->val,
1727                                                op->bytes);
1728                 break;
1729         case OP_MEM_STR:
1730                 return segmented_write(ctxt,
1731                                        op->addr.mem,
1732                                        op->data,
1733                                        op->bytes * op->count);
1734                 break;
1735         case OP_XMM:
1736                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1737                 break;
1738         case OP_MM:
1739                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1740                 break;
1741         case OP_NONE:
1742                 /* no writeback */
1743                 break;
1744         default:
1745                 break;
1746         }
1747         return X86EMUL_CONTINUE;
1748 }
1749
1750 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1751 {
1752         struct segmented_address addr;
1753
1754         rsp_increment(ctxt, -bytes);
1755         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1756         addr.seg = VCPU_SREG_SS;
1757
1758         return segmented_write(ctxt, addr, data, bytes);
1759 }
1760
1761 static int em_push(struct x86_emulate_ctxt *ctxt)
1762 {
1763         /* Disable writeback. */
1764         ctxt->dst.type = OP_NONE;
1765         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1766 }
1767
1768 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1769                        void *dest, int len)
1770 {
1771         int rc;
1772         struct segmented_address addr;
1773
1774         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1775         addr.seg = VCPU_SREG_SS;
1776         rc = segmented_read(ctxt, addr, dest, len);
1777         if (rc != X86EMUL_CONTINUE)
1778                 return rc;
1779
1780         rsp_increment(ctxt, len);
1781         return rc;
1782 }
1783
1784 static int em_pop(struct x86_emulate_ctxt *ctxt)
1785 {
1786         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1787 }
1788
1789 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1790                         void *dest, int len)
1791 {
1792         int rc;
1793         unsigned long val, change_mask;
1794         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1795         int cpl = ctxt->ops->cpl(ctxt);
1796
1797         rc = emulate_pop(ctxt, &val, len);
1798         if (rc != X86EMUL_CONTINUE)
1799                 return rc;
1800
1801         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1802                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1803                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1804                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1805
1806         switch(ctxt->mode) {
1807         case X86EMUL_MODE_PROT64:
1808         case X86EMUL_MODE_PROT32:
1809         case X86EMUL_MODE_PROT16:
1810                 if (cpl == 0)
1811                         change_mask |= X86_EFLAGS_IOPL;
1812                 if (cpl <= iopl)
1813                         change_mask |= X86_EFLAGS_IF;
1814                 break;
1815         case X86EMUL_MODE_VM86:
1816                 if (iopl < 3)
1817                         return emulate_gp(ctxt, 0);
1818                 change_mask |= X86_EFLAGS_IF;
1819                 break;
1820         default: /* real mode */
1821                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1822                 break;
1823         }
1824
1825         *(unsigned long *)dest =
1826                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1827
1828         return rc;
1829 }
1830
1831 static int em_popf(struct x86_emulate_ctxt *ctxt)
1832 {
1833         ctxt->dst.type = OP_REG;
1834         ctxt->dst.addr.reg = &ctxt->eflags;
1835         ctxt->dst.bytes = ctxt->op_bytes;
1836         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1837 }
1838
1839 static int em_enter(struct x86_emulate_ctxt *ctxt)
1840 {
1841         int rc;
1842         unsigned frame_size = ctxt->src.val;
1843         unsigned nesting_level = ctxt->src2.val & 31;
1844         ulong rbp;
1845
1846         if (nesting_level)
1847                 return X86EMUL_UNHANDLEABLE;
1848
1849         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1850         rc = push(ctxt, &rbp, stack_size(ctxt));
1851         if (rc != X86EMUL_CONTINUE)
1852                 return rc;
1853         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1854                       stack_mask(ctxt));
1855         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1856                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1857                       stack_mask(ctxt));
1858         return X86EMUL_CONTINUE;
1859 }
1860
1861 static int em_leave(struct x86_emulate_ctxt *ctxt)
1862 {
1863         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1864                       stack_mask(ctxt));
1865         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1866 }
1867
1868 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1869 {
1870         int seg = ctxt->src2.val;
1871
1872         ctxt->src.val = get_segment_selector(ctxt, seg);
1873         if (ctxt->op_bytes == 4) {
1874                 rsp_increment(ctxt, -2);
1875                 ctxt->op_bytes = 2;
1876         }
1877
1878         return em_push(ctxt);
1879 }
1880
1881 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1882 {
1883         int seg = ctxt->src2.val;
1884         unsigned long selector;
1885         int rc;
1886
1887         rc = emulate_pop(ctxt, &selector, 2);
1888         if (rc != X86EMUL_CONTINUE)
1889                 return rc;
1890
1891         if (ctxt->modrm_reg == VCPU_SREG_SS)
1892                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1893         if (ctxt->op_bytes > 2)
1894                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1895
1896         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1897         return rc;
1898 }
1899
1900 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1901 {
1902         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1903         int rc = X86EMUL_CONTINUE;
1904         int reg = VCPU_REGS_RAX;
1905
1906         while (reg <= VCPU_REGS_RDI) {
1907                 (reg == VCPU_REGS_RSP) ?
1908                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1909
1910                 rc = em_push(ctxt);
1911                 if (rc != X86EMUL_CONTINUE)
1912                         return rc;
1913
1914                 ++reg;
1915         }
1916
1917         return rc;
1918 }
1919
1920 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1921 {
1922         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
1923         return em_push(ctxt);
1924 }
1925
1926 static int em_popa(struct x86_emulate_ctxt *ctxt)
1927 {
1928         int rc = X86EMUL_CONTINUE;
1929         int reg = VCPU_REGS_RDI;
1930         u32 val;
1931
1932         while (reg >= VCPU_REGS_RAX) {
1933                 if (reg == VCPU_REGS_RSP) {
1934                         rsp_increment(ctxt, ctxt->op_bytes);
1935                         --reg;
1936                 }
1937
1938                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
1939                 if (rc != X86EMUL_CONTINUE)
1940                         break;
1941                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
1942                 --reg;
1943         }
1944         return rc;
1945 }
1946
1947 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1948 {
1949         const struct x86_emulate_ops *ops = ctxt->ops;
1950         int rc;
1951         struct desc_ptr dt;
1952         gva_t cs_addr;
1953         gva_t eip_addr;
1954         u16 cs, eip;
1955
1956         /* TODO: Add limit checks */
1957         ctxt->src.val = ctxt->eflags;
1958         rc = em_push(ctxt);
1959         if (rc != X86EMUL_CONTINUE)
1960                 return rc;
1961
1962         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
1963
1964         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1965         rc = em_push(ctxt);
1966         if (rc != X86EMUL_CONTINUE)
1967                 return rc;
1968
1969         ctxt->src.val = ctxt->_eip;
1970         rc = em_push(ctxt);
1971         if (rc != X86EMUL_CONTINUE)
1972                 return rc;
1973
1974         ops->get_idt(ctxt, &dt);
1975
1976         eip_addr = dt.address + (irq << 2);
1977         cs_addr = dt.address + (irq << 2) + 2;
1978
1979         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1980         if (rc != X86EMUL_CONTINUE)
1981                 return rc;
1982
1983         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1984         if (rc != X86EMUL_CONTINUE)
1985                 return rc;
1986
1987         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1988         if (rc != X86EMUL_CONTINUE)
1989                 return rc;
1990
1991         ctxt->_eip = eip;
1992
1993         return rc;
1994 }
1995
1996 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1997 {
1998         int rc;
1999
2000         invalidate_registers(ctxt);
2001         rc = __emulate_int_real(ctxt, irq);
2002         if (rc == X86EMUL_CONTINUE)
2003                 writeback_registers(ctxt);
2004         return rc;
2005 }
2006
2007 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2008 {
2009         switch(ctxt->mode) {
2010         case X86EMUL_MODE_REAL:
2011                 return __emulate_int_real(ctxt, irq);
2012         case X86EMUL_MODE_VM86:
2013         case X86EMUL_MODE_PROT16:
2014         case X86EMUL_MODE_PROT32:
2015         case X86EMUL_MODE_PROT64:
2016         default:
2017                 /* Protected mode interrupts unimplemented yet */
2018                 return X86EMUL_UNHANDLEABLE;
2019         }
2020 }
2021
2022 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2023 {
2024         int rc = X86EMUL_CONTINUE;
2025         unsigned long temp_eip = 0;
2026         unsigned long temp_eflags = 0;
2027         unsigned long cs = 0;
2028         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2029                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2030                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2031                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2032                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2033                              X86_EFLAGS_FIXED;
2034         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2035                                   X86_EFLAGS_VIP;
2036
2037         /* TODO: Add stack limit check */
2038
2039         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2040
2041         if (rc != X86EMUL_CONTINUE)
2042                 return rc;
2043
2044         if (temp_eip & ~0xffff)
2045                 return emulate_gp(ctxt, 0);
2046
2047         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2048
2049         if (rc != X86EMUL_CONTINUE)
2050                 return rc;
2051
2052         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2053
2054         if (rc != X86EMUL_CONTINUE)
2055                 return rc;
2056
2057         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2058
2059         if (rc != X86EMUL_CONTINUE)
2060                 return rc;
2061
2062         ctxt->_eip = temp_eip;
2063
2064         if (ctxt->op_bytes == 4)
2065                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2066         else if (ctxt->op_bytes == 2) {
2067                 ctxt->eflags &= ~0xffff;
2068                 ctxt->eflags |= temp_eflags;
2069         }
2070
2071         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2072         ctxt->eflags |= X86_EFLAGS_FIXED;
2073         ctxt->ops->set_nmi_mask(ctxt, false);
2074
2075         return rc;
2076 }
2077
2078 static int em_iret(struct x86_emulate_ctxt *ctxt)
2079 {
2080         switch(ctxt->mode) {
2081         case X86EMUL_MODE_REAL:
2082                 return emulate_iret_real(ctxt);
2083         case X86EMUL_MODE_VM86:
2084         case X86EMUL_MODE_PROT16:
2085         case X86EMUL_MODE_PROT32:
2086         case X86EMUL_MODE_PROT64:
2087         default:
2088                 /* iret from protected mode unimplemented yet */
2089                 return X86EMUL_UNHANDLEABLE;
2090         }
2091 }
2092
2093 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2094 {
2095         int rc;
2096         unsigned short sel, old_sel;
2097         struct desc_struct old_desc, new_desc;
2098         const struct x86_emulate_ops *ops = ctxt->ops;
2099         u8 cpl = ctxt->ops->cpl(ctxt);
2100
2101         /* Assignment of RIP may only fail in 64-bit mode */
2102         if (ctxt->mode == X86EMUL_MODE_PROT64)
2103                 ops->get_segment(ctxt, &old_sel, &old_desc, NULL,
2104                                  VCPU_SREG_CS);
2105
2106         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2107
2108         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2109                                        X86_TRANSFER_CALL_JMP,
2110                                        &new_desc);
2111         if (rc != X86EMUL_CONTINUE)
2112                 return rc;
2113
2114         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2115         if (rc != X86EMUL_CONTINUE) {
2116                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2117                 /* assigning eip failed; restore the old cs */
2118                 ops->set_segment(ctxt, old_sel, &old_desc, 0, VCPU_SREG_CS);
2119                 return rc;
2120         }
2121         return rc;
2122 }
2123
2124 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2125 {
2126         return assign_eip_near(ctxt, ctxt->src.val);
2127 }
2128
2129 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2130 {
2131         int rc;
2132         long int old_eip;
2133
2134         old_eip = ctxt->_eip;
2135         rc = assign_eip_near(ctxt, ctxt->src.val);
2136         if (rc != X86EMUL_CONTINUE)
2137                 return rc;
2138         ctxt->src.val = old_eip;
2139         rc = em_push(ctxt);
2140         return rc;
2141 }
2142
2143 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2144 {
2145         u64 old = ctxt->dst.orig_val64;
2146
2147         if (ctxt->dst.bytes == 16)
2148                 return X86EMUL_UNHANDLEABLE;
2149
2150         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2151             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2152                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2153                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2154                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2155         } else {
2156                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2157                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2158
2159                 ctxt->eflags |= X86_EFLAGS_ZF;
2160         }
2161         return X86EMUL_CONTINUE;
2162 }
2163
2164 static int em_ret(struct x86_emulate_ctxt *ctxt)
2165 {
2166         int rc;
2167         unsigned long eip;
2168
2169         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2170         if (rc != X86EMUL_CONTINUE)
2171                 return rc;
2172
2173         return assign_eip_near(ctxt, eip);
2174 }
2175
2176 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2177 {
2178         int rc;
2179         unsigned long eip, cs;
2180         u16 old_cs;
2181         int cpl = ctxt->ops->cpl(ctxt);
2182         struct desc_struct old_desc, new_desc;
2183         const struct x86_emulate_ops *ops = ctxt->ops;
2184
2185         if (ctxt->mode == X86EMUL_MODE_PROT64)
2186                 ops->get_segment(ctxt, &old_cs, &old_desc, NULL,
2187                                  VCPU_SREG_CS);
2188
2189         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2190         if (rc != X86EMUL_CONTINUE)
2191                 return rc;
2192         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2193         if (rc != X86EMUL_CONTINUE)
2194                 return rc;
2195         /* Outer-privilege level return is not implemented */
2196         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2197                 return X86EMUL_UNHANDLEABLE;
2198         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2199                                        X86_TRANSFER_RET,
2200                                        &new_desc);
2201         if (rc != X86EMUL_CONTINUE)
2202                 return rc;
2203         rc = assign_eip_far(ctxt, eip, &new_desc);
2204         if (rc != X86EMUL_CONTINUE) {
2205                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2206                 ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
2207         }
2208         return rc;
2209 }
2210
2211 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2212 {
2213         int rc;
2214
2215         rc = em_ret_far(ctxt);
2216         if (rc != X86EMUL_CONTINUE)
2217                 return rc;
2218         rsp_increment(ctxt, ctxt->src.val);
2219         return X86EMUL_CONTINUE;
2220 }
2221
2222 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2223 {
2224         /* Save real source value, then compare EAX against destination. */
2225         ctxt->dst.orig_val = ctxt->dst.val;
2226         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2227         ctxt->src.orig_val = ctxt->src.val;
2228         ctxt->src.val = ctxt->dst.orig_val;
2229         fastop(ctxt, em_cmp);
2230
2231         if (ctxt->eflags & X86_EFLAGS_ZF) {
2232                 /* Success: write back to memory; no update of EAX */
2233                 ctxt->src.type = OP_NONE;
2234                 ctxt->dst.val = ctxt->src.orig_val;
2235         } else {
2236                 /* Failure: write the value we saw to EAX. */
2237                 ctxt->src.type = OP_REG;
2238                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2239                 ctxt->src.val = ctxt->dst.orig_val;
2240                 /* Create write-cycle to dest by writing the same value */
2241                 ctxt->dst.val = ctxt->dst.orig_val;
2242         }
2243         return X86EMUL_CONTINUE;
2244 }
2245
2246 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2247 {
2248         int seg = ctxt->src2.val;
2249         unsigned short sel;
2250         int rc;
2251
2252         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2253
2254         rc = load_segment_descriptor(ctxt, sel, seg);
2255         if (rc != X86EMUL_CONTINUE)
2256                 return rc;
2257
2258         ctxt->dst.val = ctxt->src.val;
2259         return rc;
2260 }
2261
2262 static void
2263 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2264                         struct desc_struct *cs, struct desc_struct *ss)
2265 {
2266         cs->l = 0;              /* will be adjusted later */
2267         set_desc_base(cs, 0);   /* flat segment */
2268         cs->g = 1;              /* 4kb granularity */
2269         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2270         cs->type = 0x0b;        /* Read, Execute, Accessed */
2271         cs->s = 1;
2272         cs->dpl = 0;            /* will be adjusted later */
2273         cs->p = 1;
2274         cs->d = 1;
2275         cs->avl = 0;
2276
2277         set_desc_base(ss, 0);   /* flat segment */
2278         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2279         ss->g = 1;              /* 4kb granularity */
2280         ss->s = 1;
2281         ss->type = 0x03;        /* Read/Write, Accessed */
2282         ss->d = 1;              /* 32bit stack segment */
2283         ss->dpl = 0;
2284         ss->p = 1;
2285         ss->l = 0;
2286         ss->avl = 0;
2287 }
2288
2289 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2290 {
2291         u32 eax, ebx, ecx, edx;
2292
2293         eax = ecx = 0;
2294         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2295         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2296                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2297                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2298 }
2299
2300 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2301 {
2302         const struct x86_emulate_ops *ops = ctxt->ops;
2303         u32 eax, ebx, ecx, edx;
2304
2305         /*
2306          * syscall should always be enabled in longmode - so only become
2307          * vendor specific (cpuid) if other modes are active...
2308          */
2309         if (ctxt->mode == X86EMUL_MODE_PROT64)
2310                 return true;
2311
2312         eax = 0x00000000;
2313         ecx = 0x00000000;
2314         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2315         /*
2316          * Intel ("GenuineIntel")
2317          * remark: Intel CPUs only support "syscall" in 64bit
2318          * longmode. Also an 64bit guest with a
2319          * 32bit compat-app running will #UD !! While this
2320          * behaviour can be fixed (by emulating) into AMD
2321          * response - CPUs of AMD can't behave like Intel.
2322          */
2323         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2324             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2325             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2326                 return false;
2327
2328         /* AMD ("AuthenticAMD") */
2329         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2330             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2331             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2332                 return true;
2333
2334         /* AMD ("AMDisbetter!") */
2335         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2336             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2337             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2338                 return true;
2339
2340         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2341         return false;
2342 }
2343
2344 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2345 {
2346         const struct x86_emulate_ops *ops = ctxt->ops;
2347         struct desc_struct cs, ss;
2348         u64 msr_data;
2349         u16 cs_sel, ss_sel;
2350         u64 efer = 0;
2351
2352         /* syscall is not available in real mode */
2353         if (ctxt->mode == X86EMUL_MODE_REAL ||
2354             ctxt->mode == X86EMUL_MODE_VM86)
2355                 return emulate_ud(ctxt);
2356
2357         if (!(em_syscall_is_enabled(ctxt)))
2358                 return emulate_ud(ctxt);
2359
2360         ops->get_msr(ctxt, MSR_EFER, &efer);
2361         setup_syscalls_segments(ctxt, &cs, &ss);
2362
2363         if (!(efer & EFER_SCE))
2364                 return emulate_ud(ctxt);
2365
2366         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2367         msr_data >>= 32;
2368         cs_sel = (u16)(msr_data & 0xfffc);
2369         ss_sel = (u16)(msr_data + 8);
2370
2371         if (efer & EFER_LMA) {
2372                 cs.d = 0;
2373                 cs.l = 1;
2374         }
2375         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2376         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2377
2378         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2379         if (efer & EFER_LMA) {
2380 #ifdef CONFIG_X86_64
2381                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2382
2383                 ops->get_msr(ctxt,
2384                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2385                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2386                 ctxt->_eip = msr_data;
2387
2388                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2389                 ctxt->eflags &= ~msr_data;
2390                 ctxt->eflags |= X86_EFLAGS_FIXED;
2391 #endif
2392         } else {
2393                 /* legacy mode */
2394                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2395                 ctxt->_eip = (u32)msr_data;
2396
2397                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2398         }
2399
2400         return X86EMUL_CONTINUE;
2401 }
2402
2403 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2404 {
2405         const struct x86_emulate_ops *ops = ctxt->ops;
2406         struct desc_struct cs, ss;
2407         u64 msr_data;
2408         u16 cs_sel, ss_sel;
2409         u64 efer = 0;
2410
2411         ops->get_msr(ctxt, MSR_EFER, &efer);
2412         /* inject #GP if in real mode */
2413         if (ctxt->mode == X86EMUL_MODE_REAL)
2414                 return emulate_gp(ctxt, 0);
2415
2416         /*
2417          * Not recognized on AMD in compat mode (but is recognized in legacy
2418          * mode).
2419          */
2420         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2421             && !vendor_intel(ctxt))
2422                 return emulate_ud(ctxt);
2423
2424         /* sysenter/sysexit have not been tested in 64bit mode. */
2425         if (ctxt->mode == X86EMUL_MODE_PROT64)
2426                 return X86EMUL_UNHANDLEABLE;
2427
2428         setup_syscalls_segments(ctxt, &cs, &ss);
2429
2430         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2431         if ((msr_data & 0xfffc) == 0x0)
2432                 return emulate_gp(ctxt, 0);
2433
2434         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2435         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2436         ss_sel = cs_sel + 8;
2437         if (efer & EFER_LMA) {
2438                 cs.d = 0;
2439                 cs.l = 1;
2440         }
2441
2442         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2443         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2444
2445         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2446         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2447
2448         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2449         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2450                                                               (u32)msr_data;
2451
2452         return X86EMUL_CONTINUE;
2453 }
2454
2455 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2456 {
2457         const struct x86_emulate_ops *ops = ctxt->ops;
2458         struct desc_struct cs, ss;
2459         u64 msr_data, rcx, rdx;
2460         int usermode;
2461         u16 cs_sel = 0, ss_sel = 0;
2462
2463         /* inject #GP if in real mode or Virtual 8086 mode */
2464         if (ctxt->mode == X86EMUL_MODE_REAL ||
2465             ctxt->mode == X86EMUL_MODE_VM86)
2466                 return emulate_gp(ctxt, 0);
2467
2468         setup_syscalls_segments(ctxt, &cs, &ss);
2469
2470         if ((ctxt->rex_prefix & 0x8) != 0x0)
2471                 usermode = X86EMUL_MODE_PROT64;
2472         else
2473                 usermode = X86EMUL_MODE_PROT32;
2474
2475         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2476         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2477
2478         cs.dpl = 3;
2479         ss.dpl = 3;
2480         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2481         switch (usermode) {
2482         case X86EMUL_MODE_PROT32:
2483                 cs_sel = (u16)(msr_data + 16);
2484                 if ((msr_data & 0xfffc) == 0x0)
2485                         return emulate_gp(ctxt, 0);
2486                 ss_sel = (u16)(msr_data + 24);
2487                 rcx = (u32)rcx;
2488                 rdx = (u32)rdx;
2489                 break;
2490         case X86EMUL_MODE_PROT64:
2491                 cs_sel = (u16)(msr_data + 32);
2492                 if (msr_data == 0x0)
2493                         return emulate_gp(ctxt, 0);
2494                 ss_sel = cs_sel + 8;
2495                 cs.d = 0;
2496                 cs.l = 1;
2497                 if (is_noncanonical_address(rcx) ||
2498                     is_noncanonical_address(rdx))
2499                         return emulate_gp(ctxt, 0);
2500                 break;
2501         }
2502         cs_sel |= SEGMENT_RPL_MASK;
2503         ss_sel |= SEGMENT_RPL_MASK;
2504
2505         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2506         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2507
2508         ctxt->_eip = rdx;
2509         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2510
2511         return X86EMUL_CONTINUE;
2512 }
2513
2514 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2515 {
2516         int iopl;
2517         if (ctxt->mode == X86EMUL_MODE_REAL)
2518                 return false;
2519         if (ctxt->mode == X86EMUL_MODE_VM86)
2520                 return true;
2521         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2522         return ctxt->ops->cpl(ctxt) > iopl;
2523 }
2524
2525 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2526                                             u16 port, u16 len)
2527 {
2528         const struct x86_emulate_ops *ops = ctxt->ops;
2529         struct desc_struct tr_seg;
2530         u32 base3;
2531         int r;
2532         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2533         unsigned mask = (1 << len) - 1;
2534         unsigned long base;
2535
2536         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2537         if (!tr_seg.p)
2538                 return false;
2539         if (desc_limit_scaled(&tr_seg) < 103)
2540                 return false;
2541         base = get_desc_base(&tr_seg);
2542 #ifdef CONFIG_X86_64
2543         base |= ((u64)base3) << 32;
2544 #endif
2545         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2546         if (r != X86EMUL_CONTINUE)
2547                 return false;
2548         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2549                 return false;
2550         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2551         if (r != X86EMUL_CONTINUE)
2552                 return false;
2553         if ((perm >> bit_idx) & mask)
2554                 return false;
2555         return true;
2556 }
2557
2558 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2559                                  u16 port, u16 len)
2560 {
2561         if (ctxt->perm_ok)
2562                 return true;
2563
2564         if (emulator_bad_iopl(ctxt))
2565                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2566                         return false;
2567
2568         ctxt->perm_ok = true;
2569
2570         return true;
2571 }
2572
2573 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2574                                 struct tss_segment_16 *tss)
2575 {
2576         tss->ip = ctxt->_eip;
2577         tss->flag = ctxt->eflags;
2578         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2579         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2580         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2581         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2582         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2583         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2584         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2585         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2586
2587         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2588         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2589         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2590         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2591         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2592 }
2593
2594 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2595                                  struct tss_segment_16 *tss)
2596 {
2597         int ret;
2598         u8 cpl;
2599
2600         ctxt->_eip = tss->ip;
2601         ctxt->eflags = tss->flag | 2;
2602         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2603         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2604         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2605         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2606         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2607         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2608         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2609         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2610
2611         /*
2612          * SDM says that segment selectors are loaded before segment
2613          * descriptors
2614          */
2615         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2616         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2617         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2618         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2619         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2620
2621         cpl = tss->cs & 3;
2622
2623         /*
2624          * Now load segment descriptors. If fault happens at this stage
2625          * it is handled in a context of new task
2626          */
2627         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2628                                         X86_TRANSFER_TASK_SWITCH, NULL);
2629         if (ret != X86EMUL_CONTINUE)
2630                 return ret;
2631         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2632                                         X86_TRANSFER_TASK_SWITCH, NULL);
2633         if (ret != X86EMUL_CONTINUE)
2634                 return ret;
2635         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2636                                         X86_TRANSFER_TASK_SWITCH, NULL);
2637         if (ret != X86EMUL_CONTINUE)
2638                 return ret;
2639         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2640                                         X86_TRANSFER_TASK_SWITCH, NULL);
2641         if (ret != X86EMUL_CONTINUE)
2642                 return ret;
2643         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2644                                         X86_TRANSFER_TASK_SWITCH, NULL);
2645         if (ret != X86EMUL_CONTINUE)
2646                 return ret;
2647
2648         return X86EMUL_CONTINUE;
2649 }
2650
2651 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2652                           u16 tss_selector, u16 old_tss_sel,
2653                           ulong old_tss_base, struct desc_struct *new_desc)
2654 {
2655         const struct x86_emulate_ops *ops = ctxt->ops;
2656         struct tss_segment_16 tss_seg;
2657         int ret;
2658         u32 new_tss_base = get_desc_base(new_desc);
2659
2660         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2661                             &ctxt->exception);
2662         if (ret != X86EMUL_CONTINUE)
2663                 return ret;
2664
2665         save_state_to_tss16(ctxt, &tss_seg);
2666
2667         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2668                              &ctxt->exception);
2669         if (ret != X86EMUL_CONTINUE)
2670                 return ret;
2671
2672         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2673                             &ctxt->exception);
2674         if (ret != X86EMUL_CONTINUE)
2675                 return ret;
2676
2677         if (old_tss_sel != 0xffff) {
2678                 tss_seg.prev_task_link = old_tss_sel;
2679
2680                 ret = ops->write_std(ctxt, new_tss_base,
2681                                      &tss_seg.prev_task_link,
2682                                      sizeof tss_seg.prev_task_link,
2683                                      &ctxt->exception);
2684                 if (ret != X86EMUL_CONTINUE)
2685                         return ret;
2686         }
2687
2688         return load_state_from_tss16(ctxt, &tss_seg);
2689 }
2690
2691 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2692                                 struct tss_segment_32 *tss)
2693 {
2694         /* CR3 and ldt selector are not saved intentionally */
2695         tss->eip = ctxt->_eip;
2696         tss->eflags = ctxt->eflags;
2697         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2698         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2699         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2700         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2701         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2702         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2703         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2704         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2705
2706         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2707         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2708         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2709         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2710         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2711         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2712 }
2713
2714 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2715                                  struct tss_segment_32 *tss)
2716 {
2717         int ret;
2718         u8 cpl;
2719
2720         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2721                 return emulate_gp(ctxt, 0);
2722         ctxt->_eip = tss->eip;
2723         ctxt->eflags = tss->eflags | 2;
2724
2725         /* General purpose registers */
2726         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2727         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2728         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2729         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2730         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2731         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2732         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2733         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2734
2735         /*
2736          * SDM says that segment selectors are loaded before segment
2737          * descriptors.  This is important because CPL checks will
2738          * use CS.RPL.
2739          */
2740         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2741         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2742         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2743         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2744         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2745         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2746         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2747
2748         /*
2749          * If we're switching between Protected Mode and VM86, we need to make
2750          * sure to update the mode before loading the segment descriptors so
2751          * that the selectors are interpreted correctly.
2752          */
2753         if (ctxt->eflags & X86_EFLAGS_VM) {
2754                 ctxt->mode = X86EMUL_MODE_VM86;
2755                 cpl = 3;
2756         } else {
2757                 ctxt->mode = X86EMUL_MODE_PROT32;
2758                 cpl = tss->cs & 3;
2759         }
2760
2761         /*
2762          * Now load segment descriptors. If fault happenes at this stage
2763          * it is handled in a context of new task
2764          */
2765         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
2766                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
2767         if (ret != X86EMUL_CONTINUE)
2768                 return ret;
2769         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2770                                         X86_TRANSFER_TASK_SWITCH, NULL);
2771         if (ret != X86EMUL_CONTINUE)
2772                 return ret;
2773         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2774                                         X86_TRANSFER_TASK_SWITCH, NULL);
2775         if (ret != X86EMUL_CONTINUE)
2776                 return ret;
2777         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2778                                         X86_TRANSFER_TASK_SWITCH, NULL);
2779         if (ret != X86EMUL_CONTINUE)
2780                 return ret;
2781         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2782                                         X86_TRANSFER_TASK_SWITCH, NULL);
2783         if (ret != X86EMUL_CONTINUE)
2784                 return ret;
2785         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
2786                                         X86_TRANSFER_TASK_SWITCH, NULL);
2787         if (ret != X86EMUL_CONTINUE)
2788                 return ret;
2789         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
2790                                         X86_TRANSFER_TASK_SWITCH, NULL);
2791
2792         return ret;
2793 }
2794
2795 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2796                           u16 tss_selector, u16 old_tss_sel,
2797                           ulong old_tss_base, struct desc_struct *new_desc)
2798 {
2799         const struct x86_emulate_ops *ops = ctxt->ops;
2800         struct tss_segment_32 tss_seg;
2801         int ret;
2802         u32 new_tss_base = get_desc_base(new_desc);
2803         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2804         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2805
2806         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2807                             &ctxt->exception);
2808         if (ret != X86EMUL_CONTINUE)
2809                 return ret;
2810
2811         save_state_to_tss32(ctxt, &tss_seg);
2812
2813         /* Only GP registers and segment selectors are saved */
2814         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2815                              ldt_sel_offset - eip_offset, &ctxt->exception);
2816         if (ret != X86EMUL_CONTINUE)
2817                 return ret;
2818
2819         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2820                             &ctxt->exception);
2821         if (ret != X86EMUL_CONTINUE)
2822                 return ret;
2823
2824         if (old_tss_sel != 0xffff) {
2825                 tss_seg.prev_task_link = old_tss_sel;
2826
2827                 ret = ops->write_std(ctxt, new_tss_base,
2828                                      &tss_seg.prev_task_link,
2829                                      sizeof tss_seg.prev_task_link,
2830                                      &ctxt->exception);
2831                 if (ret != X86EMUL_CONTINUE)
2832                         return ret;
2833         }
2834
2835         return load_state_from_tss32(ctxt, &tss_seg);
2836 }
2837
2838 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2839                                    u16 tss_selector, int idt_index, int reason,
2840                                    bool has_error_code, u32 error_code)
2841 {
2842         const struct x86_emulate_ops *ops = ctxt->ops;
2843         struct desc_struct curr_tss_desc, next_tss_desc;
2844         int ret;
2845         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2846         ulong old_tss_base =
2847                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2848         u32 desc_limit;
2849         ulong desc_addr, dr7;
2850
2851         /* FIXME: old_tss_base == ~0 ? */
2852
2853         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2854         if (ret != X86EMUL_CONTINUE)
2855                 return ret;
2856         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2857         if (ret != X86EMUL_CONTINUE)
2858                 return ret;
2859
2860         /* FIXME: check that next_tss_desc is tss */
2861
2862         /*
2863          * Check privileges. The three cases are task switch caused by...
2864          *
2865          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2866          * 2. Exception/IRQ/iret: No check is performed
2867          * 3. jmp/call to TSS/task-gate: No check is performed since the
2868          *    hardware checks it before exiting.
2869          */
2870         if (reason == TASK_SWITCH_GATE) {
2871                 if (idt_index != -1) {
2872                         /* Software interrupts */
2873                         struct desc_struct task_gate_desc;
2874                         int dpl;
2875
2876                         ret = read_interrupt_descriptor(ctxt, idt_index,
2877                                                         &task_gate_desc);
2878                         if (ret != X86EMUL_CONTINUE)
2879                                 return ret;
2880
2881                         dpl = task_gate_desc.dpl;
2882                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2883                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2884                 }
2885         }
2886
2887         desc_limit = desc_limit_scaled(&next_tss_desc);
2888         if (!next_tss_desc.p ||
2889             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2890              desc_limit < 0x2b)) {
2891                 return emulate_ts(ctxt, tss_selector & 0xfffc);
2892         }
2893
2894         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2895                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2896                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2897         }
2898
2899         if (reason == TASK_SWITCH_IRET)
2900                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2901
2902         /* set back link to prev task only if NT bit is set in eflags
2903            note that old_tss_sel is not used after this point */
2904         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2905                 old_tss_sel = 0xffff;
2906
2907         if (next_tss_desc.type & 8)
2908                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2909                                      old_tss_base, &next_tss_desc);
2910         else
2911                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2912                                      old_tss_base, &next_tss_desc);
2913         if (ret != X86EMUL_CONTINUE)
2914                 return ret;
2915
2916         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2917                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2918
2919         if (reason != TASK_SWITCH_IRET) {
2920                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2921                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2922         }
2923
2924         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2925         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2926
2927         if (has_error_code) {
2928                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2929                 ctxt->lock_prefix = 0;
2930                 ctxt->src.val = (unsigned long) error_code;
2931                 ret = em_push(ctxt);
2932         }
2933
2934         ops->get_dr(ctxt, 7, &dr7);
2935         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
2936
2937         return ret;
2938 }
2939
2940 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2941                          u16 tss_selector, int idt_index, int reason,
2942                          bool has_error_code, u32 error_code)
2943 {
2944         int rc;
2945
2946         invalidate_registers(ctxt);
2947         ctxt->_eip = ctxt->eip;
2948         ctxt->dst.type = OP_NONE;
2949
2950         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2951                                      has_error_code, error_code);
2952
2953         if (rc == X86EMUL_CONTINUE) {
2954                 ctxt->eip = ctxt->_eip;
2955                 writeback_registers(ctxt);
2956         }
2957
2958         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2959 }
2960
2961 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2962                 struct operand *op)
2963 {
2964         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
2965
2966         register_address_increment(ctxt, reg, df * op->bytes);
2967         op->addr.mem.ea = register_address(ctxt, reg);
2968 }
2969
2970 static int em_das(struct x86_emulate_ctxt *ctxt)
2971 {
2972         u8 al, old_al;
2973         bool af, cf, old_cf;
2974
2975         cf = ctxt->eflags & X86_EFLAGS_CF;
2976         al = ctxt->dst.val;
2977
2978         old_al = al;
2979         old_cf = cf;
2980         cf = false;
2981         af = ctxt->eflags & X86_EFLAGS_AF;
2982         if ((al & 0x0f) > 9 || af) {
2983                 al -= 6;
2984                 cf = old_cf | (al >= 250);
2985                 af = true;
2986         } else {
2987                 af = false;
2988         }
2989         if (old_al > 0x99 || old_cf) {
2990                 al -= 0x60;
2991                 cf = true;
2992         }
2993
2994         ctxt->dst.val = al;
2995         /* Set PF, ZF, SF */
2996         ctxt->src.type = OP_IMM;
2997         ctxt->src.val = 0;
2998         ctxt->src.bytes = 1;
2999         fastop(ctxt, em_or);
3000         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3001         if (cf)
3002                 ctxt->eflags |= X86_EFLAGS_CF;
3003         if (af)
3004                 ctxt->eflags |= X86_EFLAGS_AF;
3005         return X86EMUL_CONTINUE;
3006 }
3007
3008 static int em_aam(struct x86_emulate_ctxt *ctxt)
3009 {
3010         u8 al, ah;
3011
3012         if (ctxt->src.val == 0)
3013                 return emulate_de(ctxt);
3014
3015         al = ctxt->dst.val & 0xff;
3016         ah = al / ctxt->src.val;
3017         al %= ctxt->src.val;
3018
3019         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3020
3021         /* Set PF, ZF, SF */
3022         ctxt->src.type = OP_IMM;
3023         ctxt->src.val = 0;
3024         ctxt->src.bytes = 1;
3025         fastop(ctxt, em_or);
3026
3027         return X86EMUL_CONTINUE;
3028 }
3029
3030 static int em_aad(struct x86_emulate_ctxt *ctxt)
3031 {
3032         u8 al = ctxt->dst.val & 0xff;
3033         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3034
3035         al = (al + (ah * ctxt->src.val)) & 0xff;
3036
3037         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3038
3039         /* Set PF, ZF, SF */
3040         ctxt->src.type = OP_IMM;
3041         ctxt->src.val = 0;
3042         ctxt->src.bytes = 1;
3043         fastop(ctxt, em_or);
3044
3045         return X86EMUL_CONTINUE;
3046 }
3047
3048 static int em_call(struct x86_emulate_ctxt *ctxt)
3049 {
3050         int rc;
3051         long rel = ctxt->src.val;
3052
3053         ctxt->src.val = (unsigned long)ctxt->_eip;
3054         rc = jmp_rel(ctxt, rel);
3055         if (rc != X86EMUL_CONTINUE)
3056                 return rc;
3057         return em_push(ctxt);
3058 }
3059
3060 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3061 {
3062         u16 sel, old_cs;
3063         ulong old_eip;
3064         int rc;
3065         struct desc_struct old_desc, new_desc;
3066         const struct x86_emulate_ops *ops = ctxt->ops;
3067         int cpl = ctxt->ops->cpl(ctxt);
3068         enum x86emul_mode prev_mode = ctxt->mode;
3069
3070         old_eip = ctxt->_eip;
3071         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3072
3073         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3074         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3075                                        X86_TRANSFER_CALL_JMP, &new_desc);
3076         if (rc != X86EMUL_CONTINUE)
3077                 return rc;
3078
3079         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3080         if (rc != X86EMUL_CONTINUE)
3081                 goto fail;
3082
3083         ctxt->src.val = old_cs;
3084         rc = em_push(ctxt);
3085         if (rc != X86EMUL_CONTINUE)
3086                 goto fail;
3087
3088         ctxt->src.val = old_eip;
3089         rc = em_push(ctxt);
3090         /* If we failed, we tainted the memory, but the very least we should
3091            restore cs */
3092         if (rc != X86EMUL_CONTINUE) {
3093                 pr_warn_once("faulting far call emulation tainted memory\n");
3094                 goto fail;
3095         }
3096         return rc;
3097 fail:
3098         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3099         ctxt->mode = prev_mode;
3100         return rc;
3101
3102 }
3103
3104 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3105 {
3106         int rc;
3107         unsigned long eip;
3108
3109         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3110         if (rc != X86EMUL_CONTINUE)
3111                 return rc;
3112         rc = assign_eip_near(ctxt, eip);
3113         if (rc != X86EMUL_CONTINUE)
3114                 return rc;
3115         rsp_increment(ctxt, ctxt->src.val);
3116         return X86EMUL_CONTINUE;
3117 }
3118
3119 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3120 {
3121         /* Write back the register source. */
3122         ctxt->src.val = ctxt->dst.val;
3123         write_register_operand(&ctxt->src);
3124
3125         /* Write back the memory destination with implicit LOCK prefix. */
3126         ctxt->dst.val = ctxt->src.orig_val;
3127         ctxt->lock_prefix = 1;
3128         return X86EMUL_CONTINUE;
3129 }
3130
3131 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3132 {
3133         ctxt->dst.val = ctxt->src2.val;
3134         return fastop(ctxt, em_imul);
3135 }
3136
3137 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3138 {
3139         ctxt->dst.type = OP_REG;
3140         ctxt->dst.bytes = ctxt->src.bytes;
3141         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3142         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3143
3144         return X86EMUL_CONTINUE;
3145 }
3146
3147 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3148 {
3149         u64 tsc = 0;
3150
3151         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3152         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3153         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3154         return X86EMUL_CONTINUE;
3155 }
3156
3157 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3158 {
3159         u64 pmc;
3160
3161         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3162                 return emulate_gp(ctxt, 0);
3163         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3164         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3165         return X86EMUL_CONTINUE;
3166 }
3167
3168 static int em_mov(struct x86_emulate_ctxt *ctxt)
3169 {
3170         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3171         return X86EMUL_CONTINUE;
3172 }
3173
3174 #define FFL(x) bit(X86_FEATURE_##x)
3175
3176 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3177 {
3178         u32 ebx, ecx, edx, eax = 1;
3179         u16 tmp;
3180
3181         /*
3182          * Check MOVBE is set in the guest-visible CPUID leaf.
3183          */
3184         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3185         if (!(ecx & FFL(MOVBE)))
3186                 return emulate_ud(ctxt);
3187
3188         switch (ctxt->op_bytes) {
3189         case 2:
3190                 /*
3191                  * From MOVBE definition: "...When the operand size is 16 bits,
3192                  * the upper word of the destination register remains unchanged
3193                  * ..."
3194                  *
3195                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3196                  * rules so we have to do the operation almost per hand.
3197                  */
3198                 tmp = (u16)ctxt->src.val;
3199                 ctxt->dst.val &= ~0xffffUL;
3200                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3201                 break;
3202         case 4:
3203                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3204                 break;
3205         case 8:
3206                 ctxt->dst.val = swab64(ctxt->src.val);
3207                 break;
3208         default:
3209                 BUG();
3210         }
3211         return X86EMUL_CONTINUE;
3212 }
3213
3214 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3215 {
3216         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3217                 return emulate_gp(ctxt, 0);
3218
3219         /* Disable writeback. */
3220         ctxt->dst.type = OP_NONE;
3221         return X86EMUL_CONTINUE;
3222 }
3223
3224 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3225 {
3226         unsigned long val;
3227
3228         if (ctxt->mode == X86EMUL_MODE_PROT64)
3229                 val = ctxt->src.val & ~0ULL;
3230         else
3231                 val = ctxt->src.val & ~0U;
3232
3233         /* #UD condition is already handled. */
3234         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3235                 return emulate_gp(ctxt, 0);
3236
3237         /* Disable writeback. */
3238         ctxt->dst.type = OP_NONE;
3239         return X86EMUL_CONTINUE;
3240 }
3241
3242 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3243 {
3244         u64 msr_data;
3245
3246         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3247                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3248         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3249                 return emulate_gp(ctxt, 0);
3250
3251         return X86EMUL_CONTINUE;
3252 }
3253
3254 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3255 {
3256         u64 msr_data;
3257
3258         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3259                 return emulate_gp(ctxt, 0);
3260
3261         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3262         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3263         return X86EMUL_CONTINUE;
3264 }
3265
3266 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3267 {
3268         if (ctxt->modrm_reg > VCPU_SREG_GS)
3269                 return emulate_ud(ctxt);
3270
3271         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3272         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3273                 ctxt->dst.bytes = 2;
3274         return X86EMUL_CONTINUE;
3275 }
3276
3277 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3278 {
3279         u16 sel = ctxt->src.val;
3280
3281         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3282                 return emulate_ud(ctxt);
3283
3284         if (ctxt->modrm_reg == VCPU_SREG_SS)
3285                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3286
3287         /* Disable writeback. */
3288         ctxt->dst.type = OP_NONE;
3289         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3290 }
3291
3292 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3293 {
3294         u16 sel = ctxt->src.val;
3295
3296         /* Disable writeback. */
3297         ctxt->dst.type = OP_NONE;
3298         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3299 }
3300
3301 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3302 {
3303         u16 sel = ctxt->src.val;
3304
3305         /* Disable writeback. */
3306         ctxt->dst.type = OP_NONE;
3307         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3308 }
3309
3310 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3311 {
3312         int rc;
3313         ulong linear;
3314
3315         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3316         if (rc == X86EMUL_CONTINUE)
3317                 ctxt->ops->invlpg(ctxt, linear);
3318         /* Disable writeback. */
3319         ctxt->dst.type = OP_NONE;
3320         return X86EMUL_CONTINUE;
3321 }
3322
3323 static int em_clts(struct x86_emulate_ctxt *ctxt)
3324 {
3325         ulong cr0;
3326
3327         cr0 = ctxt->ops->get_cr(ctxt, 0);
3328         cr0 &= ~X86_CR0_TS;
3329         ctxt->ops->set_cr(ctxt, 0, cr0);
3330         return X86EMUL_CONTINUE;
3331 }
3332
3333 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3334 {
3335         int rc = ctxt->ops->fix_hypercall(ctxt);
3336
3337         if (rc != X86EMUL_CONTINUE)
3338                 return rc;
3339
3340         /* Let the processor re-execute the fixed hypercall */
3341         ctxt->_eip = ctxt->eip;
3342         /* Disable writeback. */
3343         ctxt->dst.type = OP_NONE;
3344         return X86EMUL_CONTINUE;
3345 }
3346
3347 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3348                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3349                                               struct desc_ptr *ptr))
3350 {
3351         struct desc_ptr desc_ptr;
3352
3353         if (ctxt->mode == X86EMUL_MODE_PROT64)
3354                 ctxt->op_bytes = 8;
3355         get(ctxt, &desc_ptr);
3356         if (ctxt->op_bytes == 2) {
3357                 ctxt->op_bytes = 4;
3358                 desc_ptr.address &= 0x00ffffff;
3359         }
3360         /* Disable writeback. */
3361         ctxt->dst.type = OP_NONE;
3362         return segmented_write(ctxt, ctxt->dst.addr.mem,
3363                                &desc_ptr, 2 + ctxt->op_bytes);
3364 }
3365
3366 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3367 {
3368         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3369 }
3370
3371 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3372 {
3373         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3374 }
3375
3376 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3377 {
3378         struct desc_ptr desc_ptr;
3379         int rc;
3380
3381         if (ctxt->mode == X86EMUL_MODE_PROT64)
3382                 ctxt->op_bytes = 8;
3383         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3384                              &desc_ptr.size, &desc_ptr.address,
3385                              ctxt->op_bytes);
3386         if (rc != X86EMUL_CONTINUE)
3387                 return rc;
3388         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3389             is_noncanonical_address(desc_ptr.address))
3390                 return emulate_gp(ctxt, 0);
3391         if (lgdt)
3392                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3393         else
3394                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3395         /* Disable writeback. */
3396         ctxt->dst.type = OP_NONE;
3397         return X86EMUL_CONTINUE;
3398 }
3399
3400 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3401 {
3402         return em_lgdt_lidt(ctxt, true);
3403 }
3404
3405 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3406 {
3407         return em_lgdt_lidt(ctxt, false);
3408 }
3409
3410 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3411 {
3412         if (ctxt->dst.type == OP_MEM)
3413                 ctxt->dst.bytes = 2;
3414         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3415         return X86EMUL_CONTINUE;
3416 }
3417
3418 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3419 {
3420         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3421                           | (ctxt->src.val & 0x0f));
3422         ctxt->dst.type = OP_NONE;
3423         return X86EMUL_CONTINUE;
3424 }
3425
3426 static int em_loop(struct x86_emulate_ctxt *ctxt)
3427 {
3428         int rc = X86EMUL_CONTINUE;
3429
3430         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3431         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3432             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3433                 rc = jmp_rel(ctxt, ctxt->src.val);
3434
3435         return rc;
3436 }
3437
3438 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3439 {
3440         int rc = X86EMUL_CONTINUE;
3441
3442         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3443                 rc = jmp_rel(ctxt, ctxt->src.val);
3444
3445         return rc;
3446 }
3447
3448 static int em_in(struct x86_emulate_ctxt *ctxt)
3449 {
3450         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3451                              &ctxt->dst.val))
3452                 return X86EMUL_IO_NEEDED;
3453
3454         return X86EMUL_CONTINUE;
3455 }
3456
3457 static int em_out(struct x86_emulate_ctxt *ctxt)
3458 {
3459         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3460                                     &ctxt->src.val, 1);
3461         /* Disable writeback. */
3462         ctxt->dst.type = OP_NONE;
3463         return X86EMUL_CONTINUE;
3464 }
3465
3466 static int em_cli(struct x86_emulate_ctxt *ctxt)
3467 {
3468         if (emulator_bad_iopl(ctxt))
3469                 return emulate_gp(ctxt, 0);
3470
3471         ctxt->eflags &= ~X86_EFLAGS_IF;
3472         return X86EMUL_CONTINUE;
3473 }
3474
3475 static int em_sti(struct x86_emulate_ctxt *ctxt)
3476 {
3477         if (emulator_bad_iopl(ctxt))
3478                 return emulate_gp(ctxt, 0);
3479
3480         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3481         ctxt->eflags |= X86_EFLAGS_IF;
3482         return X86EMUL_CONTINUE;
3483 }
3484
3485 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3486 {
3487         u32 eax, ebx, ecx, edx;
3488
3489         eax = reg_read(ctxt, VCPU_REGS_RAX);
3490         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3491         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3492         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3493         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3494         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3495         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3496         return X86EMUL_CONTINUE;
3497 }
3498
3499 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3500 {
3501         u32 flags;
3502
3503         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3504                 X86_EFLAGS_SF;
3505         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3506
3507         ctxt->eflags &= ~0xffUL;
3508         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3509         return X86EMUL_CONTINUE;
3510 }
3511
3512 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3513 {
3514         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3515         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3516         return X86EMUL_CONTINUE;
3517 }
3518
3519 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3520 {
3521         switch (ctxt->op_bytes) {
3522 #ifdef CONFIG_X86_64
3523         case 8:
3524                 asm("bswap %0" : "+r"(ctxt->dst.val));
3525                 break;
3526 #endif
3527         default:
3528                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3529                 break;
3530         }
3531         return X86EMUL_CONTINUE;
3532 }
3533
3534 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3535 {
3536         /* emulating clflush regardless of cpuid */
3537         return X86EMUL_CONTINUE;
3538 }
3539
3540 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
3541 {
3542         ctxt->dst.val = (s32) ctxt->src.val;
3543         return X86EMUL_CONTINUE;
3544 }
3545
3546 static bool valid_cr(int nr)
3547 {
3548         switch (nr) {
3549         case 0:
3550         case 2 ... 4:
3551         case 8:
3552                 return true;
3553         default:
3554                 return false;
3555         }
3556 }
3557
3558 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3559 {
3560         if (!valid_cr(ctxt->modrm_reg))
3561                 return emulate_ud(ctxt);
3562
3563         return X86EMUL_CONTINUE;
3564 }
3565
3566 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3567 {
3568         u64 new_val = ctxt->src.val64;
3569         int cr = ctxt->modrm_reg;
3570         u64 efer = 0;
3571
3572         static u64 cr_reserved_bits[] = {
3573                 0xffffffff00000000ULL,
3574                 0, 0, 0, /* CR3 checked later */
3575                 CR4_RESERVED_BITS,
3576                 0, 0, 0,
3577                 CR8_RESERVED_BITS,
3578         };
3579
3580         if (!valid_cr(cr))
3581                 return emulate_ud(ctxt);
3582
3583         if (new_val & cr_reserved_bits[cr])
3584                 return emulate_gp(ctxt, 0);
3585
3586         switch (cr) {
3587         case 0: {
3588                 u64 cr4;
3589                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3590                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3591                         return emulate_gp(ctxt, 0);
3592
3593                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3594                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3595
3596                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3597                     !(cr4 & X86_CR4_PAE))
3598                         return emulate_gp(ctxt, 0);
3599
3600                 break;
3601                 }
3602         case 3: {
3603                 u64 rsvd = 0;
3604
3605                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3606                 if (efer & EFER_LMA)
3607                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
3608
3609                 if (new_val & rsvd)
3610                         return emulate_gp(ctxt, 0);
3611
3612                 break;
3613                 }
3614         case 4: {
3615                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3616
3617                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3618                         return emulate_gp(ctxt, 0);
3619
3620                 break;
3621                 }
3622         }
3623
3624         return X86EMUL_CONTINUE;
3625 }
3626
3627 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3628 {
3629         unsigned long dr7;
3630
3631         ctxt->ops->get_dr(ctxt, 7, &dr7);
3632
3633         /* Check if DR7.Global_Enable is set */
3634         return dr7 & (1 << 13);
3635 }
3636
3637 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3638 {
3639         int dr = ctxt->modrm_reg;
3640         u64 cr4;
3641
3642         if (dr > 7)
3643                 return emulate_ud(ctxt);
3644
3645         cr4 = ctxt->ops->get_cr(ctxt, 4);
3646         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3647                 return emulate_ud(ctxt);
3648
3649         if (check_dr7_gd(ctxt)) {
3650                 ulong dr6;
3651
3652                 ctxt->ops->get_dr(ctxt, 6, &dr6);
3653                 dr6 &= ~15;
3654                 dr6 |= DR6_BD | DR6_RTM;
3655                 ctxt->ops->set_dr(ctxt, 6, dr6);
3656                 return emulate_db(ctxt);
3657         }
3658
3659         return X86EMUL_CONTINUE;
3660 }
3661
3662 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3663 {
3664         u64 new_val = ctxt->src.val64;
3665         int dr = ctxt->modrm_reg;
3666
3667         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3668                 return emulate_gp(ctxt, 0);
3669
3670         return check_dr_read(ctxt);
3671 }
3672
3673 static int check_svme(struct x86_emulate_ctxt *ctxt)
3674 {
3675         u64 efer;
3676
3677         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3678
3679         if (!(efer & EFER_SVME))
3680                 return emulate_ud(ctxt);
3681
3682         return X86EMUL_CONTINUE;
3683 }
3684
3685 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3686 {
3687         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3688
3689         /* Valid physical address? */
3690         if (rax & 0xffff000000000000ULL)
3691                 return emulate_gp(ctxt, 0);
3692
3693         return check_svme(ctxt);
3694 }
3695
3696 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3697 {
3698         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3699
3700         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3701                 return emulate_ud(ctxt);
3702
3703         return X86EMUL_CONTINUE;
3704 }
3705
3706 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3707 {
3708         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3709         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3710
3711         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3712             ctxt->ops->check_pmc(ctxt, rcx))
3713                 return emulate_gp(ctxt, 0);
3714
3715         return X86EMUL_CONTINUE;
3716 }
3717
3718 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3719 {
3720         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3721         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3722                 return emulate_gp(ctxt, 0);
3723
3724         return X86EMUL_CONTINUE;
3725 }
3726
3727 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3728 {
3729         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3730         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3731                 return emulate_gp(ctxt, 0);
3732
3733         return X86EMUL_CONTINUE;
3734 }
3735
3736 #define D(_y) { .flags = (_y) }
3737 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3738 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3739                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3740 #define N    D(NotImpl)
3741 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3742 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3743 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3744 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
3745 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
3746 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3747 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3748 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3749 #define II(_f, _e, _i) \
3750         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3751 #define IIP(_f, _e, _i, _p) \
3752         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3753           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3754 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3755
3756 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3757 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3758 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3759 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3760 #define I2bvIP(_f, _e, _i, _p) \
3761         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3762
3763 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3764                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3765                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3766
3767 static const struct opcode group7_rm0[] = {
3768         N,
3769         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
3770         N, N, N, N, N, N,
3771 };
3772
3773 static const struct opcode group7_rm1[] = {
3774         DI(SrcNone | Priv, monitor),
3775         DI(SrcNone | Priv, mwait),
3776         N, N, N, N, N, N,
3777 };
3778
3779 static const struct opcode group7_rm3[] = {
3780         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3781         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
3782         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3783         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3784         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3785         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3786         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3787         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3788 };
3789
3790 static const struct opcode group7_rm7[] = {
3791         N,
3792         DIP(SrcNone, rdtscp, check_rdtsc),
3793         N, N, N, N, N, N,
3794 };
3795
3796 static const struct opcode group1[] = {
3797         F(Lock, em_add),
3798         F(Lock | PageTable, em_or),
3799         F(Lock, em_adc),
3800         F(Lock, em_sbb),
3801         F(Lock | PageTable, em_and),
3802         F(Lock, em_sub),
3803         F(Lock, em_xor),
3804         F(NoWrite, em_cmp),
3805 };
3806
3807 static const struct opcode group1A[] = {
3808         I(DstMem | SrcNone | Mov | Stack | IncSP, em_pop), N, N, N, N, N, N, N,
3809 };
3810
3811 static const struct opcode group2[] = {
3812         F(DstMem | ModRM, em_rol),
3813         F(DstMem | ModRM, em_ror),
3814         F(DstMem | ModRM, em_rcl),
3815         F(DstMem | ModRM, em_rcr),
3816         F(DstMem | ModRM, em_shl),
3817         F(DstMem | ModRM, em_shr),
3818         F(DstMem | ModRM, em_shl),
3819         F(DstMem | ModRM, em_sar),
3820 };
3821
3822 static const struct opcode group3[] = {
3823         F(DstMem | SrcImm | NoWrite, em_test),
3824         F(DstMem | SrcImm | NoWrite, em_test),
3825         F(DstMem | SrcNone | Lock, em_not),
3826         F(DstMem | SrcNone | Lock, em_neg),
3827         F(DstXacc | Src2Mem, em_mul_ex),
3828         F(DstXacc | Src2Mem, em_imul_ex),
3829         F(DstXacc | Src2Mem, em_div_ex),
3830         F(DstXacc | Src2Mem, em_idiv_ex),
3831 };
3832
3833 static const struct opcode group4[] = {
3834         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3835         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3836         N, N, N, N, N, N,
3837 };
3838
3839 static const struct opcode group5[] = {
3840         F(DstMem | SrcNone | Lock,              em_inc),
3841         F(DstMem | SrcNone | Lock,              em_dec),
3842         I(SrcMem | NearBranch,                  em_call_near_abs),
3843         I(SrcMemFAddr | ImplicitOps,            em_call_far),
3844         I(SrcMem | NearBranch,                  em_jmp_abs),
3845         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
3846         I(SrcMem | Stack,                       em_push), D(Undefined),
3847 };
3848
3849 static const struct opcode group6[] = {
3850         DI(Prot | DstMem,       sldt),
3851         DI(Prot | DstMem,       str),
3852         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3853         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3854         N, N, N, N,
3855 };
3856
3857 static const struct group_dual group7 = { {
3858         II(Mov | DstMem,                        em_sgdt, sgdt),
3859         II(Mov | DstMem,                        em_sidt, sidt),
3860         II(SrcMem | Priv,                       em_lgdt, lgdt),
3861         II(SrcMem | Priv,                       em_lidt, lidt),
3862         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3863         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3864         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3865 }, {
3866         EXT(0, group7_rm0),
3867         EXT(0, group7_rm1),
3868         N, EXT(0, group7_rm3),
3869         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3870         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3871         EXT(0, group7_rm7),
3872 } };
3873
3874 static const struct opcode group8[] = {
3875         N, N, N, N,
3876         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3877         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3878         F(DstMem | SrcImmByte | Lock,                   em_btr),
3879         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3880 };
3881
3882 static const struct group_dual group9 = { {
3883         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3884 }, {
3885         N, N, N, N, N, N, N, N,
3886 } };
3887
3888 static const struct opcode group11[] = {
3889         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3890         X7(D(Undefined)),
3891 };
3892
3893 static const struct gprefix pfx_0f_ae_7 = {
3894         I(SrcMem | ByteOp, em_clflush), N, N, N,
3895 };
3896
3897 static const struct group_dual group15 = { {
3898         N, N, N, N, N, N, N, GP(0, &pfx_0f_ae_7),
3899 }, {
3900         N, N, N, N, N, N, N, N,
3901 } };
3902
3903 static const struct gprefix pfx_0f_6f_0f_7f = {
3904         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3905 };
3906
3907 static const struct instr_dual instr_dual_0f_2b = {
3908         I(0, em_mov), N
3909 };
3910
3911 static const struct gprefix pfx_0f_2b = {
3912         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
3913 };
3914
3915 static const struct gprefix pfx_0f_28_0f_29 = {
3916         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3917 };
3918
3919 static const struct gprefix pfx_0f_e7 = {
3920         N, I(Sse, em_mov), N, N,
3921 };
3922
3923 static const struct escape escape_d9 = { {
3924         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
3925 }, {
3926         /* 0xC0 - 0xC7 */
3927         N, N, N, N, N, N, N, N,
3928         /* 0xC8 - 0xCF */
3929         N, N, N, N, N, N, N, N,
3930         /* 0xD0 - 0xC7 */
3931         N, N, N, N, N, N, N, N,
3932         /* 0xD8 - 0xDF */
3933         N, N, N, N, N, N, N, N,
3934         /* 0xE0 - 0xE7 */
3935         N, N, N, N, N, N, N, N,
3936         /* 0xE8 - 0xEF */
3937         N, N, N, N, N, N, N, N,
3938         /* 0xF0 - 0xF7 */
3939         N, N, N, N, N, N, N, N,
3940         /* 0xF8 - 0xFF */
3941         N, N, N, N, N, N, N, N,
3942 } };
3943
3944 static const struct escape escape_db = { {
3945         N, N, N, N, N, N, N, N,
3946 }, {
3947         /* 0xC0 - 0xC7 */
3948         N, N, N, N, N, N, N, N,
3949         /* 0xC8 - 0xCF */
3950         N, N, N, N, N, N, N, N,
3951         /* 0xD0 - 0xC7 */
3952         N, N, N, N, N, N, N, N,
3953         /* 0xD8 - 0xDF */
3954         N, N, N, N, N, N, N, N,
3955         /* 0xE0 - 0xE7 */
3956         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3957         /* 0xE8 - 0xEF */
3958         N, N, N, N, N, N, N, N,
3959         /* 0xF0 - 0xF7 */
3960         N, N, N, N, N, N, N, N,
3961         /* 0xF8 - 0xFF */
3962         N, N, N, N, N, N, N, N,
3963 } };
3964
3965 static const struct escape escape_dd = { {
3966         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
3967 }, {
3968         /* 0xC0 - 0xC7 */
3969         N, N, N, N, N, N, N, N,
3970         /* 0xC8 - 0xCF */
3971         N, N, N, N, N, N, N, N,
3972         /* 0xD0 - 0xC7 */
3973         N, N, N, N, N, N, N, N,
3974         /* 0xD8 - 0xDF */
3975         N, N, N, N, N, N, N, N,
3976         /* 0xE0 - 0xE7 */
3977         N, N, N, N, N, N, N, N,
3978         /* 0xE8 - 0xEF */
3979         N, N, N, N, N, N, N, N,
3980         /* 0xF0 - 0xF7 */
3981         N, N, N, N, N, N, N, N,
3982         /* 0xF8 - 0xFF */
3983         N, N, N, N, N, N, N, N,
3984 } };
3985
3986 static const struct instr_dual instr_dual_0f_c3 = {
3987         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
3988 };
3989
3990 static const struct mode_dual mode_dual_63 = {
3991         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
3992 };
3993
3994 static const struct opcode opcode_table[256] = {
3995         /* 0x00 - 0x07 */
3996         F6ALU(Lock, em_add),
3997         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3998         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3999         /* 0x08 - 0x0F */
4000         F6ALU(Lock | PageTable, em_or),
4001         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4002         N,
4003         /* 0x10 - 0x17 */
4004         F6ALU(Lock, em_adc),
4005         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4006         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4007         /* 0x18 - 0x1F */
4008         F6ALU(Lock, em_sbb),
4009         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4010         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4011         /* 0x20 - 0x27 */
4012         F6ALU(Lock | PageTable, em_and), N, N,
4013         /* 0x28 - 0x2F */
4014         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4015         /* 0x30 - 0x37 */
4016         F6ALU(Lock, em_xor), N, N,
4017         /* 0x38 - 0x3F */
4018         F6ALU(NoWrite, em_cmp), N, N,
4019         /* 0x40 - 0x4F */
4020         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4021         /* 0x50 - 0x57 */
4022         X8(I(SrcReg | Stack, em_push)),
4023         /* 0x58 - 0x5F */
4024         X8(I(DstReg | Stack, em_pop)),
4025         /* 0x60 - 0x67 */
4026         I(ImplicitOps | Stack | No64, em_pusha),
4027         I(ImplicitOps | Stack | No64, em_popa),
4028         N, MD(ModRM, &mode_dual_63),
4029         N, N, N, N,
4030         /* 0x68 - 0x6F */
4031         I(SrcImm | Mov | Stack, em_push),
4032         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4033         I(SrcImmByte | Mov | Stack, em_push),
4034         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4035         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4036         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4037         /* 0x70 - 0x7F */
4038         X16(D(SrcImmByte | NearBranch)),
4039         /* 0x80 - 0x87 */
4040         G(ByteOp | DstMem | SrcImm, group1),
4041         G(DstMem | SrcImm, group1),
4042         G(ByteOp | DstMem | SrcImm | No64, group1),
4043         G(DstMem | SrcImmByte, group1),
4044         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4045         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4046         /* 0x88 - 0x8F */
4047         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4048         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4049         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4050         D(ModRM | SrcMem | NoAccess | DstReg),
4051         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4052         G(0, group1A),
4053         /* 0x90 - 0x97 */
4054         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4055         /* 0x98 - 0x9F */
4056         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4057         I(SrcImmFAddr | No64, em_call_far), N,
4058         II(ImplicitOps | Stack, em_pushf, pushf),
4059         II(ImplicitOps | Stack, em_popf, popf),
4060         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4061         /* 0xA0 - 0xA7 */
4062         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4063         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4064         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4065         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4066         /* 0xA8 - 0xAF */
4067         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4068         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4069         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4070         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4071         /* 0xB0 - 0xB7 */
4072         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4073         /* 0xB8 - 0xBF */
4074         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4075         /* 0xC0 - 0xC7 */
4076         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4077         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4078         I(ImplicitOps | NearBranch, em_ret),
4079         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4080         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4081         G(ByteOp, group11), G(0, group11),
4082         /* 0xC8 - 0xCF */
4083         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4084         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4085         I(ImplicitOps, em_ret_far),
4086         D(ImplicitOps), DI(SrcImmByte, intn),
4087         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4088         /* 0xD0 - 0xD7 */
4089         G(Src2One | ByteOp, group2), G(Src2One, group2),
4090         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4091         I(DstAcc | SrcImmUByte | No64, em_aam),
4092         I(DstAcc | SrcImmUByte | No64, em_aad),
4093         F(DstAcc | ByteOp | No64, em_salc),
4094         I(DstAcc | SrcXLat | ByteOp, em_mov),
4095         /* 0xD8 - 0xDF */
4096         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4097         /* 0xE0 - 0xE7 */
4098         X3(I(SrcImmByte | NearBranch, em_loop)),
4099         I(SrcImmByte | NearBranch, em_jcxz),
4100         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4101         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4102         /* 0xE8 - 0xEF */
4103         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4104         I(SrcImmFAddr | No64, em_jmp_far),
4105         D(SrcImmByte | ImplicitOps | NearBranch),
4106         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4107         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4108         /* 0xF0 - 0xF7 */
4109         N, DI(ImplicitOps, icebp), N, N,
4110         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4111         G(ByteOp, group3), G(0, group3),
4112         /* 0xF8 - 0xFF */
4113         D(ImplicitOps), D(ImplicitOps),
4114         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4115         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4116 };
4117
4118 static const struct opcode twobyte_table[256] = {
4119         /* 0x00 - 0x0F */
4120         G(0, group6), GD(0, &group7), N, N,
4121         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4122         II(ImplicitOps | Priv, em_clts, clts), N,
4123         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4124         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4125         /* 0x10 - 0x1F */
4126         N, N, N, N, N, N, N, N,
4127         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4128         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4129         /* 0x20 - 0x2F */
4130         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4131         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4132         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4133                                                 check_cr_write),
4134         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4135                                                 check_dr_write),
4136         N, N, N, N,
4137         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4138         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4139         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4140         N, N, N, N,
4141         /* 0x30 - 0x3F */
4142         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4143         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4144         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4145         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4146         I(ImplicitOps | EmulateOnUD, em_sysenter),
4147         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4148         N, N,
4149         N, N, N, N, N, N, N, N,
4150         /* 0x40 - 0x4F */
4151         X16(D(DstReg | SrcMem | ModRM)),
4152         /* 0x50 - 0x5F */
4153         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4154         /* 0x60 - 0x6F */
4155         N, N, N, N,
4156         N, N, N, N,
4157         N, N, N, N,
4158         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4159         /* 0x70 - 0x7F */
4160         N, N, N, N,
4161         N, N, N, N,
4162         N, N, N, N,
4163         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4164         /* 0x80 - 0x8F */
4165         X16(D(SrcImm | NearBranch)),
4166         /* 0x90 - 0x9F */
4167         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4168         /* 0xA0 - 0xA7 */
4169         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4170         II(ImplicitOps, em_cpuid, cpuid),
4171         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4172         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4173         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4174         /* 0xA8 - 0xAF */
4175         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4176         DI(ImplicitOps, rsm),
4177         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4178         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4179         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4180         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4181         /* 0xB0 - 0xB7 */
4182         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4183         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4184         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4185         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4186         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4187         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4188         /* 0xB8 - 0xBF */
4189         N, N,
4190         G(BitOp, group8),
4191         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4192         I(DstReg | SrcMem | ModRM, em_bsf_c),
4193         I(DstReg | SrcMem | ModRM, em_bsr_c),
4194         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4195         /* 0xC0 - 0xC7 */
4196         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4197         N, ID(0, &instr_dual_0f_c3),
4198         N, N, N, GD(0, &group9),
4199         /* 0xC8 - 0xCF */
4200         X8(I(DstReg, em_bswap)),
4201         /* 0xD0 - 0xDF */
4202         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4203         /* 0xE0 - 0xEF */
4204         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4205         N, N, N, N, N, N, N, N,
4206         /* 0xF0 - 0xFF */
4207         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4208 };
4209
4210 static const struct instr_dual instr_dual_0f_38_f0 = {
4211         I(DstReg | SrcMem | Mov, em_movbe), N
4212 };
4213
4214 static const struct instr_dual instr_dual_0f_38_f1 = {
4215         I(DstMem | SrcReg | Mov, em_movbe), N
4216 };
4217
4218 static const struct gprefix three_byte_0f_38_f0 = {
4219         ID(0, &instr_dual_0f_38_f0), N, N, N
4220 };
4221
4222 static const struct gprefix three_byte_0f_38_f1 = {
4223         ID(0, &instr_dual_0f_38_f1), N, N, N
4224 };
4225
4226 /*
4227  * Insns below are selected by the prefix which indexed by the third opcode
4228  * byte.
4229  */
4230 static const struct opcode opcode_map_0f_38[256] = {
4231         /* 0x00 - 0x7f */
4232         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4233         /* 0x80 - 0xef */
4234         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4235         /* 0xf0 - 0xf1 */
4236         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4237         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4238         /* 0xf2 - 0xff */
4239         N, N, X4(N), X8(N)
4240 };
4241
4242 #undef D
4243 #undef N
4244 #undef G
4245 #undef GD
4246 #undef I
4247 #undef GP
4248 #undef EXT
4249 #undef MD
4250 #undef ID
4251
4252 #undef D2bv
4253 #undef D2bvIP
4254 #undef I2bv
4255 #undef I2bvIP
4256 #undef I6ALU
4257
4258 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4259 {
4260         unsigned size;
4261
4262         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4263         if (size == 8)
4264                 size = 4;
4265         return size;
4266 }
4267
4268 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4269                       unsigned size, bool sign_extension)
4270 {
4271         int rc = X86EMUL_CONTINUE;
4272
4273         op->type = OP_IMM;
4274         op->bytes = size;
4275         op->addr.mem.ea = ctxt->_eip;
4276         /* NB. Immediates are sign-extended as necessary. */
4277         switch (op->bytes) {
4278         case 1:
4279                 op->val = insn_fetch(s8, ctxt);
4280                 break;
4281         case 2:
4282                 op->val = insn_fetch(s16, ctxt);
4283                 break;
4284         case 4:
4285                 op->val = insn_fetch(s32, ctxt);
4286                 break;
4287         case 8:
4288                 op->val = insn_fetch(s64, ctxt);
4289                 break;
4290         }
4291         if (!sign_extension) {
4292                 switch (op->bytes) {
4293                 case 1:
4294                         op->val &= 0xff;
4295                         break;
4296                 case 2:
4297                         op->val &= 0xffff;
4298                         break;
4299                 case 4:
4300                         op->val &= 0xffffffff;
4301                         break;
4302                 }
4303         }
4304 done:
4305         return rc;
4306 }
4307
4308 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4309                           unsigned d)
4310 {
4311         int rc = X86EMUL_CONTINUE;
4312
4313         switch (d) {
4314         case OpReg:
4315                 decode_register_operand(ctxt, op);
4316                 break;
4317         case OpImmUByte:
4318                 rc = decode_imm(ctxt, op, 1, false);
4319                 break;
4320         case OpMem:
4321                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4322         mem_common:
4323                 *op = ctxt->memop;
4324                 ctxt->memopp = op;
4325                 if (ctxt->d & BitOp)
4326                         fetch_bit_operand(ctxt);
4327                 op->orig_val = op->val;
4328                 break;
4329         case OpMem64:
4330                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4331                 goto mem_common;
4332         case OpAcc:
4333                 op->type = OP_REG;
4334                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4335                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4336                 fetch_register_operand(op);
4337                 op->orig_val = op->val;
4338                 break;
4339         case OpAccLo:
4340                 op->type = OP_REG;
4341                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4342                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4343                 fetch_register_operand(op);
4344                 op->orig_val = op->val;
4345                 break;
4346         case OpAccHi:
4347                 if (ctxt->d & ByteOp) {
4348                         op->type = OP_NONE;
4349                         break;
4350                 }
4351                 op->type = OP_REG;
4352                 op->bytes = ctxt->op_bytes;
4353                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4354                 fetch_register_operand(op);
4355                 op->orig_val = op->val;
4356                 break;
4357         case OpDI:
4358                 op->type = OP_MEM;
4359                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4360                 op->addr.mem.ea =
4361                         register_address(ctxt, VCPU_REGS_RDI);
4362                 op->addr.mem.seg = VCPU_SREG_ES;
4363                 op->val = 0;
4364                 op->count = 1;
4365                 break;
4366         case OpDX:
4367                 op->type = OP_REG;
4368                 op->bytes = 2;
4369                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4370                 fetch_register_operand(op);
4371                 break;
4372         case OpCL:
4373                 op->type = OP_IMM;
4374                 op->bytes = 1;
4375                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4376                 break;
4377         case OpImmByte:
4378                 rc = decode_imm(ctxt, op, 1, true);
4379                 break;
4380         case OpOne:
4381                 op->type = OP_IMM;
4382                 op->bytes = 1;
4383                 op->val = 1;
4384                 break;
4385         case OpImm:
4386                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4387                 break;
4388         case OpImm64:
4389                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4390                 break;
4391         case OpMem8:
4392                 ctxt->memop.bytes = 1;
4393                 if (ctxt->memop.type == OP_REG) {
4394                         ctxt->memop.addr.reg = decode_register(ctxt,
4395                                         ctxt->modrm_rm, true);
4396                         fetch_register_operand(&ctxt->memop);
4397                 }
4398                 goto mem_common;
4399         case OpMem16:
4400                 ctxt->memop.bytes = 2;
4401                 goto mem_common;
4402         case OpMem32:
4403                 ctxt->memop.bytes = 4;
4404                 goto mem_common;
4405         case OpImmU16:
4406                 rc = decode_imm(ctxt, op, 2, false);
4407                 break;
4408         case OpImmU:
4409                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4410                 break;
4411         case OpSI:
4412                 op->type = OP_MEM;
4413                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4414                 op->addr.mem.ea =
4415                         register_address(ctxt, VCPU_REGS_RSI);
4416                 op->addr.mem.seg = ctxt->seg_override;
4417                 op->val = 0;
4418                 op->count = 1;
4419                 break;
4420         case OpXLat:
4421                 op->type = OP_MEM;
4422                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4423                 op->addr.mem.ea =
4424                         address_mask(ctxt,
4425                                 reg_read(ctxt, VCPU_REGS_RBX) +
4426                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4427                 op->addr.mem.seg = ctxt->seg_override;
4428                 op->val = 0;
4429                 break;
4430         case OpImmFAddr:
4431                 op->type = OP_IMM;
4432                 op->addr.mem.ea = ctxt->_eip;
4433                 op->bytes = ctxt->op_bytes + 2;
4434                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4435                 break;
4436         case OpMemFAddr:
4437                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4438                 goto mem_common;
4439         case OpES:
4440                 op->type = OP_IMM;
4441                 op->val = VCPU_SREG_ES;
4442                 break;
4443         case OpCS:
4444                 op->type = OP_IMM;
4445                 op->val = VCPU_SREG_CS;
4446                 break;
4447         case OpSS:
4448                 op->type = OP_IMM;
4449                 op->val = VCPU_SREG_SS;
4450                 break;
4451         case OpDS:
4452                 op->type = OP_IMM;
4453                 op->val = VCPU_SREG_DS;
4454                 break;
4455         case OpFS:
4456                 op->type = OP_IMM;
4457                 op->val = VCPU_SREG_FS;
4458                 break;
4459         case OpGS:
4460                 op->type = OP_IMM;
4461                 op->val = VCPU_SREG_GS;
4462                 break;
4463         case OpImplicit:
4464                 /* Special instructions do their own operand decoding. */
4465         default:
4466                 op->type = OP_NONE; /* Disable writeback. */
4467                 break;
4468         }
4469
4470 done:
4471         return rc;
4472 }
4473
4474 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4475 {
4476         int rc = X86EMUL_CONTINUE;
4477         int mode = ctxt->mode;
4478         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4479         bool op_prefix = false;
4480         bool has_seg_override = false;
4481         struct opcode opcode;
4482
4483         ctxt->memop.type = OP_NONE;
4484         ctxt->memopp = NULL;
4485         ctxt->_eip = ctxt->eip;
4486         ctxt->fetch.ptr = ctxt->fetch.data;
4487         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4488         ctxt->opcode_len = 1;
4489         if (insn_len > 0)
4490                 memcpy(ctxt->fetch.data, insn, insn_len);
4491         else {
4492                 rc = __do_insn_fetch_bytes(ctxt, 1);
4493                 if (rc != X86EMUL_CONTINUE)
4494                         return rc;
4495         }
4496
4497         switch (mode) {
4498         case X86EMUL_MODE_REAL:
4499         case X86EMUL_MODE_VM86:
4500         case X86EMUL_MODE_PROT16:
4501                 def_op_bytes = def_ad_bytes = 2;
4502                 break;
4503         case X86EMUL_MODE_PROT32:
4504                 def_op_bytes = def_ad_bytes = 4;
4505                 break;
4506 #ifdef CONFIG_X86_64
4507         case X86EMUL_MODE_PROT64:
4508                 def_op_bytes = 4;
4509                 def_ad_bytes = 8;
4510                 break;
4511 #endif
4512         default:
4513                 return EMULATION_FAILED;
4514         }
4515
4516         ctxt->op_bytes = def_op_bytes;
4517         ctxt->ad_bytes = def_ad_bytes;
4518
4519         /* Legacy prefixes. */
4520         for (;;) {
4521                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4522                 case 0x66:      /* operand-size override */
4523                         op_prefix = true;
4524                         /* switch between 2/4 bytes */
4525                         ctxt->op_bytes = def_op_bytes ^ 6;
4526                         break;
4527                 case 0x67:      /* address-size override */
4528                         if (mode == X86EMUL_MODE_PROT64)
4529                                 /* switch between 4/8 bytes */
4530                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4531                         else
4532                                 /* switch between 2/4 bytes */
4533                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4534                         break;
4535                 case 0x26:      /* ES override */
4536                 case 0x2e:      /* CS override */
4537                 case 0x36:      /* SS override */
4538                 case 0x3e:      /* DS override */
4539                         has_seg_override = true;
4540                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4541                         break;
4542                 case 0x64:      /* FS override */
4543                 case 0x65:      /* GS override */
4544                         has_seg_override = true;
4545                         ctxt->seg_override = ctxt->b & 7;
4546                         break;
4547                 case 0x40 ... 0x4f: /* REX */
4548                         if (mode != X86EMUL_MODE_PROT64)
4549                                 goto done_prefixes;
4550                         ctxt->rex_prefix = ctxt->b;
4551                         continue;
4552                 case 0xf0:      /* LOCK */
4553                         ctxt->lock_prefix = 1;
4554                         break;
4555                 case 0xf2:      /* REPNE/REPNZ */
4556                 case 0xf3:      /* REP/REPE/REPZ */
4557                         ctxt->rep_prefix = ctxt->b;
4558                         break;
4559                 default:
4560                         goto done_prefixes;
4561                 }
4562
4563                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4564
4565                 ctxt->rex_prefix = 0;
4566         }
4567
4568 done_prefixes:
4569
4570         /* REX prefix. */
4571         if (ctxt->rex_prefix & 8)
4572                 ctxt->op_bytes = 8;     /* REX.W */
4573
4574         /* Opcode byte(s). */
4575         opcode = opcode_table[ctxt->b];
4576         /* Two-byte opcode? */
4577         if (ctxt->b == 0x0f) {
4578                 ctxt->opcode_len = 2;
4579                 ctxt->b = insn_fetch(u8, ctxt);
4580                 opcode = twobyte_table[ctxt->b];
4581
4582                 /* 0F_38 opcode map */
4583                 if (ctxt->b == 0x38) {
4584                         ctxt->opcode_len = 3;
4585                         ctxt->b = insn_fetch(u8, ctxt);
4586                         opcode = opcode_map_0f_38[ctxt->b];
4587                 }
4588         }
4589         ctxt->d = opcode.flags;
4590
4591         if (ctxt->d & ModRM)
4592                 ctxt->modrm = insn_fetch(u8, ctxt);
4593
4594         /* vex-prefix instructions are not implemented */
4595         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4596             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
4597                 ctxt->d = NotImpl;
4598         }
4599
4600         while (ctxt->d & GroupMask) {
4601                 switch (ctxt->d & GroupMask) {
4602                 case Group:
4603                         goffset = (ctxt->modrm >> 3) & 7;
4604                         opcode = opcode.u.group[goffset];
4605                         break;
4606                 case GroupDual:
4607                         goffset = (ctxt->modrm >> 3) & 7;
4608                         if ((ctxt->modrm >> 6) == 3)
4609                                 opcode = opcode.u.gdual->mod3[goffset];
4610                         else
4611                                 opcode = opcode.u.gdual->mod012[goffset];
4612                         break;
4613                 case RMExt:
4614                         goffset = ctxt->modrm & 7;
4615                         opcode = opcode.u.group[goffset];
4616                         break;
4617                 case Prefix:
4618                         if (ctxt->rep_prefix && op_prefix)
4619                                 return EMULATION_FAILED;
4620                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4621                         switch (simd_prefix) {
4622                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4623                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4624                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4625                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4626                         }
4627                         break;
4628                 case Escape:
4629                         if (ctxt->modrm > 0xbf)
4630                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4631                         else
4632                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4633                         break;
4634                 case InstrDual:
4635                         if ((ctxt->modrm >> 6) == 3)
4636                                 opcode = opcode.u.idual->mod3;
4637                         else
4638                                 opcode = opcode.u.idual->mod012;
4639                         break;
4640                 case ModeDual:
4641                         if (ctxt->mode == X86EMUL_MODE_PROT64)
4642                                 opcode = opcode.u.mdual->mode64;
4643                         else
4644                                 opcode = opcode.u.mdual->mode32;
4645                         break;
4646                 default:
4647                         return EMULATION_FAILED;
4648                 }
4649
4650                 ctxt->d &= ~(u64)GroupMask;
4651                 ctxt->d |= opcode.flags;
4652         }
4653
4654         /* Unrecognised? */
4655         if (ctxt->d == 0)
4656                 return EMULATION_FAILED;
4657
4658         ctxt->execute = opcode.u.execute;
4659
4660         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
4661                 return EMULATION_FAILED;
4662
4663         if (unlikely(ctxt->d &
4664             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
4665              No16))) {
4666                 /*
4667                  * These are copied unconditionally here, and checked unconditionally
4668                  * in x86_emulate_insn.
4669                  */
4670                 ctxt->check_perm = opcode.check_perm;
4671                 ctxt->intercept = opcode.intercept;
4672
4673                 if (ctxt->d & NotImpl)
4674                         return EMULATION_FAILED;
4675
4676                 if (mode == X86EMUL_MODE_PROT64) {
4677                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
4678                                 ctxt->op_bytes = 8;
4679                         else if (ctxt->d & NearBranch)
4680                                 ctxt->op_bytes = 8;
4681                 }
4682
4683                 if (ctxt->d & Op3264) {
4684                         if (mode == X86EMUL_MODE_PROT64)
4685                                 ctxt->op_bytes = 8;
4686                         else
4687                                 ctxt->op_bytes = 4;
4688                 }
4689
4690                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
4691                         ctxt->op_bytes = 4;
4692
4693                 if (ctxt->d & Sse)
4694                         ctxt->op_bytes = 16;
4695                 else if (ctxt->d & Mmx)
4696                         ctxt->op_bytes = 8;
4697         }
4698
4699         /* ModRM and SIB bytes. */
4700         if (ctxt->d & ModRM) {
4701                 rc = decode_modrm(ctxt, &ctxt->memop);
4702                 if (!has_seg_override) {
4703                         has_seg_override = true;
4704                         ctxt->seg_override = ctxt->modrm_seg;
4705                 }
4706         } else if (ctxt->d & MemAbs)
4707                 rc = decode_abs(ctxt, &ctxt->memop);
4708         if (rc != X86EMUL_CONTINUE)
4709                 goto done;
4710
4711         if (!has_seg_override)
4712                 ctxt->seg_override = VCPU_SREG_DS;
4713
4714         ctxt->memop.addr.mem.seg = ctxt->seg_override;
4715
4716         /*
4717          * Decode and fetch the source operand: register, memory
4718          * or immediate.
4719          */
4720         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4721         if (rc != X86EMUL_CONTINUE)
4722                 goto done;
4723
4724         /*
4725          * Decode and fetch the second source operand: register, memory
4726          * or immediate.
4727          */
4728         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4729         if (rc != X86EMUL_CONTINUE)
4730                 goto done;
4731
4732         /* Decode and fetch the destination operand: register or memory. */
4733         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4734
4735         if (ctxt->rip_relative)
4736                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
4737                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
4738
4739 done:
4740         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4741 }
4742
4743 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4744 {
4745         return ctxt->d & PageTable;
4746 }
4747
4748 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4749 {
4750         /* The second termination condition only applies for REPE
4751          * and REPNE. Test if the repeat string operation prefix is
4752          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4753          * corresponding termination condition according to:
4754          *      - if REPE/REPZ and ZF = 0 then done
4755          *      - if REPNE/REPNZ and ZF = 1 then done
4756          */
4757         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4758              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4759             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4760                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
4761                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4762                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
4763                 return true;
4764
4765         return false;
4766 }
4767
4768 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4769 {
4770         bool fault = false;
4771
4772         ctxt->ops->get_fpu(ctxt);
4773         asm volatile("1: fwait \n\t"
4774                      "2: \n\t"
4775                      ".pushsection .fixup,\"ax\" \n\t"
4776                      "3: \n\t"
4777                      "movb $1, %[fault] \n\t"
4778                      "jmp 2b \n\t"
4779                      ".popsection \n\t"
4780                      _ASM_EXTABLE(1b, 3b)
4781                      : [fault]"+qm"(fault));
4782         ctxt->ops->put_fpu(ctxt);
4783
4784         if (unlikely(fault))
4785                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4786
4787         return X86EMUL_CONTINUE;
4788 }
4789
4790 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4791                                        struct operand *op)
4792 {
4793         if (op->type == OP_MM)
4794                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4795 }
4796
4797 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4798 {
4799         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4800         if (!(ctxt->d & ByteOp))
4801                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4802         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4803             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4804               [fastop]"+S"(fop)
4805             : "c"(ctxt->src2.val));
4806         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4807         if (!fop) /* exception is returned in fop variable */
4808                 return emulate_de(ctxt);
4809         return X86EMUL_CONTINUE;
4810 }
4811
4812 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
4813 {
4814         memset(&ctxt->rip_relative, 0,
4815                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
4816
4817         ctxt->io_read.pos = 0;
4818         ctxt->io_read.end = 0;
4819         ctxt->mem_read.end = 0;
4820 }
4821
4822 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4823 {
4824         const struct x86_emulate_ops *ops = ctxt->ops;
4825         int rc = X86EMUL_CONTINUE;
4826         int saved_dst_type = ctxt->dst.type;
4827
4828         ctxt->mem_read.pos = 0;
4829
4830         /* LOCK prefix is allowed only with some instructions */
4831         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4832                 rc = emulate_ud(ctxt);
4833                 goto done;
4834         }
4835
4836         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4837                 rc = emulate_ud(ctxt);
4838                 goto done;
4839         }
4840
4841         if (unlikely(ctxt->d &
4842                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
4843                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4844                                 (ctxt->d & Undefined)) {
4845                         rc = emulate_ud(ctxt);
4846                         goto done;
4847                 }
4848
4849                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4850                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4851                         rc = emulate_ud(ctxt);
4852                         goto done;
4853                 }
4854
4855                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4856                         rc = emulate_nm(ctxt);
4857                         goto done;
4858                 }
4859
4860                 if (ctxt->d & Mmx) {
4861                         rc = flush_pending_x87_faults(ctxt);
4862                         if (rc != X86EMUL_CONTINUE)
4863                                 goto done;
4864                         /*
4865                          * Now that we know the fpu is exception safe, we can fetch
4866                          * operands from it.
4867                          */
4868                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
4869                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4870                         if (!(ctxt->d & Mov))
4871                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4872                 }
4873
4874                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4875                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4876                                                       X86_ICPT_PRE_EXCEPT);
4877                         if (rc != X86EMUL_CONTINUE)
4878                                 goto done;
4879                 }
4880
4881                 /* Instruction can only be executed in protected mode */
4882                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4883                         rc = emulate_ud(ctxt);
4884                         goto done;
4885                 }
4886
4887                 /* Privileged instruction can be executed only in CPL=0 */
4888                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4889                         if (ctxt->d & PrivUD)
4890                                 rc = emulate_ud(ctxt);
4891                         else
4892                                 rc = emulate_gp(ctxt, 0);
4893                         goto done;
4894                 }
4895
4896                 /* Do instruction specific permission checks */
4897                 if (ctxt->d & CheckPerm) {
4898                         rc = ctxt->check_perm(ctxt);
4899                         if (rc != X86EMUL_CONTINUE)
4900                                 goto done;
4901                 }
4902
4903                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4904                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4905                                                       X86_ICPT_POST_EXCEPT);
4906                         if (rc != X86EMUL_CONTINUE)
4907                                 goto done;
4908                 }
4909
4910                 if (ctxt->rep_prefix && (ctxt->d & String)) {
4911                         /* All REP prefixes have the same first termination condition */
4912                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4913                                 ctxt->eip = ctxt->_eip;
4914                                 ctxt->eflags &= ~X86_EFLAGS_RF;
4915                                 goto done;
4916                         }
4917                 }
4918         }
4919
4920         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4921                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4922                                     ctxt->src.valptr, ctxt->src.bytes);
4923                 if (rc != X86EMUL_CONTINUE)
4924                         goto done;
4925                 ctxt->src.orig_val64 = ctxt->src.val64;
4926         }
4927
4928         if (ctxt->src2.type == OP_MEM) {
4929                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4930                                     &ctxt->src2.val, ctxt->src2.bytes);
4931                 if (rc != X86EMUL_CONTINUE)
4932                         goto done;
4933         }
4934
4935         if ((ctxt->d & DstMask) == ImplicitOps)
4936                 goto special_insn;
4937
4938
4939         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4940                 /* optimisation - avoid slow emulated read if Mov */
4941                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4942                                    &ctxt->dst.val, ctxt->dst.bytes);
4943                 if (rc != X86EMUL_CONTINUE) {
4944                         if (!(ctxt->d & NoWrite) &&
4945                             rc == X86EMUL_PROPAGATE_FAULT &&
4946                             ctxt->exception.vector == PF_VECTOR)
4947                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
4948                         goto done;
4949                 }
4950         }
4951         /* Copy full 64-bit value for CMPXCHG8B.  */
4952         ctxt->dst.orig_val64 = ctxt->dst.val64;
4953
4954 special_insn:
4955
4956         if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4957                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4958                                               X86_ICPT_POST_MEMACCESS);
4959                 if (rc != X86EMUL_CONTINUE)
4960                         goto done;
4961         }
4962
4963         if (ctxt->rep_prefix && (ctxt->d & String))
4964                 ctxt->eflags |= X86_EFLAGS_RF;
4965         else
4966                 ctxt->eflags &= ~X86_EFLAGS_RF;
4967
4968         if (ctxt->execute) {
4969                 if (ctxt->d & Fastop) {
4970                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4971                         rc = fastop(ctxt, fop);
4972                         if (rc != X86EMUL_CONTINUE)
4973                                 goto done;
4974                         goto writeback;
4975                 }
4976                 rc = ctxt->execute(ctxt);
4977                 if (rc != X86EMUL_CONTINUE)
4978                         goto done;
4979                 goto writeback;
4980         }
4981
4982         if (ctxt->opcode_len == 2)
4983                 goto twobyte_insn;
4984         else if (ctxt->opcode_len == 3)
4985                 goto threebyte_insn;
4986
4987         switch (ctxt->b) {
4988         case 0x70 ... 0x7f: /* jcc (short) */
4989                 if (test_cc(ctxt->b, ctxt->eflags))
4990                         rc = jmp_rel(ctxt, ctxt->src.val);
4991                 break;
4992         case 0x8d: /* lea r16/r32, m */
4993                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4994                 break;
4995         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4996                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4997                         ctxt->dst.type = OP_NONE;
4998                 else
4999                         rc = em_xchg(ctxt);
5000                 break;
5001         case 0x98: /* cbw/cwde/cdqe */
5002                 switch (ctxt->op_bytes) {
5003                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5004                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5005                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5006                 }
5007                 break;
5008         case 0xcc:              /* int3 */
5009                 rc = emulate_int(ctxt, 3);
5010                 break;
5011         case 0xcd:              /* int n */
5012                 rc = emulate_int(ctxt, ctxt->src.val);
5013                 break;
5014         case 0xce:              /* into */
5015                 if (ctxt->eflags & X86_EFLAGS_OF)
5016                         rc = emulate_int(ctxt, 4);
5017                 break;
5018         case 0xe9: /* jmp rel */
5019         case 0xeb: /* jmp rel short */
5020                 rc = jmp_rel(ctxt, ctxt->src.val);
5021                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5022                 break;
5023         case 0xf4:              /* hlt */
5024                 ctxt->ops->halt(ctxt);
5025                 break;
5026         case 0xf5:      /* cmc */
5027                 /* complement carry flag from eflags reg */
5028                 ctxt->eflags ^= X86_EFLAGS_CF;
5029                 break;
5030         case 0xf8: /* clc */
5031                 ctxt->eflags &= ~X86_EFLAGS_CF;
5032                 break;
5033         case 0xf9: /* stc */
5034                 ctxt->eflags |= X86_EFLAGS_CF;
5035                 break;
5036         case 0xfc: /* cld */
5037                 ctxt->eflags &= ~X86_EFLAGS_DF;
5038                 break;
5039         case 0xfd: /* std */
5040                 ctxt->eflags |= X86_EFLAGS_DF;
5041                 break;
5042         default:
5043                 goto cannot_emulate;
5044         }
5045
5046         if (rc != X86EMUL_CONTINUE)
5047                 goto done;
5048
5049 writeback:
5050         if (ctxt->d & SrcWrite) {
5051                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5052                 rc = writeback(ctxt, &ctxt->src);
5053                 if (rc != X86EMUL_CONTINUE)
5054                         goto done;
5055         }
5056         if (!(ctxt->d & NoWrite)) {
5057                 rc = writeback(ctxt, &ctxt->dst);
5058                 if (rc != X86EMUL_CONTINUE)
5059                         goto done;
5060         }
5061
5062         /*
5063          * restore dst type in case the decoding will be reused
5064          * (happens for string instruction )
5065          */
5066         ctxt->dst.type = saved_dst_type;
5067
5068         if ((ctxt->d & SrcMask) == SrcSI)
5069                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5070
5071         if ((ctxt->d & DstMask) == DstDI)
5072                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5073
5074         if (ctxt->rep_prefix && (ctxt->d & String)) {
5075                 unsigned int count;
5076                 struct read_cache *r = &ctxt->io_read;
5077                 if ((ctxt->d & SrcMask) == SrcSI)
5078                         count = ctxt->src.count;
5079                 else
5080                         count = ctxt->dst.count;
5081                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5082
5083                 if (!string_insn_completed(ctxt)) {
5084                         /*
5085                          * Re-enter guest when pio read ahead buffer is empty
5086                          * or, if it is not used, after each 1024 iteration.
5087                          */
5088                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5089                             (r->end == 0 || r->end != r->pos)) {
5090                                 /*
5091                                  * Reset read cache. Usually happens before
5092                                  * decode, but since instruction is restarted
5093                                  * we have to do it here.
5094                                  */
5095                                 ctxt->mem_read.end = 0;
5096                                 writeback_registers(ctxt);
5097                                 return EMULATION_RESTART;
5098                         }
5099                         goto done; /* skip rip writeback */
5100                 }
5101                 ctxt->eflags &= ~X86_EFLAGS_RF;
5102         }
5103
5104         ctxt->eip = ctxt->_eip;
5105
5106 done:
5107         if (rc == X86EMUL_PROPAGATE_FAULT) {
5108                 WARN_ON(ctxt->exception.vector > 0x1f);
5109                 ctxt->have_exception = true;
5110         }
5111         if (rc == X86EMUL_INTERCEPTED)
5112                 return EMULATION_INTERCEPTED;
5113
5114         if (rc == X86EMUL_CONTINUE)
5115                 writeback_registers(ctxt);
5116
5117         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5118
5119 twobyte_insn:
5120         switch (ctxt->b) {
5121         case 0x09:              /* wbinvd */
5122                 (ctxt->ops->wbinvd)(ctxt);
5123                 break;
5124         case 0x08:              /* invd */
5125         case 0x0d:              /* GrpP (prefetch) */
5126         case 0x18:              /* Grp16 (prefetch/nop) */
5127         case 0x1f:              /* nop */
5128                 break;
5129         case 0x20: /* mov cr, reg */
5130                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5131                 break;
5132         case 0x21: /* mov from dr to reg */
5133                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5134                 break;
5135         case 0x40 ... 0x4f:     /* cmov */
5136                 if (test_cc(ctxt->b, ctxt->eflags))
5137                         ctxt->dst.val = ctxt->src.val;
5138                 else if (ctxt->op_bytes != 4)
5139                         ctxt->dst.type = OP_NONE; /* no writeback */
5140                 break;
5141         case 0x80 ... 0x8f: /* jnz rel, etc*/
5142                 if (test_cc(ctxt->b, ctxt->eflags))
5143                         rc = jmp_rel(ctxt, ctxt->src.val);
5144                 break;
5145         case 0x90 ... 0x9f:     /* setcc r/m8 */
5146                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5147                 break;
5148         case 0xb6 ... 0xb7:     /* movzx */
5149                 ctxt->dst.bytes = ctxt->op_bytes;
5150                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5151                                                        : (u16) ctxt->src.val;
5152                 break;
5153         case 0xbe ... 0xbf:     /* movsx */
5154                 ctxt->dst.bytes = ctxt->op_bytes;
5155                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5156                                                         (s16) ctxt->src.val;
5157                 break;
5158         default:
5159                 goto cannot_emulate;
5160         }
5161
5162 threebyte_insn:
5163
5164         if (rc != X86EMUL_CONTINUE)
5165                 goto done;
5166
5167         goto writeback;
5168
5169 cannot_emulate:
5170         return EMULATION_FAILED;
5171 }
5172
5173 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5174 {
5175         invalidate_registers(ctxt);
5176 }
5177
5178 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5179 {
5180         writeback_registers(ctxt);
5181 }