drivers/gpu/drm/amd/powerplay/inc/amdgpu_smu.h

   1 /*
   2  * Copyright 2019 Advanced Micro Devices, Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  */
  22 #ifndef __AMDGPU_SMU_H__
  23 #define __AMDGPU_SMU_H__
  24
  25 #include "amdgpu.h"
  26 #include "kgd_pp_interface.h"
  27 #include "dm_pp_interface.h"
  28 #include "dm_pp_smu.h"
  29
  30 #define SMU_THERMAL_MINIMUM_ALERT_TEMP          0
  31 #define SMU_THERMAL_MAXIMUM_ALERT_TEMP          255
  32 #define SMU_TEMPERATURE_UNITS_PER_CENTIGRADES   1000
  33
  34 struct smu_hw_power_state {
  35         unsigned int magic;
  36 };
  37
  38 struct smu_power_state;
  39
  40 enum smu_state_ui_label {
  41         SMU_STATE_UI_LABEL_NONE,
  42         SMU_STATE_UI_LABEL_BATTERY,
  43         SMU_STATE_UI_TABEL_MIDDLE_LOW,
  44         SMU_STATE_UI_LABEL_BALLANCED,
  45         SMU_STATE_UI_LABEL_MIDDLE_HIGHT,
  46         SMU_STATE_UI_LABEL_PERFORMANCE,
  47         SMU_STATE_UI_LABEL_BACO,
  48 };
  49
  50 enum smu_state_classification_flag {
  51         SMU_STATE_CLASSIFICATION_FLAG_BOOT                     = 0x0001,
  52         SMU_STATE_CLASSIFICATION_FLAG_THERMAL                  = 0x0002,
  53         SMU_STATE_CLASSIFICATIN_FLAG_LIMITED_POWER_SOURCE      = 0x0004,
  54         SMU_STATE_CLASSIFICATION_FLAG_RESET                    = 0x0008,
  55         SMU_STATE_CLASSIFICATION_FLAG_FORCED                   = 0x0010,
  56         SMU_STATE_CLASSIFICATION_FLAG_USER_3D_PERFORMANCE      = 0x0020,
  57         SMU_STATE_CLASSIFICATION_FLAG_USER_2D_PERFORMANCE      = 0x0040,
  58         SMU_STATE_CLASSIFICATION_FLAG_3D_PERFORMANCE           = 0x0080,
  59         SMU_STATE_CLASSIFICATION_FLAG_AC_OVERDIRVER_TEMPLATE   = 0x0100,
  60         SMU_STATE_CLASSIFICATION_FLAG_UVD                      = 0x0200,
  61         SMU_STATE_CLASSIFICATION_FLAG_3D_PERFORMANCE_LOW       = 0x0400,
  62         SMU_STATE_CLASSIFICATION_FLAG_ACPI                     = 0x0800,
  63         SMU_STATE_CLASSIFICATION_FLAG_HD2                      = 0x1000,
  64         SMU_STATE_CLASSIFICATION_FLAG_UVD_HD                   = 0x2000,
  65         SMU_STATE_CLASSIFICATION_FLAG_UVD_SD                   = 0x4000,
  66         SMU_STATE_CLASSIFICATION_FLAG_USER_DC_PERFORMANCE      = 0x8000,
  67         SMU_STATE_CLASSIFICATION_FLAG_DC_OVERDIRVER_TEMPLATE   = 0x10000,
  68         SMU_STATE_CLASSIFICATION_FLAG_BACO                     = 0x20000,
  69         SMU_STATE_CLASSIFICATIN_FLAG_LIMITED_POWER_SOURCE2      = 0x40000,
  70         SMU_STATE_CLASSIFICATION_FLAG_ULV                      = 0x80000,
  71         SMU_STATE_CLASSIFICATION_FLAG_UVD_MVC                  = 0x100000,
  72 };
  73
  74 struct smu_state_classification_block {
  75         enum smu_state_ui_label         ui_label;
  76         enum smu_state_classification_flag  flags;
  77         int                          bios_index;
  78         bool                      temporary_state;
  79         bool                      to_be_deleted;
  80 };
  81
  82 struct smu_state_pcie_block {
  83         unsigned int lanes;
  84 };
  85
  86 enum smu_refreshrate_source {
  87         SMU_REFRESHRATE_SOURCE_EDID,
  88         SMU_REFRESHRATE_SOURCE_EXPLICIT
  89 };
  90
  91 struct smu_state_display_block {
  92         bool              disable_frame_modulation;
  93         bool              limit_refreshrate;
  94         enum smu_refreshrate_source refreshrate_source;
  95         int                  explicit_refreshrate;
  96         int                  edid_refreshrate_index;
  97         bool              enable_vari_bright;
  98 };
  99
 100 struct smu_state_memroy_block {
 101         bool              dll_off;
 102         uint8_t                 m3arb;
 103         uint8_t                 unused[3];
 104 };
 105
 106 struct smu_state_software_algorithm_block {
 107         bool disable_load_balancing;
 108         bool enable_sleep_for_timestamps;
 109 };
 110
 111 struct smu_temperature_range {
 112         int min;
 113         int max;
 114         int edge_emergency_max;
 115         int hotspot_min;
 116         int hotspot_crit_max;
 117         int hotspot_emergency_max;
 118         int mem_min;
 119         int mem_crit_max;
 120         int mem_emergency_max;
 121 };
 122
 123 struct smu_state_validation_block {
 124         bool single_display_only;
 125         bool disallow_on_dc;
 126         uint8_t supported_power_levels;
 127 };
 128
 129 struct smu_uvd_clocks {
 130         uint32_t vclk;
 131         uint32_t dclk;
 132 };
 133
 134 /**
 135 * Structure to hold a SMU Power State.
 136 */
 137 struct smu_power_state {
 138         uint32_t                                      id;
 139         struct list_head                              ordered_list;
 140         struct list_head                              all_states_list;
 141
 142         struct smu_state_classification_block         classification;
 143         struct smu_state_validation_block             validation;
 144         struct smu_state_pcie_block                   pcie;
 145         struct smu_state_display_block                display;
 146         struct smu_state_memroy_block                 memory;
 147         struct smu_temperature_range                  temperatures;
 148         struct smu_state_software_algorithm_block     software;
 149         struct smu_uvd_clocks                         uvd_clocks;
 150         struct smu_hw_power_state                     hardware;
 151 };
 152
 153 enum smu_message_type
 154 {
 155         SMU_MSG_TestMessage = 0,
 156         SMU_MSG_GetSmuVersion,
 157         SMU_MSG_GetDriverIfVersion,
 158         SMU_MSG_SetAllowedFeaturesMaskLow,
 159         SMU_MSG_SetAllowedFeaturesMaskHigh,
 160         SMU_MSG_EnableAllSmuFeatures,
 161         SMU_MSG_DisableAllSmuFeatures,
 162         SMU_MSG_EnableSmuFeaturesLow,
 163         SMU_MSG_EnableSmuFeaturesHigh,
 164         SMU_MSG_DisableSmuFeaturesLow,
 165         SMU_MSG_DisableSmuFeaturesHigh,
 166         SMU_MSG_GetEnabledSmuFeaturesLow,
 167         SMU_MSG_GetEnabledSmuFeaturesHigh,
 168         SMU_MSG_SetWorkloadMask,
 169         SMU_MSG_SetPptLimit,
 170         SMU_MSG_SetDriverDramAddrHigh,
 171         SMU_MSG_SetDriverDramAddrLow,
 172         SMU_MSG_SetToolsDramAddrHigh,
 173         SMU_MSG_SetToolsDramAddrLow,
 174         SMU_MSG_TransferTableSmu2Dram,
 175         SMU_MSG_TransferTableDram2Smu,
 176         SMU_MSG_UseDefaultPPTable,
 177         SMU_MSG_UseBackupPPTable,
 178         SMU_MSG_RunBtc,
 179         SMU_MSG_RequestI2CBus,
 180         SMU_MSG_ReleaseI2CBus,
 181         SMU_MSG_SetFloorSocVoltage,
 182         SMU_MSG_SoftReset,
 183         SMU_MSG_StartBacoMonitor,
 184         SMU_MSG_CancelBacoMonitor,
 185         SMU_MSG_EnterBaco,
 186         SMU_MSG_SetSoftMinByFreq,
 187         SMU_MSG_SetSoftMaxByFreq,
 188         SMU_MSG_SetHardMinByFreq,
 189         SMU_MSG_SetHardMaxByFreq,
 190         SMU_MSG_GetMinDpmFreq,
 191         SMU_MSG_GetMaxDpmFreq,
 192         SMU_MSG_GetDpmFreqByIndex,
 193         SMU_MSG_GetDpmClockFreq,
 194         SMU_MSG_GetSsVoltageByDpm,
 195         SMU_MSG_SetMemoryChannelConfig,
 196         SMU_MSG_SetGeminiMode,
 197         SMU_MSG_SetGeminiApertureHigh,
 198         SMU_MSG_SetGeminiApertureLow,
 199         SMU_MSG_SetMinLinkDpmByIndex,
 200         SMU_MSG_OverridePcieParameters,
 201         SMU_MSG_OverDriveSetPercentage,
 202         SMU_MSG_SetMinDeepSleepDcefclk,
 203         SMU_MSG_ReenableAcDcInterrupt,
 204         SMU_MSG_NotifyPowerSource,
 205         SMU_MSG_SetUclkFastSwitch,
 206         SMU_MSG_SetUclkDownHyst,
 207         SMU_MSG_GfxDeviceDriverReset,
 208         SMU_MSG_GetCurrentRpm,
 209         SMU_MSG_SetVideoFps,
 210         SMU_MSG_SetTjMax,
 211         SMU_MSG_SetFanTemperatureTarget,
 212         SMU_MSG_PrepareMp1ForUnload,
 213         SMU_MSG_DramLogSetDramAddrHigh,
 214         SMU_MSG_DramLogSetDramAddrLow,
 215         SMU_MSG_DramLogSetDramSize,
 216         SMU_MSG_SetFanMaxRpm,
 217         SMU_MSG_SetFanMinPwm,
 218         SMU_MSG_ConfigureGfxDidt,
 219         SMU_MSG_NumOfDisplays,
 220         SMU_MSG_RemoveMargins,
 221         SMU_MSG_ReadSerialNumTop32,
 222         SMU_MSG_ReadSerialNumBottom32,
 223         SMU_MSG_SetSystemVirtualDramAddrHigh,
 224         SMU_MSG_SetSystemVirtualDramAddrLow,
 225         SMU_MSG_WaflTest,
 226         SMU_MSG_SetFclkGfxClkRatio,
 227         SMU_MSG_AllowGfxOff,
 228         SMU_MSG_DisallowGfxOff,
 229         SMU_MSG_GetPptLimit,
 230         SMU_MSG_GetDcModeMaxDpmFreq,
 231         SMU_MSG_GetDebugData,
 232         SMU_MSG_SetXgmiMode,
 233         SMU_MSG_RunAfllBtc,
 234         SMU_MSG_ExitBaco,
 235         SMU_MSG_PrepareMp1ForReset,
 236         SMU_MSG_PrepareMp1ForShutdown,
 237         SMU_MSG_SetMGpuFanBoostLimitRpm,
 238         SMU_MSG_GetAVFSVoltageByDpm,
 239         SMU_MSG_PowerUpVcn,
 240         SMU_MSG_PowerDownVcn,
 241         SMU_MSG_PowerUpJpeg,
 242         SMU_MSG_PowerDownJpeg,
 243         SMU_MSG_BacoAudioD3PME,
 244         SMU_MSG_ArmD3,
 245         SMU_MSG_RunGfxDcBtc,
 246         SMU_MSG_RunSocDcBtc,
 247         SMU_MSG_SetMemoryChannelEnable,
 248         SMU_MSG_SetDfSwitchType,
 249         SMU_MSG_GetVoltageByDpm,
 250         SMU_MSG_GetVoltageByDpmOverdrive,
 251         SMU_MSG_PowerUpVcn0,
 252         SMU_MSG_PowerDownVcn01,
 253         SMU_MSG_PowerUpVcn1,
 254         SMU_MSG_PowerDownVcn1,
 255         SMU_MSG_MAX_COUNT,
 256 };
 257
 258 enum smu_clk_type
 259 {
 260         SMU_GFXCLK,
 261         SMU_VCLK,
 262         SMU_DCLK,
 263         SMU_ECLK,
 264         SMU_SOCCLK,
 265         SMU_UCLK,
 266         SMU_DCEFCLK,
 267         SMU_DISPCLK,
 268         SMU_PIXCLK,
 269         SMU_PHYCLK,
 270         SMU_FCLK,
 271         SMU_SCLK,
 272         SMU_MCLK,
 273         SMU_PCIE,
 274         SMU_OD_SCLK,
 275         SMU_OD_MCLK,
 276         SMU_OD_VDDC_CURVE,
 277         SMU_OD_RANGE,
 278         SMU_CLK_COUNT,
 279 };
 280
 281 enum smu_power_src_type
 282 {
 283         SMU_POWER_SOURCE_AC,
 284         SMU_POWER_SOURCE_DC,
 285         SMU_POWER_SOURCE_COUNT,
 286 };
 287
 288 enum smu_feature_mask
 289 {
 290         SMU_FEATURE_DPM_PREFETCHER_BIT,
 291         SMU_FEATURE_DPM_GFXCLK_BIT,
 292         SMU_FEATURE_DPM_UCLK_BIT,
 293         SMU_FEATURE_DPM_SOCCLK_BIT,
 294         SMU_FEATURE_DPM_UVD_BIT,
 295         SMU_FEATURE_DPM_VCE_BIT,
 296         SMU_FEATURE_ULV_BIT,
 297         SMU_FEATURE_DPM_MP0CLK_BIT,
 298         SMU_FEATURE_DPM_LINK_BIT,
 299         SMU_FEATURE_DPM_DCEFCLK_BIT,
 300         SMU_FEATURE_DS_GFXCLK_BIT,
 301         SMU_FEATURE_DS_SOCCLK_BIT,
 302         SMU_FEATURE_DS_LCLK_BIT,
 303         SMU_FEATURE_PPT_BIT,
 304         SMU_FEATURE_TDC_BIT,
 305         SMU_FEATURE_THERMAL_BIT,
 306         SMU_FEATURE_GFX_PER_CU_CG_BIT,
 307         SMU_FEATURE_RM_BIT,
 308         SMU_FEATURE_DS_DCEFCLK_BIT,
 309         SMU_FEATURE_ACDC_BIT,
 310         SMU_FEATURE_VR0HOT_BIT,
 311         SMU_FEATURE_VR1HOT_BIT,
 312         SMU_FEATURE_FW_CTF_BIT,
 313         SMU_FEATURE_LED_DISPLAY_BIT,
 314         SMU_FEATURE_FAN_CONTROL_BIT,
 315         SMU_FEATURE_GFX_EDC_BIT,
 316         SMU_FEATURE_GFXOFF_BIT,
 317         SMU_FEATURE_CG_BIT,
 318         SMU_FEATURE_DPM_FCLK_BIT,
 319         SMU_FEATURE_DS_FCLK_BIT,
 320         SMU_FEATURE_DS_MP1CLK_BIT,
 321         SMU_FEATURE_DS_MP0CLK_BIT,
 322         SMU_FEATURE_XGMI_BIT,
 323         SMU_FEATURE_DPM_GFX_PACE_BIT,
 324         SMU_FEATURE_MEM_VDDCI_SCALING_BIT,
 325         SMU_FEATURE_MEM_MVDD_SCALING_BIT,
 326         SMU_FEATURE_DS_UCLK_BIT,
 327         SMU_FEATURE_GFX_ULV_BIT,
 328         SMU_FEATURE_FW_DSTATE_BIT,
 329         SMU_FEATURE_BACO_BIT,
 330         SMU_FEATURE_VCN_PG_BIT,
 331         SMU_FEATURE_JPEG_PG_BIT,
 332         SMU_FEATURE_USB_PG_BIT,
 333         SMU_FEATURE_RSMU_SMN_CG_BIT,
 334         SMU_FEATURE_APCC_PLUS_BIT,
 335         SMU_FEATURE_GTHR_BIT,
 336         SMU_FEATURE_GFX_DCS_BIT,
 337         SMU_FEATURE_GFX_SS_BIT,
 338         SMU_FEATURE_OUT_OF_BAND_MONITOR_BIT,
 339         SMU_FEATURE_TEMP_DEPENDENT_VMIN_BIT,
 340         SMU_FEATURE_MMHUB_PG_BIT,
 341         SMU_FEATURE_ATHUB_PG_BIT,
 342         SMU_FEATURE_COUNT,
 343 };
 344
 345 enum smu_memory_pool_size
 346 {
 347     SMU_MEMORY_POOL_SIZE_ZERO   = 0,
 348     SMU_MEMORY_POOL_SIZE_256_MB = 0x10000000,
 349     SMU_MEMORY_POOL_SIZE_512_MB = 0x20000000,
 350     SMU_MEMORY_POOL_SIZE_1_GB   = 0x40000000,
 351     SMU_MEMORY_POOL_SIZE_2_GB   = 0x80000000,
 352 };
 353
 354 #define SMU_TABLE_INIT(tables, table_id, s, a, d)       \
 355         do {                                            \
 356                 tables[table_id].size = s;              \
 357                 tables[table_id].align = a;             \
 358                 tables[table_id].domain = d;            \
 359         } while (0)
 360
 361 struct smu_table {
 362         uint64_t size;
 363         uint32_t align;
 364         uint8_t domain;
 365         uint64_t mc_address;
 366         void *cpu_addr;
 367         struct amdgpu_bo *bo;
 368 };
 369
 370 enum smu_perf_level_designation {
 371         PERF_LEVEL_ACTIVITY,
 372         PERF_LEVEL_POWER_CONTAINMENT,
 373 };
 374
 375 struct smu_performance_level {
 376         uint32_t core_clock;
 377         uint32_t memory_clock;
 378         uint32_t vddc;
 379         uint32_t vddci;
 380         uint32_t non_local_mem_freq;
 381         uint32_t non_local_mem_width;
 382 };
 383
 384 struct smu_clock_info {
 385         uint32_t min_mem_clk;
 386         uint32_t max_mem_clk;
 387         uint32_t min_eng_clk;
 388         uint32_t max_eng_clk;
 389         uint32_t min_bus_bandwidth;
 390         uint32_t max_bus_bandwidth;
 391 };
 392
 393 struct smu_bios_boot_up_values
 394 {
 395         uint32_t                        revision;
 396         uint32_t                        gfxclk;
 397         uint32_t                        uclk;
 398         uint32_t                        socclk;
 399         uint32_t                        dcefclk;
 400         uint32_t                        eclk;
 401         uint32_t                        vclk;
 402         uint32_t                        dclk;
 403         uint16_t                        vddc;
 404         uint16_t                        vddci;
 405         uint16_t                        mvddc;
 406         uint16_t                        vdd_gfx;
 407         uint8_t                         cooling_id;
 408         uint32_t                        pp_table_id;
 409 };
 410
 411 enum smu_table_id
 412 {
 413         SMU_TABLE_PPTABLE = 0,
 414         SMU_TABLE_WATERMARKS,
 415         SMU_TABLE_AVFS,
 416         SMU_TABLE_AVFS_PSM_DEBUG,
 417         SMU_TABLE_AVFS_FUSE_OVERRIDE,
 418         SMU_TABLE_PMSTATUSLOG,
 419         SMU_TABLE_SMU_METRICS,
 420         SMU_TABLE_DRIVER_SMU_CONFIG,
 421         SMU_TABLE_ACTIVITY_MONITOR_COEFF,
 422         SMU_TABLE_OVERDRIVE,
 423         SMU_TABLE_I2C_COMMANDS,
 424         SMU_TABLE_PACE,
 425         SMU_TABLE_COUNT,
 426 };
 427
 428 struct smu_table_context
 429 {
 430         void                            *power_play_table;
 431         uint32_t                        power_play_table_size;
 432         void                            *hardcode_pptable;
 433         unsigned long                   metrics_time;
 434         void                            *metrics_table;
 435
 436         void                            *max_sustainable_clocks;
 437         struct smu_bios_boot_up_values  boot_values;
 438         void                            *driver_pptable;
 439         struct smu_table                *tables;
 440         uint32_t                        table_count;
 441         struct smu_table                memory_pool;
 442         uint8_t                         thermal_controller_type;
 443         uint16_t                        TDPODLimit;
 444
 445         void                            *overdrive_table;
 446 };
 447
 448 struct smu_dpm_context {
 449         uint32_t dpm_context_size;
 450         void *dpm_context;
 451         void *golden_dpm_context;
 452         bool enable_umd_pstate;
 453         enum amd_dpm_forced_level dpm_level;
 454         enum amd_dpm_forced_level saved_dpm_level;
 455         enum amd_dpm_forced_level requested_dpm_level;
 456         struct smu_power_state *dpm_request_power_state;
 457         struct smu_power_state *dpm_current_power_state;
 458         struct mclock_latency_table *mclk_latency_table;
 459 };
 460
 461 struct smu_power_gate {
 462         bool uvd_gated;
 463         bool vce_gated;
 464 };
 465
 466 struct smu_power_context {
 467         void *power_context;
 468         uint32_t power_context_size;
 469         struct smu_power_gate power_gate;
 470 };
 471
 472
 473 #define SMU_FEATURE_MAX (64)
 474 struct smu_feature
 475 {
 476         uint32_t feature_num;
 477         DECLARE_BITMAP(supported, SMU_FEATURE_MAX);
 478         DECLARE_BITMAP(allowed, SMU_FEATURE_MAX);
 479         DECLARE_BITMAP(enabled, SMU_FEATURE_MAX);
 480         struct mutex mutex;
 481 };
 482
 483 struct smu_clocks {
 484         uint32_t engine_clock;
 485         uint32_t memory_clock;
 486         uint32_t bus_bandwidth;
 487         uint32_t engine_clock_in_sr;
 488         uint32_t dcef_clock;
 489         uint32_t dcef_clock_in_sr;
 490 };
 491
 492 #define MAX_REGULAR_DPM_NUM 16
 493 struct mclk_latency_entries {
 494         uint32_t  frequency;
 495         uint32_t  latency;
 496 };
 497 struct mclock_latency_table {
 498         uint32_t  count;
 499         struct mclk_latency_entries  entries[MAX_REGULAR_DPM_NUM];
 500 };
 501
 502 enum smu_baco_state
 503 {
 504         SMU_BACO_STATE_ENTER = 0,
 505         SMU_BACO_STATE_EXIT,
 506 };
 507
 508 struct smu_baco_context
 509 {
 510         struct mutex mutex;
 511         uint32_t state;
 512         bool platform_support;
 513 };
 514
 515 #define WORKLOAD_POLICY_MAX 7
 516 struct smu_context
 517 {
 518         struct amdgpu_device            *adev;
 519         struct amdgpu_irq_src           *irq_source;
 520
 521         const struct smu_funcs          *funcs;
 522         const struct pptable_funcs      *ppt_funcs;
 523         struct mutex                    mutex;
 524         uint64_t pool_size;
 525
 526         struct smu_table_context        smu_table;
 527         struct smu_dpm_context          smu_dpm;
 528         struct smu_power_context        smu_power;
 529         struct smu_feature              smu_feature;
 530         struct amd_pp_display_configuration  *display_config;
 531         struct smu_baco_context         smu_baco;
 532         void *od_settings;
 533
 534         uint32_t pstate_sclk;
 535         uint32_t pstate_mclk;
 536
 537         bool od_enabled;
 538         uint32_t power_limit;
 539         uint32_t default_power_limit;
 540
 541         /* soft pptable */
 542         uint32_t ppt_offset_bytes;
 543         uint32_t ppt_size_bytes;
 544         uint8_t  *ppt_start_addr;
 545
 546         bool support_power_containment;
 547         bool disable_watermark;
 548
 549 #define WATERMARKS_EXIST        (1 << 0)
 550 #define WATERMARKS_LOADED       (1 << 1)
 551         uint32_t watermarks_bitmap;
 552
 553         uint32_t workload_mask;
 554         uint32_t workload_prority[WORKLOAD_POLICY_MAX];
 555         uint32_t workload_setting[WORKLOAD_POLICY_MAX];
 556         uint32_t power_profile_mode;
 557         uint32_t default_power_profile_mode;
 558         bool pm_enabled;
 559
 560         uint32_t smc_if_version;
 561
 562 };
 563
 564 struct pptable_funcs {
 565         int (*alloc_dpm_context)(struct smu_context *smu);
 566         int (*store_powerplay_table)(struct smu_context *smu);
 567         int (*check_powerplay_table)(struct smu_context *smu);
 568         int (*append_powerplay_table)(struct smu_context *smu);
 569         int (*get_smu_msg_index)(struct smu_context *smu, uint32_t index);
 570         int (*get_smu_clk_index)(struct smu_context *smu, uint32_t index);
 571         int (*get_smu_feature_index)(struct smu_context *smu, uint32_t index);
 572         int (*get_smu_table_index)(struct smu_context *smu, uint32_t index);
 573         int (*get_smu_power_index)(struct smu_context *smu, uint32_t index);
 574         int (*get_workload_type)(struct smu_context *smu, enum PP_SMC_POWER_PROFILE profile);
 575         int (*run_afll_btc)(struct smu_context *smu);
 576         int (*get_allowed_feature_mask)(struct smu_context *smu, uint32_t *feature_mask, uint32_t num);
 577         enum amd_pm_state_type (*get_current_power_state)(struct smu_context *smu);
 578         int (*set_default_dpm_table)(struct smu_context *smu);
 579         int (*set_power_state)(struct smu_context *smu);
 580         int (*populate_umd_state_clk)(struct smu_context *smu);
 581         int (*print_clk_levels)(struct smu_context *smu, enum smu_clk_type clk_type, char *buf);
 582         int (*force_clk_levels)(struct smu_context *smu, enum smu_clk_type clk_type, uint32_t mask);
 583         int (*set_default_od8_settings)(struct smu_context *smu);
 584         int (*get_od_percentage)(struct smu_context *smu, enum smu_clk_type clk_type);
 585         int (*set_od_percentage)(struct smu_context *smu,
 586                                  enum smu_clk_type clk_type,
 587                                  uint32_t value);
 588         int (*od_edit_dpm_table)(struct smu_context *smu,
 589                                  enum PP_OD_DPM_TABLE_COMMAND type,
 590                                  long *input, uint32_t size);
 591         int (*get_clock_by_type_with_latency)(struct smu_context *smu,
 592                                               enum smu_clk_type clk_type,
 593                                               struct
 594                                               pp_clock_levels_with_latency
 595                                               *clocks);
 596         int (*get_clock_by_type_with_voltage)(struct smu_context *smu,
 597                                               enum amd_pp_clock_type type,
 598                                               struct
 599                                               pp_clock_levels_with_voltage
 600                                               *clocks);
 601         int (*get_power_profile_mode)(struct smu_context *smu, char *buf);
 602         int (*set_power_profile_mode)(struct smu_context *smu, long *input, uint32_t size);
 603         int (*dpm_set_uvd_enable)(struct smu_context *smu, bool enable);
 604         int (*dpm_set_vce_enable)(struct smu_context *smu, bool enable);
 605         int (*read_sensor)(struct smu_context *smu, enum amd_pp_sensors sensor,
 606                            void *data, uint32_t *size);
 607         int (*pre_display_config_changed)(struct smu_context *smu);
 608         int (*display_config_changed)(struct smu_context *smu);
 609         int (*apply_clocks_adjust_rules)(struct smu_context *smu);
 610         int (*notify_smc_dispaly_config)(struct smu_context *smu);
 611         int (*force_dpm_limit_value)(struct smu_context *smu, bool highest);
 612         int (*unforce_dpm_levels)(struct smu_context *smu);
 613         int (*get_profiling_clk_mask)(struct smu_context *smu,
 614                                       enum amd_dpm_forced_level level,
 615                                       uint32_t *sclk_mask,
 616                                       uint32_t *mclk_mask,
 617                                       uint32_t *soc_mask);
 618         int (*set_cpu_power_state)(struct smu_context *smu);
 619         int (*set_ppfeature_status)(struct smu_context *smu, uint64_t ppfeatures);
 620         int (*get_ppfeature_status)(struct smu_context *smu, char *buf);
 621         bool (*is_dpm_running)(struct smu_context *smu);
 622         int (*tables_init)(struct smu_context *smu, struct smu_table *tables);
 623         int (*set_thermal_fan_table)(struct smu_context *smu);
 624         int (*get_fan_speed_percent)(struct smu_context *smu, uint32_t *speed);
 625         int (*get_fan_speed_rpm)(struct smu_context *smu, uint32_t *speed);
 626         int (*set_watermarks_table)(struct smu_context *smu, void *watermarks,
 627                                     struct dm_pp_wm_sets_with_clock_ranges_soc15 *clock_ranges);
 628         int (*get_current_clk_freq_by_table)(struct smu_context *smu,
 629                                              enum smu_clk_type clk_type,
 630                                              uint32_t *value);
 631         int (*get_thermal_temperature_range)(struct smu_context *smu, struct smu_temperature_range *range);
 632         int (*get_uclk_dpm_states)(struct smu_context *smu, uint32_t *clocks_in_khz, uint32_t *num_states);
 633         int (*set_default_od_settings)(struct smu_context *smu, bool initialize);
 634         int (*set_performance_level)(struct smu_context *smu, enum amd_dpm_forced_level level);
 635 };
 636
 637 struct smu_funcs
 638 {
 639         int (*init_microcode)(struct smu_context *smu);
 640         int (*init_smc_tables)(struct smu_context *smu);
 641         int (*fini_smc_tables)(struct smu_context *smu);
 642         int (*init_power)(struct smu_context *smu);
 643         int (*fini_power)(struct smu_context *smu);
 644         int (*load_microcode)(struct smu_context *smu);
 645         int (*check_fw_status)(struct smu_context *smu);
 646         int (*setup_pptable)(struct smu_context *smu);
 647         int (*get_vbios_bootup_values)(struct smu_context *smu);
 648         int (*get_clk_info_from_vbios)(struct smu_context *smu);
 649         int (*check_pptable)(struct smu_context *smu);
 650         int (*parse_pptable)(struct smu_context *smu);
 651         int (*populate_smc_pptable)(struct smu_context *smu);
 652         int (*check_fw_version)(struct smu_context *smu);
 653         int (*write_pptable)(struct smu_context *smu);
 654         int (*set_min_dcef_deep_sleep)(struct smu_context *smu);
 655         int (*set_tool_table_location)(struct smu_context *smu);
 656         int (*notify_memory_pool_location)(struct smu_context *smu);
 657         int (*write_watermarks_table)(struct smu_context *smu);
 658         int (*set_last_dcef_min_deep_sleep_clk)(struct smu_context *smu);
 659         int (*system_features_control)(struct smu_context *smu, bool en);
 660         int (*send_smc_msg)(struct smu_context *smu, uint16_t msg);
 661         int (*send_smc_msg_with_param)(struct smu_context *smu, uint16_t msg, uint32_t param);
 662         int (*read_smc_arg)(struct smu_context *smu, uint32_t *arg);
 663         int (*init_display_count)(struct smu_context *smu, uint32_t count);
 664         int (*set_allowed_mask)(struct smu_context *smu);
 665         int (*get_enabled_mask)(struct smu_context *smu, uint32_t *feature_mask, uint32_t num);
 666         int (*update_feature_enable_state)(struct smu_context *smu, uint32_t feature_id, bool enabled);
 667         int (*notify_display_change)(struct smu_context *smu);
 668         int (*get_power_limit)(struct smu_context *smu, uint32_t *limit, bool def);
 669         int (*set_power_limit)(struct smu_context *smu, uint32_t n);
 670         int (*get_current_clk_freq)(struct smu_context *smu, enum smu_clk_type clk_id, uint32_t *value);
 671         int (*init_max_sustainable_clocks)(struct smu_context *smu);
 672         int (*start_thermal_control)(struct smu_context *smu);
 673         int (*read_sensor)(struct smu_context *smu, enum amd_pp_sensors sensor,
 674                            void *data, uint32_t *size);
 675         int (*set_deep_sleep_dcefclk)(struct smu_context *smu, uint32_t clk);
 676         int (*set_active_display_count)(struct smu_context *smu, uint32_t count);
 677         int (*store_cc6_data)(struct smu_context *smu, uint32_t separation_time,
 678                               bool cc6_disable, bool pstate_disable,
 679                               bool pstate_switch_disable);
 680         int (*get_clock_by_type)(struct smu_context *smu,
 681                                  enum amd_pp_clock_type type,
 682                                  struct amd_pp_clocks *clocks);
 683         int (*get_max_high_clocks)(struct smu_context *smu,
 684                                    struct amd_pp_simple_clock_info *clocks);
 685         int (*display_clock_voltage_request)(struct smu_context *smu, struct
 686                                              pp_display_clock_request
 687                                              *clock_req);
 688         int (*get_dal_power_level)(struct smu_context *smu,
 689                                    struct amd_pp_simple_clock_info *clocks);
 690         int (*get_perf_level)(struct smu_context *smu,
 691                               enum smu_perf_level_designation designation,
 692                               struct smu_performance_level *level);
 693         int (*get_current_shallow_sleep_clocks)(struct smu_context *smu,
 694                                                 struct smu_clock_info *clocks);
 695         int (*notify_smu_enable_pwe)(struct smu_context *smu);
 696         int (*set_watermarks_for_clock_ranges)(struct smu_context *smu,
 697                                                struct dm_pp_wm_sets_with_clock_ranges_soc15 *clock_ranges);
 698         int (*conv_power_profile_to_pplib_workload)(int power_profile);
 699         uint32_t (*get_fan_control_mode)(struct smu_context *smu);
 700         int (*set_fan_control_mode)(struct smu_context *smu, uint32_t mode);
 701         int (*set_fan_speed_percent)(struct smu_context *smu, uint32_t speed);
 702         int (*set_fan_speed_rpm)(struct smu_context *smu, uint32_t speed);
 703         int (*set_xgmi_pstate)(struct smu_context *smu, uint32_t pstate);
 704         int (*gfx_off_control)(struct smu_context *smu, bool enable);
 705         int (*register_irq_handler)(struct smu_context *smu);
 706         int (*set_azalia_d3_pme)(struct smu_context *smu);
 707         int (*get_max_sustainable_clocks_by_dc)(struct smu_context *smu, struct pp_smu_nv_clock_table *max_clocks);
 708         bool (*baco_is_support)(struct smu_context *smu);
 709         enum smu_baco_state (*baco_get_state)(struct smu_context *smu);
 710         int (*baco_set_state)(struct smu_context *smu, enum smu_baco_state state);
 711         int (*baco_reset)(struct smu_context *smu);
 712
 713 };
 714
 715 #define smu_init_microcode(smu) \
 716         ((smu)->funcs->init_microcode ? (smu)->funcs->init_microcode((smu)) : 0)
 717 #define smu_init_smc_tables(smu) \
 718         ((smu)->funcs->init_smc_tables ? (smu)->funcs->init_smc_tables((smu)) : 0)
 719 #define smu_fini_smc_tables(smu) \
 720         ((smu)->funcs->fini_smc_tables ? (smu)->funcs->fini_smc_tables((smu)) : 0)
 721 #define smu_init_power(smu) \
 722         ((smu)->funcs->init_power ? (smu)->funcs->init_power((smu)) : 0)
 723 #define smu_fini_power(smu) \
 724         ((smu)->funcs->fini_power ? (smu)->funcs->fini_power((smu)) : 0)
 725 #define smu_load_microcode(smu) \
 726         ((smu)->funcs->load_microcode ? (smu)->funcs->load_microcode((smu)) : 0)
 727 #define smu_check_fw_status(smu) \
 728         ((smu)->funcs->check_fw_status ? (smu)->funcs->check_fw_status((smu)) : 0)
 729 #define smu_setup_pptable(smu) \
 730         ((smu)->funcs->setup_pptable ? (smu)->funcs->setup_pptable((smu)) : 0)
 731 #define smu_get_vbios_bootup_values(smu) \
 732         ((smu)->funcs->get_vbios_bootup_values ? (smu)->funcs->get_vbios_bootup_values((smu)) : 0)
 733 #define smu_get_clk_info_from_vbios(smu) \
 734         ((smu)->funcs->get_clk_info_from_vbios ? (smu)->funcs->get_clk_info_from_vbios((smu)) : 0)
 735 #define smu_check_pptable(smu) \
 736         ((smu)->funcs->check_pptable ? (smu)->funcs->check_pptable((smu)) : 0)
 737 #define smu_parse_pptable(smu) \
 738         ((smu)->funcs->parse_pptable ? (smu)->funcs->parse_pptable((smu)) : 0)
 739 #define smu_populate_smc_pptable(smu) \
 740         ((smu)->funcs->populate_smc_pptable ? (smu)->funcs->populate_smc_pptable((smu)) : 0)
 741 #define smu_check_fw_version(smu) \
 742         ((smu)->funcs->check_fw_version ? (smu)->funcs->check_fw_version((smu)) : 0)
 743 #define smu_write_pptable(smu) \
 744         ((smu)->funcs->write_pptable ? (smu)->funcs->write_pptable((smu)) : 0)
 745 #define smu_set_min_dcef_deep_sleep(smu) \
 746         ((smu)->funcs->set_min_dcef_deep_sleep ? (smu)->funcs->set_min_dcef_deep_sleep((smu)) : 0)
 747 #define smu_set_tool_table_location(smu) \
 748         ((smu)->funcs->set_tool_table_location ? (smu)->funcs->set_tool_table_location((smu)) : 0)
 749 #define smu_notify_memory_pool_location(smu) \
 750         ((smu)->funcs->notify_memory_pool_location ? (smu)->funcs->notify_memory_pool_location((smu)) : 0)
 751 #define smu_gfx_off_control(smu, enable) \
 752         ((smu)->funcs->gfx_off_control ? (smu)->funcs->gfx_off_control((smu), (enable)) : 0)
 753
 754 #define smu_write_watermarks_table(smu) \
 755         ((smu)->funcs->write_watermarks_table ? (smu)->funcs->write_watermarks_table((smu)) : 0)
 756 #define smu_set_last_dcef_min_deep_sleep_clk(smu) \
 757         ((smu)->funcs->set_last_dcef_min_deep_sleep_clk ? (smu)->funcs->set_last_dcef_min_deep_sleep_clk((smu)) : 0)
 758 #define smu_system_features_control(smu, en) \
 759         ((smu)->funcs->system_features_control ? (smu)->funcs->system_features_control((smu), (en)) : 0)
 760 #define smu_init_max_sustainable_clocks(smu) \
 761         ((smu)->funcs->init_max_sustainable_clocks ? (smu)->funcs->init_max_sustainable_clocks((smu)) : 0)
 762 #define smu_set_default_od_settings(smu, initialize) \
 763         ((smu)->ppt_funcs->set_default_od_settings ? (smu)->ppt_funcs->set_default_od_settings((smu), (initialize)) : 0)
 764 #define smu_set_fan_speed_rpm(smu, speed) \
 765         ((smu)->funcs->set_fan_speed_rpm ? (smu)->funcs->set_fan_speed_rpm((smu), (speed)) : 0)
 766 #define smu_send_smc_msg(smu, msg) \
 767         ((smu)->funcs->send_smc_msg? (smu)->funcs->send_smc_msg((smu), (msg)) : 0)
 768 #define smu_send_smc_msg_with_param(smu, msg, param) \
 769         ((smu)->funcs->send_smc_msg_with_param? (smu)->funcs->send_smc_msg_with_param((smu), (msg), (param)) : 0)
 770 #define smu_read_smc_arg(smu, arg) \
 771         ((smu)->funcs->read_smc_arg? (smu)->funcs->read_smc_arg((smu), (arg)) : 0)
 772 #define smu_alloc_dpm_context(smu) \
 773         ((smu)->ppt_funcs->alloc_dpm_context ? (smu)->ppt_funcs->alloc_dpm_context((smu)) : 0)
 774 #define smu_init_display_count(smu, count) \
 775         ((smu)->funcs->init_display_count ? (smu)->funcs->init_display_count((smu), (count)) : 0)
 776 #define smu_feature_set_allowed_mask(smu) \
 777         ((smu)->funcs->set_allowed_mask? (smu)->funcs->set_allowed_mask((smu)) : 0)
 778 #define smu_feature_get_enabled_mask(smu, mask, num) \
 779         ((smu)->funcs->get_enabled_mask? (smu)->funcs->get_enabled_mask((smu), (mask), (num)) : 0)
 780 #define smu_is_dpm_running(smu) \
 781         ((smu)->ppt_funcs->is_dpm_running ? (smu)->ppt_funcs->is_dpm_running((smu)) : 0)
 782 #define smu_feature_update_enable_state(smu, feature_id, enabled) \
 783         ((smu)->funcs->update_feature_enable_state? (smu)->funcs->update_feature_enable_state((smu), (feature_id), (enabled)) : 0)
 784 #define smu_notify_display_change(smu) \
 785         ((smu)->funcs->notify_display_change? (smu)->funcs->notify_display_change((smu)) : 0)
 786 #define smu_store_powerplay_table(smu) \
 787         ((smu)->ppt_funcs->store_powerplay_table ? (smu)->ppt_funcs->store_powerplay_table((smu)) : 0)
 788 #define smu_check_powerplay_table(smu) \
 789         ((smu)->ppt_funcs->check_powerplay_table ? (smu)->ppt_funcs->check_powerplay_table((smu)) : 0)
 790 #define smu_append_powerplay_table(smu) \
 791         ((smu)->ppt_funcs->append_powerplay_table ? (smu)->ppt_funcs->append_powerplay_table((smu)) : 0)
 792 #define smu_set_default_dpm_table(smu) \
 793         ((smu)->ppt_funcs->set_default_dpm_table ? (smu)->ppt_funcs->set_default_dpm_table((smu)) : 0)
 794 #define smu_populate_umd_state_clk(smu) \
 795         ((smu)->ppt_funcs->populate_umd_state_clk ? (smu)->ppt_funcs->populate_umd_state_clk((smu)) : 0)
 796 #define smu_set_default_od8_settings(smu) \
 797         ((smu)->ppt_funcs->set_default_od8_settings ? (smu)->ppt_funcs->set_default_od8_settings((smu)) : 0)
 798 #define smu_get_power_limit(smu, limit, def) \
 799         ((smu)->funcs->get_power_limit ? (smu)->funcs->get_power_limit((smu), (limit), (def)) : 0)
 800 #define smu_set_power_limit(smu, limit) \
 801         ((smu)->funcs->set_power_limit ? (smu)->funcs->set_power_limit((smu), (limit)) : 0)
 802 #define smu_get_current_clk_freq(smu, clk_id, value) \
 803         ((smu)->funcs->get_current_clk_freq? (smu)->funcs->get_current_clk_freq((smu), (clk_id), (value)) : 0)
 804 #define smu_print_clk_levels(smu, clk_type, buf) \
 805         ((smu)->ppt_funcs->print_clk_levels ? (smu)->ppt_funcs->print_clk_levels((smu), (clk_type), (buf)) : 0)
 806 #define smu_force_clk_levels(smu, clk_type, level) \
 807         ((smu)->ppt_funcs->force_clk_levels ? (smu)->ppt_funcs->force_clk_levels((smu), (clk_type), (level)) : 0)
 808 #define smu_get_od_percentage(smu, type) \
 809         ((smu)->ppt_funcs->get_od_percentage ? (smu)->ppt_funcs->get_od_percentage((smu), (type)) : 0)
 810 #define smu_set_od_percentage(smu, type, value) \
 811         ((smu)->ppt_funcs->set_od_percentage ? (smu)->ppt_funcs->set_od_percentage((smu), (type), (value)) : 0)
 812 #define smu_od_edit_dpm_table(smu, type, input, size) \
 813         ((smu)->ppt_funcs->od_edit_dpm_table ? (smu)->ppt_funcs->od_edit_dpm_table((smu), (type), (input), (size)) : 0)
 814 #define smu_tables_init(smu, tab) \
 815         ((smu)->ppt_funcs->tables_init ? (smu)->ppt_funcs->tables_init((smu), (tab)) : 0)
 816 #define smu_set_thermal_fan_table(smu) \
 817         ((smu)->ppt_funcs->set_thermal_fan_table ? (smu)->ppt_funcs->set_thermal_fan_table((smu)) : 0)
 818 #define smu_start_thermal_control(smu) \
 819         ((smu)->funcs->start_thermal_control? (smu)->funcs->start_thermal_control((smu)) : 0)
 820 #define smu_read_sensor(smu, sensor, data, size) \
 821         ((smu)->funcs->read_sensor? (smu)->funcs->read_sensor((smu), (sensor), (data), (size)) : 0)
 822 #define smu_asic_read_sensor(smu, sensor, data, size) \
 823         ((smu)->ppt_funcs->read_sensor? (smu)->ppt_funcs->read_sensor((smu), (sensor), (data), (size)) : 0)
 824 #define smu_get_power_profile_mode(smu, buf) \
 825         ((smu)->ppt_funcs->get_power_profile_mode ? (smu)->ppt_funcs->get_power_profile_mode((smu), buf) : 0)
 826 #define smu_set_power_profile_mode(smu, param, param_size) \
 827         ((smu)->ppt_funcs->set_power_profile_mode ? (smu)->ppt_funcs->set_power_profile_mode((smu), (param), (param_size)) : 0)
 828 #define smu_pre_display_config_changed(smu) \
 829         ((smu)->ppt_funcs->pre_display_config_changed ? (smu)->ppt_funcs->pre_display_config_changed((smu)) : 0)
 830 #define smu_display_config_changed(smu) \
 831         ((smu)->ppt_funcs->display_config_changed ? (smu)->ppt_funcs->display_config_changed((smu)) : 0)
 832 #define smu_apply_clocks_adjust_rules(smu) \
 833         ((smu)->ppt_funcs->apply_clocks_adjust_rules ? (smu)->ppt_funcs->apply_clocks_adjust_rules((smu)) : 0)
 834 #define smu_notify_smc_dispaly_config(smu) \
 835         ((smu)->ppt_funcs->notify_smc_dispaly_config ? (smu)->ppt_funcs->notify_smc_dispaly_config((smu)) : 0)
 836 #define smu_force_dpm_limit_value(smu, highest) \
 837         ((smu)->ppt_funcs->force_dpm_limit_value ? (smu)->ppt_funcs->force_dpm_limit_value((smu), (highest)) : 0)
 838 #define smu_unforce_dpm_levels(smu) \
 839         ((smu)->ppt_funcs->unforce_dpm_levels ? (smu)->ppt_funcs->unforce_dpm_levels((smu)) : 0)
 840 #define smu_get_profiling_clk_mask(smu, level, sclk_mask, mclk_mask, soc_mask) \
 841         ((smu)->ppt_funcs->get_profiling_clk_mask ? (smu)->ppt_funcs->get_profiling_clk_mask((smu), (level), (sclk_mask), (mclk_mask), (soc_mask)) : 0)
 842 #define smu_set_cpu_power_state(smu) \
 843         ((smu)->ppt_funcs->set_cpu_power_state ? (smu)->ppt_funcs->set_cpu_power_state((smu)) : 0)
 844 #define smu_get_fan_control_mode(smu) \
 845         ((smu)->funcs->get_fan_control_mode ? (smu)->funcs->get_fan_control_mode((smu)) : 0)
 846 #define smu_set_fan_control_mode(smu, value) \
 847         ((smu)->funcs->set_fan_control_mode ? (smu)->funcs->set_fan_control_mode((smu), (value)) : 0)
 848 #define smu_get_fan_speed_percent(smu, speed) \
 849         ((smu)->ppt_funcs->get_fan_speed_percent ? (smu)->ppt_funcs->get_fan_speed_percent((smu), (speed)) : 0)
 850 #define smu_set_fan_speed_percent(smu, speed) \
 851         ((smu)->funcs->set_fan_speed_percent ? (smu)->funcs->set_fan_speed_percent((smu), (speed)) : 0)
 852 #define smu_get_fan_speed_rpm(smu, speed) \
 853         ((smu)->ppt_funcs->get_fan_speed_rpm ? (smu)->ppt_funcs->get_fan_speed_rpm((smu), (speed)) : 0)
 854
 855 #define smu_msg_get_index(smu, msg) \
 856         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_smu_msg_index? (smu)->ppt_funcs->get_smu_msg_index((smu), (msg)) : -EINVAL) : -EINVAL)
 857 #define smu_clk_get_index(smu, msg) \
 858         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_smu_clk_index? (smu)->ppt_funcs->get_smu_clk_index((smu), (msg)) : -EINVAL) : -EINVAL)
 859 #define smu_feature_get_index(smu, msg) \
 860         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_smu_feature_index? (smu)->ppt_funcs->get_smu_feature_index((smu), (msg)) : -EINVAL) : -EINVAL)
 861 #define smu_table_get_index(smu, tab) \
 862         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_smu_table_index? (smu)->ppt_funcs->get_smu_table_index((smu), (tab)) : -EINVAL) : -EINVAL)
 863 #define smu_power_get_index(smu, src) \
 864         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_smu_power_index? (smu)->ppt_funcs->get_smu_power_index((smu), (src)) : -EINVAL) : -EINVAL)
 865 #define smu_workload_get_type(smu, profile) \
 866         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_workload_type? (smu)->ppt_funcs->get_workload_type((smu), (profile)) : -EINVAL) : -EINVAL)
 867 #define smu_run_afll_btc(smu) \
 868         ((smu)->ppt_funcs? ((smu)->ppt_funcs->run_afll_btc? (smu)->ppt_funcs->run_afll_btc((smu)) : 0) : 0)
 869 #define smu_get_allowed_feature_mask(smu, feature_mask, num) \
 870         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_allowed_feature_mask? (smu)->ppt_funcs->get_allowed_feature_mask((smu), (feature_mask), (num)) : 0) : 0)
 871 #define smu_set_deep_sleep_dcefclk(smu, clk) \
 872         ((smu)->funcs->set_deep_sleep_dcefclk ? (smu)->funcs->set_deep_sleep_dcefclk((smu), (clk)) : 0)
 873 #define smu_set_active_display_count(smu, count) \
 874         ((smu)->funcs->set_active_display_count ? (smu)->funcs->set_active_display_count((smu), (count)) : 0)
 875 #define smu_store_cc6_data(smu, st, cc6_dis, pst_dis, pst_sw_dis) \
 876         ((smu)->funcs->store_cc6_data ? (smu)->funcs->store_cc6_data((smu), (st), (cc6_dis), (pst_dis), (pst_sw_dis)) : 0)
 877 #define smu_get_clock_by_type(smu, type, clocks) \
 878         ((smu)->funcs->get_clock_by_type ? (smu)->funcs->get_clock_by_type((smu), (type), (clocks)) : 0)
 879 #define smu_get_max_high_clocks(smu, clocks) \
 880         ((smu)->funcs->get_max_high_clocks ? (smu)->funcs->get_max_high_clocks((smu), (clocks)) : 0)
 881 #define smu_get_clock_by_type_with_latency(smu, clk_type, clocks) \
 882         ((smu)->ppt_funcs->get_clock_by_type_with_latency ? (smu)->ppt_funcs->get_clock_by_type_with_latency((smu), (clk_type), (clocks)) : 0)
 883 #define smu_get_clock_by_type_with_voltage(smu, type, clocks) \
 884         ((smu)->ppt_funcs->get_clock_by_type_with_voltage ? (smu)->ppt_funcs->get_clock_by_type_with_voltage((smu), (type), (clocks)) : 0)
 885 #define smu_display_clock_voltage_request(smu, clock_req) \
 886         ((smu)->funcs->display_clock_voltage_request ? (smu)->funcs->display_clock_voltage_request((smu), (clock_req)) : 0)
 887 #define smu_get_dal_power_level(smu, clocks) \
 888         ((smu)->funcs->get_dal_power_level ? (smu)->funcs->get_dal_power_level((smu), (clocks)) : 0)
 889 #define smu_get_perf_level(smu, designation, level) \
 890         ((smu)->funcs->get_perf_level ? (smu)->funcs->get_perf_level((smu), (designation), (level)) : 0)
 891 #define smu_get_current_shallow_sleep_clocks(smu, clocks) \
 892         ((smu)->funcs->get_current_shallow_sleep_clocks ? (smu)->funcs->get_current_shallow_sleep_clocks((smu), (clocks)) : 0)
 893 #define smu_notify_smu_enable_pwe(smu) \
 894         ((smu)->funcs->notify_smu_enable_pwe ? (smu)->funcs->notify_smu_enable_pwe((smu)) : 0)
 895 #define smu_set_watermarks_for_clock_ranges(smu, clock_ranges) \
 896         ((smu)->funcs->set_watermarks_for_clock_ranges ? (smu)->funcs->set_watermarks_for_clock_ranges((smu), (clock_ranges)) : 0)
 897 #define smu_dpm_set_uvd_enable(smu, enable) \
 898         ((smu)->ppt_funcs->dpm_set_uvd_enable ? (smu)->ppt_funcs->dpm_set_uvd_enable((smu), (enable)) : 0)
 899 #define smu_dpm_set_vce_enable(smu, enable) \
 900         ((smu)->ppt_funcs->dpm_set_vce_enable ? (smu)->ppt_funcs->dpm_set_vce_enable((smu), (enable)) : 0)
 901 #define smu_set_xgmi_pstate(smu, pstate) \
 902                 ((smu)->funcs->set_xgmi_pstate ? (smu)->funcs->set_xgmi_pstate((smu), (pstate)) : 0)
 903 #define smu_set_ppfeature_status(smu, ppfeatures) \
 904         ((smu)->ppt_funcs->set_ppfeature_status ? (smu)->ppt_funcs->set_ppfeature_status((smu), (ppfeatures)) : -EINVAL)
 905 #define smu_get_ppfeature_status(smu, buf) \
 906         ((smu)->ppt_funcs->get_ppfeature_status ? (smu)->ppt_funcs->get_ppfeature_status((smu), (buf)) : -EINVAL)
 907 #define smu_set_watermarks_table(smu, tab, clock_ranges) \
 908         ((smu)->ppt_funcs->set_watermarks_table ? (smu)->ppt_funcs->set_watermarks_table((smu), (tab), (clock_ranges)) : 0)
 909 #define smu_get_current_clk_freq_by_table(smu, clk_type, value) \
 910         ((smu)->ppt_funcs->get_current_clk_freq_by_table ? (smu)->ppt_funcs->get_current_clk_freq_by_table((smu), (clk_type), (value)) : 0)
 911 #define smu_thermal_temperature_range_update(smu, range, rw) \
 912         ((smu)->ppt_funcs->thermal_temperature_range_update? (smu)->ppt_funcs->thermal_temperature_range_update((smu), (range), (rw)) : 0)
 913 #define smu_get_thermal_temperature_range(smu, range) \
 914         ((smu)->ppt_funcs->get_thermal_temperature_range? (smu)->ppt_funcs->get_thermal_temperature_range((smu), (range)) : 0)
 915 #define smu_register_irq_handler(smu) \
 916         ((smu)->funcs->register_irq_handler ? (smu)->funcs->register_irq_handler(smu) : 0)
 917 #define smu_set_azalia_d3_pme(smu) \
 918         ((smu)->funcs->set_azalia_d3_pme ? (smu)->funcs->set_azalia_d3_pme((smu)) : 0)
 919 #define smu_get_uclk_dpm_states(smu, clocks_in_khz, num_states) \
 920         ((smu)->ppt_funcs->get_uclk_dpm_states ? (smu)->ppt_funcs->get_uclk_dpm_states((smu), (clocks_in_khz), (num_states)) : 0)
 921 #define smu_get_max_sustainable_clocks_by_dc(smu, max_clocks) \
 922         ((smu)->funcs->get_max_sustainable_clocks_by_dc ? (smu)->funcs->get_max_sustainable_clocks_by_dc((smu), (max_clocks)) : 0)
 923 #define smu_get_uclk_dpm_states(smu, clocks_in_khz, num_states) \
 924         ((smu)->ppt_funcs->get_uclk_dpm_states ? (smu)->ppt_funcs->get_uclk_dpm_states((smu), (clocks_in_khz), (num_states)) : 0)
 925 #define smu_baco_is_support(smu) \
 926         ((smu)->funcs->baco_is_support? (smu)->funcs->baco_is_support((smu)) : false)
 927 #define smu_baco_get_state(smu, state) \
 928         ((smu)->funcs->baco_get_state? (smu)->funcs->baco_get_state((smu), (state)) : 0)
 929 #define smu_baco_reset(smu) \
 930         ((smu)->funcs->baco_reset? (smu)->funcs->baco_reset((smu)) : 0)
 931 #define smu_asic_set_performance_level(smu, level) \
 932         ((smu)->ppt_funcs->set_performance_level? (smu)->ppt_funcs->set_performance_level((smu), (level)) : -EINVAL);
 933
 934
 935 extern int smu_get_atom_data_table(struct smu_context *smu, uint32_t table,
 936                                    uint16_t *size, uint8_t *frev, uint8_t *crev,
 937                                    uint8_t **addr);
 938
 939 extern const struct amd_ip_funcs smu_ip_funcs;
 940
 941 extern const struct amdgpu_ip_block_version smu_v11_0_ip_block;
 942 extern int smu_feature_init_dpm(struct smu_context *smu);
 943
 944 extern int smu_feature_is_enabled(struct smu_context *smu,
 945                                   enum smu_feature_mask mask);
 946 extern int smu_feature_set_enabled(struct smu_context *smu,
 947                                    enum smu_feature_mask mask, bool enable);
 948 extern int smu_feature_is_supported(struct smu_context *smu,
 949                                     enum smu_feature_mask mask);
 950 extern int smu_feature_set_supported(struct smu_context *smu,
 951                                      enum smu_feature_mask mask, bool enable);
 952
 953 int smu_update_table(struct smu_context *smu, enum smu_table_id table_index, int argument,
 954                      void *table_data, bool drv2smu);
 955
 956 bool is_support_sw_smu(struct amdgpu_device *adev);
 957 bool is_support_sw_smu_xgmi(struct amdgpu_device *adev);
 958 int smu_reset(struct smu_context *smu);
 959 int smu_common_read_sensor(struct smu_context *smu, enum amd_pp_sensors sensor,
 960                            void *data, uint32_t *size);
 961 int smu_sys_get_pp_table(struct smu_context *smu, void **table);
 962 int smu_sys_set_pp_table(struct smu_context *smu,  void *buf, size_t size);
 963 int smu_get_power_num_states(struct smu_context *smu, struct pp_states_info *state_info);
 964 enum amd_pm_state_type smu_get_current_power_state(struct smu_context *smu);
 965
 966 /* smu to display interface */
 967 extern int smu_display_configuration_change(struct smu_context *smu, const
 968                                             struct amd_pp_display_configuration
 969                                             *display_config);
 970 extern int smu_get_current_clocks(struct smu_context *smu,
 971                                   struct amd_pp_clock_info *clocks);
 972 extern int smu_dpm_set_power_gate(struct smu_context *smu,uint32_t block_type, bool gate);
 973 extern int smu_handle_task(struct smu_context *smu,
 974                            enum amd_dpm_forced_level level,
 975                            enum amd_pp_task task_id);
 976 int smu_get_smc_version(struct smu_context *smu, uint32_t *if_version, uint32_t *smu_version);
 977 int smu_get_dpm_freq_by_index(struct smu_context *smu, enum smu_clk_type clk_type,
 978                               uint16_t level, uint32_t *value);
 979 int smu_get_dpm_level_count(struct smu_context *smu, enum smu_clk_type clk_type,
 980                             uint32_t *value);
 981 int smu_get_dpm_freq_range(struct smu_context *smu, enum smu_clk_type clk_type,
 982                            uint32_t *min, uint32_t *max);
 983 int smu_set_soft_freq_range(struct smu_context *smu, enum smu_clk_type clk_type,
 984                             uint32_t min, uint32_t max);
 985 int smu_set_hard_freq_range(struct smu_context *smu, enum smu_clk_type clk_type,
 986                             uint32_t min, uint32_t max);
 987 enum amd_dpm_forced_level smu_get_performance_level(struct smu_context *smu);
 988 int smu_force_performance_level(struct smu_context *smu, enum amd_dpm_forced_level level);
 989 int smu_set_display_count(struct smu_context *smu, uint32_t count);
 990 bool smu_clk_dpm_is_enabled(struct smu_context *smu, enum smu_clk_type clk_type);
 991
 992 #endif