drivers/gpu/drm/amd/powerplay/inc/amdgpu_smu.h

   1 /*
   2  * Copyright 2019 Advanced Micro Devices, Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  */
  22 #ifndef __AMDGPU_SMU_H__
  23 #define __AMDGPU_SMU_H__
  24
  25 #include "amdgpu.h"
  26 #include "kgd_pp_interface.h"
  27 #include "dm_pp_interface.h"
  28
  29 #define SMU_THERMAL_MINIMUM_ALERT_TEMP          0
  30 #define SMU_THERMAL_MAXIMUM_ALERT_TEMP          255
  31 #define SMU_TEMPERATURE_UNITS_PER_CENTIGRADES   1000
  32
  33 struct smu_hw_power_state {
  34         unsigned int magic;
  35 };
  36
  37 struct smu_power_state;
  38
  39 enum smu_state_ui_label {
  40         SMU_STATE_UI_LABEL_NONE,
  41         SMU_STATE_UI_LABEL_BATTERY,
  42         SMU_STATE_UI_TABEL_MIDDLE_LOW,
  43         SMU_STATE_UI_LABEL_BALLANCED,
  44         SMU_STATE_UI_LABEL_MIDDLE_HIGHT,
  45         SMU_STATE_UI_LABEL_PERFORMANCE,
  46         SMU_STATE_UI_LABEL_BACO,
  47 };
  48
  49 enum smu_state_classification_flag {
  50         SMU_STATE_CLASSIFICATION_FLAG_BOOT                     = 0x0001,
  51         SMU_STATE_CLASSIFICATION_FLAG_THERMAL                  = 0x0002,
  52         SMU_STATE_CLASSIFICATIN_FLAG_LIMITED_POWER_SOURCE      = 0x0004,
  53         SMU_STATE_CLASSIFICATION_FLAG_RESET                    = 0x0008,
  54         SMU_STATE_CLASSIFICATION_FLAG_FORCED                   = 0x0010,
  55         SMU_STATE_CLASSIFICATION_FLAG_USER_3D_PERFORMANCE      = 0x0020,
  56         SMU_STATE_CLASSIFICATION_FLAG_USER_2D_PERFORMANCE      = 0x0040,
  57         SMU_STATE_CLASSIFICATION_FLAG_3D_PERFORMANCE           = 0x0080,
  58         SMU_STATE_CLASSIFICATION_FLAG_AC_OVERDIRVER_TEMPLATE   = 0x0100,
  59         SMU_STATE_CLASSIFICATION_FLAG_UVD                      = 0x0200,
  60         SMU_STATE_CLASSIFICATION_FLAG_3D_PERFORMANCE_LOW       = 0x0400,
  61         SMU_STATE_CLASSIFICATION_FLAG_ACPI                     = 0x0800,
  62         SMU_STATE_CLASSIFICATION_FLAG_HD2                      = 0x1000,
  63         SMU_STATE_CLASSIFICATION_FLAG_UVD_HD                   = 0x2000,
  64         SMU_STATE_CLASSIFICATION_FLAG_UVD_SD                   = 0x4000,
  65         SMU_STATE_CLASSIFICATION_FLAG_USER_DC_PERFORMANCE      = 0x8000,
  66         SMU_STATE_CLASSIFICATION_FLAG_DC_OVERDIRVER_TEMPLATE   = 0x10000,
  67         SMU_STATE_CLASSIFICATION_FLAG_BACO                     = 0x20000,
  68         SMU_STATE_CLASSIFICATIN_FLAG_LIMITED_POWER_SOURCE2      = 0x40000,
  69         SMU_STATE_CLASSIFICATION_FLAG_ULV                      = 0x80000,
  70         SMU_STATE_CLASSIFICATION_FLAG_UVD_MVC                  = 0x100000,
  71 };
  72
  73 struct smu_state_classification_block {
  74         enum smu_state_ui_label         ui_label;
  75         enum smu_state_classification_flag  flags;
  76         int                          bios_index;
  77         bool                      temporary_state;
  78         bool                      to_be_deleted;
  79 };
  80
  81 struct smu_state_pcie_block {
  82         unsigned int lanes;
  83 };
  84
  85 enum smu_refreshrate_source {
  86         SMU_REFRESHRATE_SOURCE_EDID,
  87         SMU_REFRESHRATE_SOURCE_EXPLICIT
  88 };
  89
  90 struct smu_state_display_block {
  91         bool              disable_frame_modulation;
  92         bool              limit_refreshrate;
  93         enum smu_refreshrate_source refreshrate_source;
  94         int                  explicit_refreshrate;
  95         int                  edid_refreshrate_index;
  96         bool              enable_vari_bright;
  97 };
  98
  99 struct smu_state_memroy_block {
 100         bool              dll_off;
 101         uint8_t                 m3arb;
 102         uint8_t                 unused[3];
 103 };
 104
 105 struct smu_state_software_algorithm_block {
 106         bool disable_load_balancing;
 107         bool enable_sleep_for_timestamps;
 108 };
 109
 110 struct smu_temperature_range {
 111         int min;
 112         int max;
 113         int edge_emergency_max;
 114         int hotspot_min;
 115         int hotspot_crit_max;
 116         int hotspot_emergency_max;
 117         int mem_min;
 118         int mem_crit_max;
 119         int mem_emergency_max;
 120 };
 121
 122 struct smu_state_validation_block {
 123         bool single_display_only;
 124         bool disallow_on_dc;
 125         uint8_t supported_power_levels;
 126 };
 127
 128 struct smu_uvd_clocks {
 129         uint32_t vclk;
 130         uint32_t dclk;
 131 };
 132
 133 /**
 134 * Structure to hold a SMU Power State.
 135 */
 136 struct smu_power_state {
 137         uint32_t                                      id;
 138         struct list_head                              ordered_list;
 139         struct list_head                              all_states_list;
 140
 141         struct smu_state_classification_block         classification;
 142         struct smu_state_validation_block             validation;
 143         struct smu_state_pcie_block                   pcie;
 144         struct smu_state_display_block                display;
 145         struct smu_state_memroy_block                 memory;
 146         struct smu_temperature_range                  temperatures;
 147         struct smu_state_software_algorithm_block     software;
 148         struct smu_uvd_clocks                         uvd_clocks;
 149         struct smu_hw_power_state                     hardware;
 150 };
 151
 152 enum smu_message_type
 153 {
 154         SMU_MSG_TestMessage = 0,
 155         SMU_MSG_GetSmuVersion,
 156         SMU_MSG_GetDriverIfVersion,
 157         SMU_MSG_SetAllowedFeaturesMaskLow,
 158         SMU_MSG_SetAllowedFeaturesMaskHigh,
 159         SMU_MSG_EnableAllSmuFeatures,
 160         SMU_MSG_DisableAllSmuFeatures,
 161         SMU_MSG_EnableSmuFeaturesLow,
 162         SMU_MSG_EnableSmuFeaturesHigh,
 163         SMU_MSG_DisableSmuFeaturesLow,
 164         SMU_MSG_DisableSmuFeaturesHigh,
 165         SMU_MSG_GetEnabledSmuFeaturesLow,
 166         SMU_MSG_GetEnabledSmuFeaturesHigh,
 167         SMU_MSG_SetWorkloadMask,
 168         SMU_MSG_SetPptLimit,
 169         SMU_MSG_SetDriverDramAddrHigh,
 170         SMU_MSG_SetDriverDramAddrLow,
 171         SMU_MSG_SetToolsDramAddrHigh,
 172         SMU_MSG_SetToolsDramAddrLow,
 173         SMU_MSG_TransferTableSmu2Dram,
 174         SMU_MSG_TransferTableDram2Smu,
 175         SMU_MSG_UseDefaultPPTable,
 176         SMU_MSG_UseBackupPPTable,
 177         SMU_MSG_RunBtc,
 178         SMU_MSG_RequestI2CBus,
 179         SMU_MSG_ReleaseI2CBus,
 180         SMU_MSG_SetFloorSocVoltage,
 181         SMU_MSG_SoftReset,
 182         SMU_MSG_StartBacoMonitor,
 183         SMU_MSG_CancelBacoMonitor,
 184         SMU_MSG_EnterBaco,
 185         SMU_MSG_SetSoftMinByFreq,
 186         SMU_MSG_SetSoftMaxByFreq,
 187         SMU_MSG_SetHardMinByFreq,
 188         SMU_MSG_SetHardMaxByFreq,
 189         SMU_MSG_GetMinDpmFreq,
 190         SMU_MSG_GetMaxDpmFreq,
 191         SMU_MSG_GetDpmFreqByIndex,
 192         SMU_MSG_GetDpmClockFreq,
 193         SMU_MSG_GetSsVoltageByDpm,
 194         SMU_MSG_SetMemoryChannelConfig,
 195         SMU_MSG_SetGeminiMode,
 196         SMU_MSG_SetGeminiApertureHigh,
 197         SMU_MSG_SetGeminiApertureLow,
 198         SMU_MSG_SetMinLinkDpmByIndex,
 199         SMU_MSG_OverridePcieParameters,
 200         SMU_MSG_OverDriveSetPercentage,
 201         SMU_MSG_SetMinDeepSleepDcefclk,
 202         SMU_MSG_ReenableAcDcInterrupt,
 203         SMU_MSG_NotifyPowerSource,
 204         SMU_MSG_SetUclkFastSwitch,
 205         SMU_MSG_SetUclkDownHyst,
 206         SMU_MSG_GfxDeviceDriverReset,
 207         SMU_MSG_GetCurrentRpm,
 208         SMU_MSG_SetVideoFps,
 209         SMU_MSG_SetTjMax,
 210         SMU_MSG_SetFanTemperatureTarget,
 211         SMU_MSG_PrepareMp1ForUnload,
 212         SMU_MSG_DramLogSetDramAddrHigh,
 213         SMU_MSG_DramLogSetDramAddrLow,
 214         SMU_MSG_DramLogSetDramSize,
 215         SMU_MSG_SetFanMaxRpm,
 216         SMU_MSG_SetFanMinPwm,
 217         SMU_MSG_ConfigureGfxDidt,
 218         SMU_MSG_NumOfDisplays,
 219         SMU_MSG_RemoveMargins,
 220         SMU_MSG_ReadSerialNumTop32,
 221         SMU_MSG_ReadSerialNumBottom32,
 222         SMU_MSG_SetSystemVirtualDramAddrHigh,
 223         SMU_MSG_SetSystemVirtualDramAddrLow,
 224         SMU_MSG_WaflTest,
 225         SMU_MSG_SetFclkGfxClkRatio,
 226         SMU_MSG_AllowGfxOff,
 227         SMU_MSG_DisallowGfxOff,
 228         SMU_MSG_GetPptLimit,
 229         SMU_MSG_GetDcModeMaxDpmFreq,
 230         SMU_MSG_GetDebugData,
 231         SMU_MSG_SetXgmiMode,
 232         SMU_MSG_RunAfllBtc,
 233         SMU_MSG_ExitBaco,
 234         SMU_MSG_PrepareMp1ForReset,
 235         SMU_MSG_PrepareMp1ForShutdown,
 236         SMU_MSG_SetMGpuFanBoostLimitRpm,
 237         SMU_MSG_GetAVFSVoltageByDpm,
 238         SMU_MSG_PowerUpVcn,
 239         SMU_MSG_PowerDownVcn,
 240         SMU_MSG_PowerUpJpeg,
 241         SMU_MSG_PowerDownJpeg,
 242         SMU_MSG_BacoAudioD3PME,
 243         SMU_MSG_MAX_COUNT,
 244 };
 245
 246 enum smu_clk_type
 247 {
 248         SMU_GFXCLK,
 249         SMU_VCLK,
 250         SMU_DCLK,
 251         SMU_ECLK,
 252         SMU_SOCCLK,
 253         SMU_UCLK,
 254         SMU_DCEFCLK,
 255         SMU_DISPCLK,
 256         SMU_PIXCLK,
 257         SMU_PHYCLK,
 258         SMU_FCLK,
 259         SMU_SCLK,
 260         SMU_MCLK,
 261         SMU_PCIE,
 262         SMU_OD_SCLK,
 263         SMU_OD_MCLK,
 264         SMU_OD_VDDC_CURVE,
 265         SMU_OD_RANGE,
 266         SMU_CLK_COUNT,
 267 };
 268
 269 enum smu_power_src_type
 270 {
 271         SMU_POWER_SOURCE_AC,
 272         SMU_POWER_SOURCE_DC,
 273         SMU_POWER_SOURCE_COUNT,
 274 };
 275
 276 enum smu_feature_mask
 277 {
 278         SMU_FEATURE_DPM_PREFETCHER_BIT,
 279         SMU_FEATURE_DPM_GFXCLK_BIT,
 280         SMU_FEATURE_DPM_UCLK_BIT,
 281         SMU_FEATURE_DPM_SOCCLK_BIT,
 282         SMU_FEATURE_DPM_UVD_BIT,
 283         SMU_FEATURE_DPM_VCE_BIT,
 284         SMU_FEATURE_ULV_BIT,
 285         SMU_FEATURE_DPM_MP0CLK_BIT,
 286         SMU_FEATURE_DPM_LINK_BIT,
 287         SMU_FEATURE_DPM_DCEFCLK_BIT,
 288         SMU_FEATURE_DS_GFXCLK_BIT,
 289         SMU_FEATURE_DS_SOCCLK_BIT,
 290         SMU_FEATURE_DS_LCLK_BIT,
 291         SMU_FEATURE_PPT_BIT,
 292         SMU_FEATURE_TDC_BIT,
 293         SMU_FEATURE_THERMAL_BIT,
 294         SMU_FEATURE_GFX_PER_CU_CG_BIT,
 295         SMU_FEATURE_RM_BIT,
 296         SMU_FEATURE_DS_DCEFCLK_BIT,
 297         SMU_FEATURE_ACDC_BIT,
 298         SMU_FEATURE_VR0HOT_BIT,
 299         SMU_FEATURE_VR1HOT_BIT,
 300         SMU_FEATURE_FW_CTF_BIT,
 301         SMU_FEATURE_LED_DISPLAY_BIT,
 302         SMU_FEATURE_FAN_CONTROL_BIT,
 303         SMU_FEATURE_GFX_EDC_BIT,
 304         SMU_FEATURE_GFXOFF_BIT,
 305         SMU_FEATURE_CG_BIT,
 306         SMU_FEATURE_DPM_FCLK_BIT,
 307         SMU_FEATURE_DS_FCLK_BIT,
 308         SMU_FEATURE_DS_MP1CLK_BIT,
 309         SMU_FEATURE_DS_MP0CLK_BIT,
 310         SMU_FEATURE_XGMI_BIT,
 311         SMU_FEATURE_DPM_GFX_PACE_BIT,
 312         SMU_FEATURE_MEM_VDDCI_SCALING_BIT,
 313         SMU_FEATURE_MEM_MVDD_SCALING_BIT,
 314         SMU_FEATURE_DS_UCLK_BIT,
 315         SMU_FEATURE_GFX_ULV_BIT,
 316         SMU_FEATURE_FW_DSTATE_BIT,
 317         SMU_FEATURE_BACO_BIT,
 318         SMU_FEATURE_VCN_PG_BIT,
 319         SMU_FEATURE_JPEG_PG_BIT,
 320         SMU_FEATURE_USB_PG_BIT,
 321         SMU_FEATURE_RSMU_SMN_CG_BIT,
 322         SMU_FEATURE_APCC_PLUS_BIT,
 323         SMU_FEATURE_GTHR_BIT,
 324         SMU_FEATURE_GFX_DCS_BIT,
 325         SMU_FEATURE_GFX_SS_BIT,
 326         SMU_FEATURE_OUT_OF_BAND_MONITOR_BIT,
 327         SMU_FEATURE_TEMP_DEPENDENT_VMIN_BIT,
 328         SMU_FEATURE_MMHUB_PG_BIT,
 329         SMU_FEATURE_ATHUB_PG_BIT,
 330         SMU_FEATURE_COUNT,
 331 };
 332
 333 enum smu_memory_pool_size
 334 {
 335     SMU_MEMORY_POOL_SIZE_ZERO   = 0,
 336     SMU_MEMORY_POOL_SIZE_256_MB = 0x10000000,
 337     SMU_MEMORY_POOL_SIZE_512_MB = 0x20000000,
 338     SMU_MEMORY_POOL_SIZE_1_GB   = 0x40000000,
 339     SMU_MEMORY_POOL_SIZE_2_GB   = 0x80000000,
 340 };
 341
 342 #define SMU_TABLE_INIT(tables, table_id, s, a, d)       \
 343         do {                                            \
 344                 tables[table_id].size = s;              \
 345                 tables[table_id].align = a;             \
 346                 tables[table_id].domain = d;            \
 347         } while (0)
 348
 349 struct smu_table {
 350         uint64_t size;
 351         uint32_t align;
 352         uint8_t domain;
 353         uint64_t mc_address;
 354         void *cpu_addr;
 355         struct amdgpu_bo *bo;
 356 };
 357
 358 enum smu_perf_level_designation {
 359         PERF_LEVEL_ACTIVITY,
 360         PERF_LEVEL_POWER_CONTAINMENT,
 361 };
 362
 363 struct smu_performance_level {
 364         uint32_t core_clock;
 365         uint32_t memory_clock;
 366         uint32_t vddc;
 367         uint32_t vddci;
 368         uint32_t non_local_mem_freq;
 369         uint32_t non_local_mem_width;
 370 };
 371
 372 struct smu_clock_info {
 373         uint32_t min_mem_clk;
 374         uint32_t max_mem_clk;
 375         uint32_t min_eng_clk;
 376         uint32_t max_eng_clk;
 377         uint32_t min_bus_bandwidth;
 378         uint32_t max_bus_bandwidth;
 379 };
 380
 381 struct smu_bios_boot_up_values
 382 {
 383         uint32_t                        revision;
 384         uint32_t                        gfxclk;
 385         uint32_t                        uclk;
 386         uint32_t                        socclk;
 387         uint32_t                        dcefclk;
 388         uint32_t                        eclk;
 389         uint32_t                        vclk;
 390         uint32_t                        dclk;
 391         uint16_t                        vddc;
 392         uint16_t                        vddci;
 393         uint16_t                        mvddc;
 394         uint16_t                        vdd_gfx;
 395         uint8_t                         cooling_id;
 396         uint32_t                        pp_table_id;
 397 };
 398
 399 enum smu_table_id
 400 {
 401         SMU_TABLE_PPTABLE = 0,
 402         SMU_TABLE_WATERMARKS,
 403         SMU_TABLE_AVFS,
 404         SMU_TABLE_AVFS_PSM_DEBUG,
 405         SMU_TABLE_AVFS_FUSE_OVERRIDE,
 406         SMU_TABLE_PMSTATUSLOG,
 407         SMU_TABLE_SMU_METRICS,
 408         SMU_TABLE_DRIVER_SMU_CONFIG,
 409         SMU_TABLE_ACTIVITY_MONITOR_COEFF,
 410         SMU_TABLE_OVERDRIVE,
 411         SMU_TABLE_I2C_COMMANDS,
 412         SMU_TABLE_PACE,
 413         SMU_TABLE_COUNT,
 414 };
 415
 416 struct smu_table_context
 417 {
 418         void                            *power_play_table;
 419         uint32_t                        power_play_table_size;
 420         void                            *hardcode_pptable;
 421         unsigned long                   metrics_time;
 422         void                            *metrics_table;
 423
 424         void                            *max_sustainable_clocks;
 425         struct smu_bios_boot_up_values  boot_values;
 426         void                            *driver_pptable;
 427         struct smu_table                *tables;
 428         uint32_t                        table_count;
 429         struct smu_table                memory_pool;
 430         uint16_t                        software_shutdown_temp;
 431         uint8_t                         thermal_controller_type;
 432         uint16_t                        TDPODLimit;
 433
 434         uint8_t                         *od_feature_capabilities;
 435         uint32_t                        *od_settings_max;
 436         uint32_t                        *od_settings_min;
 437         void                            *overdrive_table;
 438         void                            *od8_settings;
 439         bool                            od_gfxclk_update;
 440         bool                            od_memclk_update;
 441 };
 442
 443 struct smu_dpm_context {
 444         uint32_t dpm_context_size;
 445         void *dpm_context;
 446         void *golden_dpm_context;
 447         bool enable_umd_pstate;
 448         enum amd_dpm_forced_level dpm_level;
 449         enum amd_dpm_forced_level saved_dpm_level;
 450         enum amd_dpm_forced_level requested_dpm_level;
 451         struct smu_power_state *dpm_request_power_state;
 452         struct smu_power_state *dpm_current_power_state;
 453         struct mclock_latency_table *mclk_latency_table;
 454 };
 455
 456 struct smu_power_gate {
 457         bool uvd_gated;
 458         bool vce_gated;
 459 };
 460
 461 struct smu_power_context {
 462         void *power_context;
 463         uint32_t power_context_size;
 464         struct smu_power_gate power_gate;
 465 };
 466
 467
 468 #define SMU_FEATURE_MAX (64)
 469 struct smu_feature
 470 {
 471         uint32_t feature_num;
 472         DECLARE_BITMAP(supported, SMU_FEATURE_MAX);
 473         DECLARE_BITMAP(allowed, SMU_FEATURE_MAX);
 474         DECLARE_BITMAP(enabled, SMU_FEATURE_MAX);
 475         struct mutex mutex;
 476 };
 477
 478 struct smu_clocks {
 479         uint32_t engine_clock;
 480         uint32_t memory_clock;
 481         uint32_t bus_bandwidth;
 482         uint32_t engine_clock_in_sr;
 483         uint32_t dcef_clock;
 484         uint32_t dcef_clock_in_sr;
 485 };
 486
 487 #define MAX_REGULAR_DPM_NUM 16
 488 struct mclk_latency_entries {
 489         uint32_t  frequency;
 490         uint32_t  latency;
 491 };
 492 struct mclock_latency_table {
 493         uint32_t  count;
 494         struct mclk_latency_entries  entries[MAX_REGULAR_DPM_NUM];
 495 };
 496
 497 #define WORKLOAD_POLICY_MAX 7
 498 struct smu_context
 499 {
 500         struct amdgpu_device            *adev;
 501         struct amdgpu_irq_src           *irq_source;
 502
 503         const struct smu_funcs          *funcs;
 504         const struct pptable_funcs      *ppt_funcs;
 505         struct mutex                    mutex;
 506         uint64_t pool_size;
 507
 508         struct smu_table_context        smu_table;
 509         struct smu_dpm_context          smu_dpm;
 510         struct smu_power_context        smu_power;
 511         struct smu_feature              smu_feature;
 512         struct amd_pp_display_configuration  *display_config;
 513
 514         uint32_t pstate_sclk;
 515         uint32_t pstate_mclk;
 516
 517         bool od_enabled;
 518         uint32_t power_limit;
 519         uint32_t default_power_limit;
 520
 521         /* soft pptable */
 522         uint32_t ppt_offset_bytes;
 523         uint32_t ppt_size_bytes;
 524         uint8_t  *ppt_start_addr;
 525
 526         bool support_power_containment;
 527         bool disable_watermark;
 528
 529 #define WATERMARKS_EXIST        (1 << 0)
 530 #define WATERMARKS_LOADED       (1 << 1)
 531         uint32_t watermarks_bitmap;
 532
 533         uint32_t workload_mask;
 534         uint32_t workload_prority[WORKLOAD_POLICY_MAX];
 535         uint32_t workload_setting[WORKLOAD_POLICY_MAX];
 536         uint32_t power_profile_mode;
 537         uint32_t default_power_profile_mode;
 538         bool pm_enabled;
 539
 540         uint32_t smc_if_version;
 541
 542 };
 543
 544 struct pptable_funcs {
 545         int (*alloc_dpm_context)(struct smu_context *smu);
 546         int (*store_powerplay_table)(struct smu_context *smu);
 547         int (*check_powerplay_table)(struct smu_context *smu);
 548         int (*append_powerplay_table)(struct smu_context *smu);
 549         int (*get_smu_msg_index)(struct smu_context *smu, uint32_t index);
 550         int (*get_smu_clk_index)(struct smu_context *smu, uint32_t index);
 551         int (*get_smu_feature_index)(struct smu_context *smu, uint32_t index);
 552         int (*get_smu_table_index)(struct smu_context *smu, uint32_t index);
 553         int (*get_smu_power_index)(struct smu_context *smu, uint32_t index);
 554         int (*get_workload_type)(struct smu_context *smu, enum PP_SMC_POWER_PROFILE profile);
 555         int (*run_afll_btc)(struct smu_context *smu);
 556         int (*get_allowed_feature_mask)(struct smu_context *smu, uint32_t *feature_mask, uint32_t num);
 557         enum amd_pm_state_type (*get_current_power_state)(struct smu_context *smu);
 558         int (*set_default_dpm_table)(struct smu_context *smu);
 559         int (*set_power_state)(struct smu_context *smu);
 560         int (*populate_umd_state_clk)(struct smu_context *smu);
 561         int (*print_clk_levels)(struct smu_context *smu, enum smu_clk_type clk_type, char *buf);
 562         int (*force_clk_levels)(struct smu_context *smu, enum smu_clk_type clk_type, uint32_t mask);
 563         int (*set_default_od8_settings)(struct smu_context *smu);
 564         int (*get_od_percentage)(struct smu_context *smu, enum smu_clk_type clk_type);
 565         int (*set_od_percentage)(struct smu_context *smu,
 566                                  enum smu_clk_type clk_type,
 567                                  uint32_t value);
 568         int (*od_edit_dpm_table)(struct smu_context *smu,
 569                                  enum PP_OD_DPM_TABLE_COMMAND type,
 570                                  long *input, uint32_t size);
 571         int (*get_clock_by_type_with_latency)(struct smu_context *smu,
 572                                               enum smu_clk_type clk_type,
 573                                               struct
 574                                               pp_clock_levels_with_latency
 575                                               *clocks);
 576         int (*get_clock_by_type_with_voltage)(struct smu_context *smu,
 577                                               enum amd_pp_clock_type type,
 578                                               struct
 579                                               pp_clock_levels_with_voltage
 580                                               *clocks);
 581         int (*get_power_profile_mode)(struct smu_context *smu, char *buf);
 582         int (*set_power_profile_mode)(struct smu_context *smu, long *input, uint32_t size);
 583         int (*dpm_set_uvd_enable)(struct smu_context *smu, bool enable);
 584         int (*dpm_set_vce_enable)(struct smu_context *smu, bool enable);
 585         int (*read_sensor)(struct smu_context *smu, enum amd_pp_sensors sensor,
 586                            void *data, uint32_t *size);
 587         int (*pre_display_config_changed)(struct smu_context *smu);
 588         int (*display_config_changed)(struct smu_context *smu);
 589         int (*apply_clocks_adjust_rules)(struct smu_context *smu);
 590         int (*notify_smc_dispaly_config)(struct smu_context *smu);
 591         int (*force_dpm_limit_value)(struct smu_context *smu, bool highest);
 592         int (*unforce_dpm_levels)(struct smu_context *smu);
 593         int (*get_profiling_clk_mask)(struct smu_context *smu,
 594                                       enum amd_dpm_forced_level level,
 595                                       uint32_t *sclk_mask,
 596                                       uint32_t *mclk_mask,
 597                                       uint32_t *soc_mask);
 598         int (*set_cpu_power_state)(struct smu_context *smu);
 599         int (*set_ppfeature_status)(struct smu_context *smu, uint64_t ppfeatures);
 600         int (*get_ppfeature_status)(struct smu_context *smu, char *buf);
 601         bool (*is_dpm_running)(struct smu_context *smu);
 602         int (*tables_init)(struct smu_context *smu, struct smu_table *tables);
 603         int (*set_thermal_fan_table)(struct smu_context *smu);
 604         int (*get_fan_speed_percent)(struct smu_context *smu, uint32_t *speed);
 605         int (*set_watermarks_table)(struct smu_context *smu, void *watermarks,
 606                                     struct dm_pp_wm_sets_with_clock_ranges_soc15 *clock_ranges);
 607         int (*get_current_clk_freq_by_table)(struct smu_context *smu,
 608                                              enum smu_clk_type clk_type,
 609                                              uint32_t *value);
 610         int (*get_thermal_temperature_range)(struct smu_context *smu, struct smu_temperature_range *range);
 611         int (*get_uclk_dpm_states)(struct smu_context *smu, uint32_t *clocks_in_khz, uint32_t *num_states);
 612         int (*set_default_od_settings)(struct smu_context *smu, bool initialize);
 613 };
 614
 615 struct smu_funcs
 616 {
 617         int (*init_microcode)(struct smu_context *smu);
 618         int (*init_smc_tables)(struct smu_context *smu);
 619         int (*fini_smc_tables)(struct smu_context *smu);
 620         int (*init_power)(struct smu_context *smu);
 621         int (*fini_power)(struct smu_context *smu);
 622         int (*load_microcode)(struct smu_context *smu);
 623         int (*check_fw_status)(struct smu_context *smu);
 624         int (*setup_pptable)(struct smu_context *smu);
 625         int (*get_vbios_bootup_values)(struct smu_context *smu);
 626         int (*get_clk_info_from_vbios)(struct smu_context *smu);
 627         int (*check_pptable)(struct smu_context *smu);
 628         int (*parse_pptable)(struct smu_context *smu);
 629         int (*populate_smc_pptable)(struct smu_context *smu);
 630         int (*check_fw_version)(struct smu_context *smu);
 631         int (*write_pptable)(struct smu_context *smu);
 632         int (*set_min_dcef_deep_sleep)(struct smu_context *smu);
 633         int (*set_tool_table_location)(struct smu_context *smu);
 634         int (*notify_memory_pool_location)(struct smu_context *smu);
 635         int (*write_watermarks_table)(struct smu_context *smu);
 636         int (*set_last_dcef_min_deep_sleep_clk)(struct smu_context *smu);
 637         int (*system_features_control)(struct smu_context *smu, bool en);
 638         int (*send_smc_msg)(struct smu_context *smu, uint16_t msg);
 639         int (*send_smc_msg_with_param)(struct smu_context *smu, uint16_t msg, uint32_t param);
 640         int (*read_smc_arg)(struct smu_context *smu, uint32_t *arg);
 641         int (*init_display_count)(struct smu_context *smu, uint32_t count);
 642         int (*set_allowed_mask)(struct smu_context *smu);
 643         int (*get_enabled_mask)(struct smu_context *smu, uint32_t *feature_mask, uint32_t num);
 644         int (*update_feature_enable_state)(struct smu_context *smu, uint32_t feature_id, bool enabled);
 645         int (*notify_display_change)(struct smu_context *smu);
 646         int (*get_power_limit)(struct smu_context *smu, uint32_t *limit, bool def);
 647         int (*set_power_limit)(struct smu_context *smu, uint32_t n);
 648         int (*get_current_clk_freq)(struct smu_context *smu, enum smu_clk_type clk_id, uint32_t *value);
 649         int (*init_max_sustainable_clocks)(struct smu_context *smu);
 650         int (*start_thermal_control)(struct smu_context *smu);
 651         int (*read_sensor)(struct smu_context *smu, enum amd_pp_sensors sensor,
 652                            void *data, uint32_t *size);
 653         int (*set_deep_sleep_dcefclk)(struct smu_context *smu, uint32_t clk);
 654         int (*set_active_display_count)(struct smu_context *smu, uint32_t count);
 655         int (*store_cc6_data)(struct smu_context *smu, uint32_t separation_time,
 656                               bool cc6_disable, bool pstate_disable,
 657                               bool pstate_switch_disable);
 658         int (*get_clock_by_type)(struct smu_context *smu,
 659                                  enum amd_pp_clock_type type,
 660                                  struct amd_pp_clocks *clocks);
 661         int (*get_max_high_clocks)(struct smu_context *smu,
 662                                    struct amd_pp_simple_clock_info *clocks);
 663         int (*display_clock_voltage_request)(struct smu_context *smu, struct
 664                                              pp_display_clock_request
 665                                              *clock_req);
 666         int (*get_dal_power_level)(struct smu_context *smu,
 667                                    struct amd_pp_simple_clock_info *clocks);
 668         int (*get_perf_level)(struct smu_context *smu,
 669                               enum smu_perf_level_designation designation,
 670                               struct smu_performance_level *level);
 671         int (*get_current_shallow_sleep_clocks)(struct smu_context *smu,
 672                                                 struct smu_clock_info *clocks);
 673         int (*notify_smu_enable_pwe)(struct smu_context *smu);
 674         int (*set_watermarks_for_clock_ranges)(struct smu_context *smu,
 675                                                struct dm_pp_wm_sets_with_clock_ranges_soc15 *clock_ranges);
 676         int (*conv_power_profile_to_pplib_workload)(int power_profile);
 677         int (*get_current_rpm)(struct smu_context *smu, uint32_t *speed);
 678         uint32_t (*get_fan_control_mode)(struct smu_context *smu);
 679         int (*set_fan_control_mode)(struct smu_context *smu, uint32_t mode);
 680         int (*set_fan_speed_percent)(struct smu_context *smu, uint32_t speed);
 681         int (*set_fan_speed_rpm)(struct smu_context *smu, uint32_t speed);
 682         int (*set_xgmi_pstate)(struct smu_context *smu, uint32_t pstate);
 683         int (*gfx_off_control)(struct smu_context *smu, bool enable);
 684         int (*register_irq_handler)(struct smu_context *smu);
 685         int (*set_azalia_d3_pme)(struct smu_context *smu);
 686 };
 687
 688 #define smu_init_microcode(smu) \
 689         ((smu)->funcs->init_microcode ? (smu)->funcs->init_microcode((smu)) : 0)
 690 #define smu_init_smc_tables(smu) \
 691         ((smu)->funcs->init_smc_tables ? (smu)->funcs->init_smc_tables((smu)) : 0)
 692 #define smu_fini_smc_tables(smu) \
 693         ((smu)->funcs->fini_smc_tables ? (smu)->funcs->fini_smc_tables((smu)) : 0)
 694 #define smu_init_power(smu) \
 695         ((smu)->funcs->init_power ? (smu)->funcs->init_power((smu)) : 0)
 696 #define smu_fini_power(smu) \
 697         ((smu)->funcs->fini_power ? (smu)->funcs->fini_power((smu)) : 0)
 698 #define smu_load_microcode(smu) \
 699         ((smu)->funcs->load_microcode ? (smu)->funcs->load_microcode((smu)) : 0)
 700 #define smu_check_fw_status(smu) \
 701         ((smu)->funcs->check_fw_status ? (smu)->funcs->check_fw_status((smu)) : 0)
 702 #define smu_setup_pptable(smu) \
 703         ((smu)->funcs->setup_pptable ? (smu)->funcs->setup_pptable((smu)) : 0)
 704 #define smu_get_vbios_bootup_values(smu) \
 705         ((smu)->funcs->get_vbios_bootup_values ? (smu)->funcs->get_vbios_bootup_values((smu)) : 0)
 706 #define smu_get_clk_info_from_vbios(smu) \
 707         ((smu)->funcs->get_clk_info_from_vbios ? (smu)->funcs->get_clk_info_from_vbios((smu)) : 0)
 708 #define smu_check_pptable(smu) \
 709         ((smu)->funcs->check_pptable ? (smu)->funcs->check_pptable((smu)) : 0)
 710 #define smu_parse_pptable(smu) \
 711         ((smu)->funcs->parse_pptable ? (smu)->funcs->parse_pptable((smu)) : 0)
 712 #define smu_populate_smc_pptable(smu) \
 713         ((smu)->funcs->populate_smc_pptable ? (smu)->funcs->populate_smc_pptable((smu)) : 0)
 714 #define smu_check_fw_version(smu) \
 715         ((smu)->funcs->check_fw_version ? (smu)->funcs->check_fw_version((smu)) : 0)
 716 #define smu_write_pptable(smu) \
 717         ((smu)->funcs->write_pptable ? (smu)->funcs->write_pptable((smu)) : 0)
 718 #define smu_set_min_dcef_deep_sleep(smu) \
 719         ((smu)->funcs->set_min_dcef_deep_sleep ? (smu)->funcs->set_min_dcef_deep_sleep((smu)) : 0)
 720 #define smu_set_tool_table_location(smu) \
 721         ((smu)->funcs->set_tool_table_location ? (smu)->funcs->set_tool_table_location((smu)) : 0)
 722 #define smu_notify_memory_pool_location(smu) \
 723         ((smu)->funcs->notify_memory_pool_location ? (smu)->funcs->notify_memory_pool_location((smu)) : 0)
 724 #define smu_gfx_off_control(smu, enable) \
 725         ((smu)->funcs->gfx_off_control ? (smu)->funcs->gfx_off_control((smu), (enable)) : 0)
 726
 727 #define smu_write_watermarks_table(smu) \
 728         ((smu)->funcs->write_watermarks_table ? (smu)->funcs->write_watermarks_table((smu)) : 0)
 729 #define smu_set_last_dcef_min_deep_sleep_clk(smu) \
 730         ((smu)->funcs->set_last_dcef_min_deep_sleep_clk ? (smu)->funcs->set_last_dcef_min_deep_sleep_clk((smu)) : 0)
 731 #define smu_system_features_control(smu, en) \
 732         ((smu)->funcs->system_features_control ? (smu)->funcs->system_features_control((smu), (en)) : 0)
 733 #define smu_init_max_sustainable_clocks(smu) \
 734         ((smu)->funcs->init_max_sustainable_clocks ? (smu)->funcs->init_max_sustainable_clocks((smu)) : 0)
 735 #define smu_set_default_od_settings(smu, initialize) \
 736         ((smu)->ppt_funcs->set_default_od_settings ? (smu)->ppt_funcs->set_default_od_settings((smu), (initialize)) : 0)
 737 #define smu_get_current_rpm(smu, speed) \
 738         ((smu)->funcs->get_current_rpm ? (smu)->funcs->get_current_rpm((smu), (speed)) : 0)
 739 #define smu_set_fan_speed_rpm(smu, speed) \
 740         ((smu)->funcs->set_fan_speed_rpm ? (smu)->funcs->set_fan_speed_rpm((smu), (speed)) : 0)
 741 #define smu_send_smc_msg(smu, msg) \
 742         ((smu)->funcs->send_smc_msg? (smu)->funcs->send_smc_msg((smu), (msg)) : 0)
 743 #define smu_send_smc_msg_with_param(smu, msg, param) \
 744         ((smu)->funcs->send_smc_msg_with_param? (smu)->funcs->send_smc_msg_with_param((smu), (msg), (param)) : 0)
 745 #define smu_read_smc_arg(smu, arg) \
 746         ((smu)->funcs->read_smc_arg? (smu)->funcs->read_smc_arg((smu), (arg)) : 0)
 747 #define smu_alloc_dpm_context(smu) \
 748         ((smu)->ppt_funcs->alloc_dpm_context ? (smu)->ppt_funcs->alloc_dpm_context((smu)) : 0)
 749 #define smu_init_display_count(smu, count) \
 750         ((smu)->funcs->init_display_count ? (smu)->funcs->init_display_count((smu), (count)) : 0)
 751 #define smu_feature_set_allowed_mask(smu) \
 752         ((smu)->funcs->set_allowed_mask? (smu)->funcs->set_allowed_mask((smu)) : 0)
 753 #define smu_feature_get_enabled_mask(smu, mask, num) \
 754         ((smu)->funcs->get_enabled_mask? (smu)->funcs->get_enabled_mask((smu), (mask), (num)) : 0)
 755 #define smu_is_dpm_running(smu) \
 756         ((smu)->ppt_funcs->is_dpm_running ? (smu)->ppt_funcs->is_dpm_running((smu)) : 0)
 757 #define smu_feature_update_enable_state(smu, feature_id, enabled) \
 758         ((smu)->funcs->update_feature_enable_state? (smu)->funcs->update_feature_enable_state((smu), (feature_id), (enabled)) : 0)
 759 #define smu_notify_display_change(smu) \
 760         ((smu)->funcs->notify_display_change? (smu)->funcs->notify_display_change((smu)) : 0)
 761 #define smu_store_powerplay_table(smu) \
 762         ((smu)->ppt_funcs->store_powerplay_table ? (smu)->ppt_funcs->store_powerplay_table((smu)) : 0)
 763 #define smu_check_powerplay_table(smu) \
 764         ((smu)->ppt_funcs->check_powerplay_table ? (smu)->ppt_funcs->check_powerplay_table((smu)) : 0)
 765 #define smu_append_powerplay_table(smu) \
 766         ((smu)->ppt_funcs->append_powerplay_table ? (smu)->ppt_funcs->append_powerplay_table((smu)) : 0)
 767 #define smu_set_default_dpm_table(smu) \
 768         ((smu)->ppt_funcs->set_default_dpm_table ? (smu)->ppt_funcs->set_default_dpm_table((smu)) : 0)
 769 #define smu_populate_umd_state_clk(smu) \
 770         ((smu)->ppt_funcs->populate_umd_state_clk ? (smu)->ppt_funcs->populate_umd_state_clk((smu)) : 0)
 771 #define smu_set_default_od8_settings(smu) \
 772         ((smu)->ppt_funcs->set_default_od8_settings ? (smu)->ppt_funcs->set_default_od8_settings((smu)) : 0)
 773 #define smu_get_power_limit(smu, limit, def) \
 774         ((smu)->funcs->get_power_limit ? (smu)->funcs->get_power_limit((smu), (limit), (def)) : 0)
 775 #define smu_set_power_limit(smu, limit) \
 776         ((smu)->funcs->set_power_limit ? (smu)->funcs->set_power_limit((smu), (limit)) : 0)
 777 #define smu_get_current_clk_freq(smu, clk_id, value) \
 778         ((smu)->funcs->get_current_clk_freq? (smu)->funcs->get_current_clk_freq((smu), (clk_id), (value)) : 0)
 779 #define smu_print_clk_levels(smu, clk_type, buf) \
 780         ((smu)->ppt_funcs->print_clk_levels ? (smu)->ppt_funcs->print_clk_levels((smu), (clk_type), (buf)) : 0)
 781 #define smu_force_clk_levels(smu, clk_type, level) \
 782         ((smu)->ppt_funcs->force_clk_levels ? (smu)->ppt_funcs->force_clk_levels((smu), (clk_type), (level)) : 0)
 783 #define smu_get_od_percentage(smu, type) \
 784         ((smu)->ppt_funcs->get_od_percentage ? (smu)->ppt_funcs->get_od_percentage((smu), (type)) : 0)
 785 #define smu_set_od_percentage(smu, type, value) \
 786         ((smu)->ppt_funcs->set_od_percentage ? (smu)->ppt_funcs->set_od_percentage((smu), (type), (value)) : 0)
 787 #define smu_od_edit_dpm_table(smu, type, input, size) \
 788         ((smu)->ppt_funcs->od_edit_dpm_table ? (smu)->ppt_funcs->od_edit_dpm_table((smu), (type), (input), (size)) : 0)
 789 #define smu_tables_init(smu, tab) \
 790         ((smu)->ppt_funcs->tables_init ? (smu)->ppt_funcs->tables_init((smu), (tab)) : 0)
 791 #define smu_set_thermal_fan_table(smu) \
 792         ((smu)->ppt_funcs->set_thermal_fan_table ? (smu)->ppt_funcs->set_thermal_fan_table((smu)) : 0)
 793 #define smu_start_thermal_control(smu) \
 794         ((smu)->funcs->start_thermal_control? (smu)->funcs->start_thermal_control((smu)) : 0)
 795 #define smu_read_sensor(smu, sensor, data, size) \
 796         ((smu)->funcs->read_sensor? (smu)->funcs->read_sensor((smu), (sensor), (data), (size)) : 0)
 797 #define smu_asic_read_sensor(smu, sensor, data, size) \
 798         ((smu)->ppt_funcs->read_sensor? (smu)->ppt_funcs->read_sensor((smu), (sensor), (data), (size)) : 0)
 799 #define smu_get_power_profile_mode(smu, buf) \
 800         ((smu)->ppt_funcs->get_power_profile_mode ? (smu)->ppt_funcs->get_power_profile_mode((smu), buf) : 0)
 801 #define smu_set_power_profile_mode(smu, param, param_size) \
 802         ((smu)->ppt_funcs->set_power_profile_mode ? (smu)->ppt_funcs->set_power_profile_mode((smu), (param), (param_size)) : 0)
 803 #define smu_pre_display_config_changed(smu) \
 804         ((smu)->ppt_funcs->pre_display_config_changed ? (smu)->ppt_funcs->pre_display_config_changed((smu)) : 0)
 805 #define smu_display_config_changed(smu) \
 806         ((smu)->ppt_funcs->display_config_changed ? (smu)->ppt_funcs->display_config_changed((smu)) : 0)
 807 #define smu_apply_clocks_adjust_rules(smu) \
 808         ((smu)->ppt_funcs->apply_clocks_adjust_rules ? (smu)->ppt_funcs->apply_clocks_adjust_rules((smu)) : 0)
 809 #define smu_notify_smc_dispaly_config(smu) \
 810         ((smu)->ppt_funcs->notify_smc_dispaly_config ? (smu)->ppt_funcs->notify_smc_dispaly_config((smu)) : 0)
 811 #define smu_force_dpm_limit_value(smu, highest) \
 812         ((smu)->ppt_funcs->force_dpm_limit_value ? (smu)->ppt_funcs->force_dpm_limit_value((smu), (highest)) : 0)
 813 #define smu_unforce_dpm_levels(smu) \
 814         ((smu)->ppt_funcs->unforce_dpm_levels ? (smu)->ppt_funcs->unforce_dpm_levels((smu)) : 0)
 815 #define smu_get_profiling_clk_mask(smu, level, sclk_mask, mclk_mask, soc_mask) \
 816         ((smu)->ppt_funcs->get_profiling_clk_mask ? (smu)->ppt_funcs->get_profiling_clk_mask((smu), (level), (sclk_mask), (mclk_mask), (soc_mask)) : 0)
 817 #define smu_set_cpu_power_state(smu) \
 818         ((smu)->ppt_funcs->set_cpu_power_state ? (smu)->ppt_funcs->set_cpu_power_state((smu)) : 0)
 819 #define smu_get_fan_control_mode(smu) \
 820         ((smu)->funcs->get_fan_control_mode ? (smu)->funcs->get_fan_control_mode((smu)) : 0)
 821 #define smu_set_fan_control_mode(smu, value) \
 822         ((smu)->funcs->set_fan_control_mode ? (smu)->funcs->set_fan_control_mode((smu), (value)) : 0)
 823 #define smu_get_fan_speed_percent(smu, speed) \
 824         ((smu)->ppt_funcs->get_fan_speed_percent ? (smu)->ppt_funcs->get_fan_speed_percent((smu), (speed)) : 0)
 825 #define smu_set_fan_speed_percent(smu, speed) \
 826         ((smu)->funcs->set_fan_speed_percent ? (smu)->funcs->set_fan_speed_percent((smu), (speed)) : 0)
 827
 828 #define smu_msg_get_index(smu, msg) \
 829         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_smu_msg_index? (smu)->ppt_funcs->get_smu_msg_index((smu), (msg)) : -EINVAL) : -EINVAL)
 830 #define smu_clk_get_index(smu, msg) \
 831         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_smu_clk_index? (smu)->ppt_funcs->get_smu_clk_index((smu), (msg)) : -EINVAL) : -EINVAL)
 832 #define smu_feature_get_index(smu, msg) \
 833         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_smu_feature_index? (smu)->ppt_funcs->get_smu_feature_index((smu), (msg)) : -EINVAL) : -EINVAL)
 834 #define smu_table_get_index(smu, tab) \
 835         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_smu_table_index? (smu)->ppt_funcs->get_smu_table_index((smu), (tab)) : -EINVAL) : -EINVAL)
 836 #define smu_power_get_index(smu, src) \
 837         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_smu_power_index? (smu)->ppt_funcs->get_smu_power_index((smu), (src)) : -EINVAL) : -EINVAL)
 838 #define smu_workload_get_type(smu, profile) \
 839         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_workload_type? (smu)->ppt_funcs->get_workload_type((smu), (profile)) : -EINVAL) : -EINVAL)
 840 #define smu_run_afll_btc(smu) \
 841         ((smu)->ppt_funcs? ((smu)->ppt_funcs->run_afll_btc? (smu)->ppt_funcs->run_afll_btc((smu)) : 0) : 0)
 842 #define smu_get_allowed_feature_mask(smu, feature_mask, num) \
 843         ((smu)->ppt_funcs? ((smu)->ppt_funcs->get_allowed_feature_mask? (smu)->ppt_funcs->get_allowed_feature_mask((smu), (feature_mask), (num)) : 0) : 0)
 844 #define smu_set_deep_sleep_dcefclk(smu, clk) \
 845         ((smu)->funcs->set_deep_sleep_dcefclk ? (smu)->funcs->set_deep_sleep_dcefclk((smu), (clk)) : 0)
 846 #define smu_set_active_display_count(smu, count) \
 847         ((smu)->funcs->set_active_display_count ? (smu)->funcs->set_active_display_count((smu), (count)) : 0)
 848 #define smu_store_cc6_data(smu, st, cc6_dis, pst_dis, pst_sw_dis) \
 849         ((smu)->funcs->store_cc6_data ? (smu)->funcs->store_cc6_data((smu), (st), (cc6_dis), (pst_dis), (pst_sw_dis)) : 0)
 850 #define smu_get_clock_by_type(smu, type, clocks) \
 851         ((smu)->funcs->get_clock_by_type ? (smu)->funcs->get_clock_by_type((smu), (type), (clocks)) : 0)
 852 #define smu_get_max_high_clocks(smu, clocks) \
 853         ((smu)->funcs->get_max_high_clocks ? (smu)->funcs->get_max_high_clocks((smu), (clocks)) : 0)
 854 #define smu_get_clock_by_type_with_latency(smu, clk_type, clocks) \
 855         ((smu)->ppt_funcs->get_clock_by_type_with_latency ? (smu)->ppt_funcs->get_clock_by_type_with_latency((smu), (clk_type), (clocks)) : 0)
 856 #define smu_get_clock_by_type_with_voltage(smu, type, clocks) \
 857         ((smu)->ppt_funcs->get_clock_by_type_with_voltage ? (smu)->ppt_funcs->get_clock_by_type_with_voltage((smu), (type), (clocks)) : 0)
 858 #define smu_display_clock_voltage_request(smu, clock_req) \
 859         ((smu)->funcs->display_clock_voltage_request ? (smu)->funcs->display_clock_voltage_request((smu), (clock_req)) : 0)
 860 #define smu_get_dal_power_level(smu, clocks) \
 861         ((smu)->funcs->get_dal_power_level ? (smu)->funcs->get_dal_power_level((smu), (clocks)) : 0)
 862 #define smu_get_perf_level(smu, designation, level) \
 863         ((smu)->funcs->get_perf_level ? (smu)->funcs->get_perf_level((smu), (designation), (level)) : 0)
 864 #define smu_get_current_shallow_sleep_clocks(smu, clocks) \
 865         ((smu)->funcs->get_current_shallow_sleep_clocks ? (smu)->funcs->get_current_shallow_sleep_clocks((smu), (clocks)) : 0)
 866 #define smu_notify_smu_enable_pwe(smu) \
 867         ((smu)->funcs->notify_smu_enable_pwe ? (smu)->funcs->notify_smu_enable_pwe((smu)) : 0)
 868 #define smu_set_watermarks_for_clock_ranges(smu, clock_ranges) \
 869         ((smu)->funcs->set_watermarks_for_clock_ranges ? (smu)->funcs->set_watermarks_for_clock_ranges((smu), (clock_ranges)) : 0)
 870 #define smu_dpm_set_uvd_enable(smu, enable) \
 871         ((smu)->ppt_funcs->dpm_set_uvd_enable ? (smu)->ppt_funcs->dpm_set_uvd_enable((smu), (enable)) : 0)
 872 #define smu_dpm_set_vce_enable(smu, enable) \
 873         ((smu)->ppt_funcs->dpm_set_vce_enable ? (smu)->ppt_funcs->dpm_set_vce_enable((smu), (enable)) : 0)
 874 #define smu_set_xgmi_pstate(smu, pstate) \
 875                 ((smu)->funcs->set_xgmi_pstate ? (smu)->funcs->set_xgmi_pstate((smu), (pstate)) : 0)
 876 #define smu_set_ppfeature_status(smu, ppfeatures) \
 877         ((smu)->ppt_funcs->set_ppfeature_status ? (smu)->ppt_funcs->set_ppfeature_status((smu), (ppfeatures)) : -EINVAL)
 878 #define smu_get_ppfeature_status(smu, buf) \
 879         ((smu)->ppt_funcs->get_ppfeature_status ? (smu)->ppt_funcs->get_ppfeature_status((smu), (buf)) : -EINVAL)
 880 #define smu_set_watermarks_table(smu, tab, clock_ranges) \
 881         ((smu)->ppt_funcs->set_watermarks_table ? (smu)->ppt_funcs->set_watermarks_table((smu), (tab), (clock_ranges)) : 0)
 882 #define smu_get_current_clk_freq_by_table(smu, clk_type, value) \
 883         ((smu)->ppt_funcs->get_current_clk_freq_by_table ? (smu)->ppt_funcs->get_current_clk_freq_by_table((smu), (clk_type), (value)) : 0)
 884 #define smu_get_thermal_temperature_range(smu, range) \
 885         ((smu)->ppt_funcs->get_thermal_temperature_range? (smu)->ppt_funcs->get_thermal_temperature_range((smu), (range)) : 0)
 886 #define smu_register_irq_handler(smu) \
 887         ((smu)->funcs->register_irq_handler ? (smu)->funcs->register_irq_handler(smu) : 0)
 888 #define smu_set_azalia_d3_pme(smu) \
 889         ((smu)->funcs->set_azalia_d3_pme ? (smu)->funcs->set_azalia_d3_pme((smu)) : 0)
 890 #define smu_get_uclk_dpm_states(smu, clocks_in_khz, num_states) \
 891         ((smu)->ppt_funcs->get_uclk_dpm_states ? (smu)->ppt_funcs->get_uclk_dpm_states((smu), (clocks_in_khz), (num_states)) : 0)
 892
 893 extern int smu_get_atom_data_table(struct smu_context *smu, uint32_t table,
 894                                    uint16_t *size, uint8_t *frev, uint8_t *crev,
 895                                    uint8_t **addr);
 896
 897 extern const struct amd_ip_funcs smu_ip_funcs;
 898
 899 extern const struct amdgpu_ip_block_version smu_v11_0_ip_block;
 900 extern int smu_feature_init_dpm(struct smu_context *smu);
 901
 902 extern int smu_feature_is_enabled(struct smu_context *smu,
 903                                   enum smu_feature_mask mask);
 904 extern int smu_feature_set_enabled(struct smu_context *smu,
 905                                    enum smu_feature_mask mask, bool enable);
 906 extern int smu_feature_is_supported(struct smu_context *smu,
 907                                     enum smu_feature_mask mask);
 908 extern int smu_feature_set_supported(struct smu_context *smu,
 909                                      enum smu_feature_mask mask, bool enable);
 910
 911 int smu_update_table(struct smu_context *smu, uint32_t table_index,
 912                      void *table_data, bool drv2smu);
 913
 914 bool is_support_sw_smu(struct amdgpu_device *adev);
 915 int smu_reset(struct smu_context *smu);
 916 int smu_common_read_sensor(struct smu_context *smu, enum amd_pp_sensors sensor,
 917                            void *data, uint32_t *size);
 918 int smu_sys_get_pp_table(struct smu_context *smu, void **table);
 919 int smu_sys_set_pp_table(struct smu_context *smu,  void *buf, size_t size);
 920 int smu_get_power_num_states(struct smu_context *smu, struct pp_states_info *state_info);
 921 enum amd_pm_state_type smu_get_current_power_state(struct smu_context *smu);
 922
 923 /* smu to display interface */
 924 extern int smu_display_configuration_change(struct smu_context *smu, const
 925                                             struct amd_pp_display_configuration
 926                                             *display_config);
 927 extern int smu_get_current_clocks(struct smu_context *smu,
 928                                   struct amd_pp_clock_info *clocks);
 929 extern int smu_dpm_set_power_gate(struct smu_context *smu,uint32_t block_type, bool gate);
 930 extern int smu_handle_task(struct smu_context *smu,
 931                            enum amd_dpm_forced_level level,
 932                            enum amd_pp_task task_id);
 933 int smu_get_smc_version(struct smu_context *smu, uint32_t *if_version, uint32_t *smu_version);
 934 int smu_get_dpm_freq_by_index(struct smu_context *smu, enum smu_clk_type clk_type,
 935                               uint16_t level, uint32_t *value);
 936 int smu_get_dpm_level_count(struct smu_context *smu, enum smu_clk_type clk_type,
 937                             uint32_t *value);
 938 int smu_get_dpm_freq_range(struct smu_context *smu, enum smu_clk_type clk_type,
 939                            uint32_t *min, uint32_t *max);
 940 int smu_set_soft_freq_range(struct smu_context *smu, enum smu_clk_type clk_type,
 941                             uint32_t min, uint32_t max);
 942 int smu_set_hard_freq_range(struct smu_context *smu, enum smu_clk_type clk_type,
 943                             uint32_t min, uint32_t max);
 944 enum amd_dpm_forced_level smu_get_performance_level(struct smu_context *smu);
 945 int smu_force_performance_level(struct smu_context *smu, enum amd_dpm_forced_level level);
 946 int smu_set_display_count(struct smu_context *smu, uint32_t count);
 947
 948 #endif