drivers/gpu/drm/i915/gvt/gvt.h

   1 /*
   2  * Copyright(c) 2011-2016 Intel Corporation. All rights reserved.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the next
  12  * paragraph) shall be included in all copies or substantial portions of the
  13  * Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  20  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  21  * SOFTWARE.
  22  */
  23
  24 #ifndef _GVT_H_
  25 #define _GVT_H_
  26
  27 #include "debug.h"
  28 #include "hypercall.h"
  29
  30 #define GVT_MAX_VGPU 8
  31
  32 enum {
  33         INTEL_GVT_HYPERVISOR_XEN = 0,
  34         INTEL_GVT_HYPERVISOR_KVM,
  35 };
  36
  37 struct intel_gvt_host {
  38         bool initialized;
  39         int hypervisor_type;
  40         struct intel_gvt_mpt *mpt;
  41 };
  42
  43 extern struct intel_gvt_host intel_gvt_host;
  44
  45 /* Describe per-platform limitations. */
  46 struct intel_gvt_device_info {
  47         u32 max_support_vgpus;
  48         /* This data structure will grow bigger in GVT device model patches */
  49 };
  50
  51 /* GM resources owned by a vGPU */
  52 struct intel_vgpu_gm {
  53         u64 aperture_sz;
  54         u64 hidden_sz;
  55         struct drm_mm_node low_gm_node;
  56         struct drm_mm_node high_gm_node;
  57 };
  58
  59 #define INTEL_GVT_MAX_NUM_FENCES 32
  60
  61 /* Fences owned by a vGPU */
  62 struct intel_vgpu_fence {
  63         struct drm_i915_fence_reg *regs[INTEL_GVT_MAX_NUM_FENCES];
  64         u32 base;
  65         u32 size;
  66 };
  67
  68 struct intel_vgpu {
  69         struct intel_gvt *gvt;
  70         int id;
  71         unsigned long handle; /* vGPU handle used by hypervisor MPT modules */
  72
  73         struct intel_vgpu_fence fence;
  74         struct intel_vgpu_gm gm;
  75 };
  76
  77 struct intel_gvt_gm {
  78         unsigned long vgpu_allocated_low_gm_size;
  79         unsigned long vgpu_allocated_high_gm_size;
  80 };
  81
  82 struct intel_gvt_fence {
  83         unsigned long vgpu_allocated_fence_num;
  84 };
  85
  86 struct intel_gvt {
  87         struct mutex lock;
  88         bool initialized;
  89
  90         struct drm_i915_private *dev_priv;
  91         struct idr vgpu_idr;    /* vGPU IDR pool */
  92
  93         struct intel_gvt_device_info device_info;
  94         struct intel_gvt_gm gm;
  95         struct intel_gvt_fence fence;
  96 };
  97
  98 /* Aperture/GM space definitions for GVT device */
  99 #define gvt_aperture_sz(gvt)      (gvt->dev_priv->ggtt.mappable_end)
 100 #define gvt_aperture_pa_base(gvt) (gvt->dev_priv->ggtt.mappable_base)
 101
 102 #define gvt_ggtt_gm_sz(gvt)       (gvt->dev_priv->ggtt.base.total)
 103 #define gvt_hidden_sz(gvt)        (gvt_ggtt_gm_sz(gvt) - gvt_aperture_sz(gvt))
 104
 105 #define gvt_aperture_gmadr_base(gvt) (0)
 106 #define gvt_aperture_gmadr_end(gvt) (gvt_aperture_gmadr_base(gvt) \
 107                                      + gvt_aperture_sz(gvt) - 1)
 108
 109 #define gvt_hidden_gmadr_base(gvt) (gvt_aperture_gmadr_base(gvt) \
 110                                     + gvt_aperture_sz(gvt))
 111 #define gvt_hidden_gmadr_end(gvt) (gvt_hidden_gmadr_base(gvt) \
 112                                    + gvt_hidden_sz(gvt) - 1)
 113
 114 #define gvt_fence_sz(gvt) (gvt->dev_priv->num_fence_regs)
 115
 116 /* Aperture/GM space definitions for vGPU */
 117 #define vgpu_aperture_offset(vgpu)      ((vgpu)->gm.low_gm_node.start)
 118 #define vgpu_hidden_offset(vgpu)        ((vgpu)->gm.high_gm_node.start)
 119 #define vgpu_aperture_sz(vgpu)          ((vgpu)->gm.aperture_sz)
 120 #define vgpu_hidden_sz(vgpu)            ((vgpu)->gm.hidden_sz)
 121
 122 #define vgpu_aperture_pa_base(vgpu) \
 123         (gvt_aperture_pa_base(vgpu->gvt) + vgpu_aperture_offset(vgpu))
 124
 125 #define vgpu_ggtt_gm_sz(vgpu) ((vgpu)->gm.aperture_sz + (vgpu)->gm.hidden_sz)
 126
 127 #define vgpu_aperture_pa_end(vgpu) \
 128         (vgpu_aperture_pa_base(vgpu) + vgpu_aperture_sz(vgpu) - 1)
 129
 130 #define vgpu_aperture_gmadr_base(vgpu) (vgpu_aperture_offset(vgpu))
 131 #define vgpu_aperture_gmadr_end(vgpu) \
 132         (vgpu_aperture_gmadr_base(vgpu) + vgpu_aperture_sz(vgpu) - 1)
 133
 134 #define vgpu_hidden_gmadr_base(vgpu) (vgpu_hidden_offset(vgpu))
 135 #define vgpu_hidden_gmadr_end(vgpu) \
 136         (vgpu_hidden_gmadr_base(vgpu) + vgpu_hidden_sz(vgpu) - 1)
 137
 138 #define vgpu_fence_base(vgpu) (vgpu->fence.base)
 139 #define vgpu_fence_sz(vgpu) (vgpu->fence.size)
 140
 141 struct intel_vgpu_creation_params {
 142         __u64 handle;
 143         __u64 low_gm_sz;  /* in MB */
 144         __u64 high_gm_sz; /* in MB */
 145         __u64 fence_sz;
 146         __s32 primary;
 147         __u64 vgpu_id;
 148 };
 149
 150 int intel_vgpu_alloc_resource(struct intel_vgpu *vgpu,
 151                               struct intel_vgpu_creation_params *param);
 152 void intel_vgpu_free_resource(struct intel_vgpu *vgpu);
 153 void intel_vgpu_write_fence(struct intel_vgpu *vgpu,
 154         u32 fence, u64 value);
 155
 156 #include "mpt.h"
 157
 158 #endif