drivers/gpu/drm/msm/msm_drv.c

   1 /*
   2  * Copyright (c) 2016-2018, The Linux Foundation. All rights reserved.
   3  * Copyright (C) 2013 Red Hat
   4  * Author: Rob Clark <robdclark@gmail.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published by
   8  * the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful, but WITHOUT
  11  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  12  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  13  * more details.
  14  *
  15  * You should have received a copy of the GNU General Public License along with
  16  * this program.  If not, see <http://www.gnu.org/licenses/>.
  17  */
  18
  19 #include <linux/kthread.h>
  20 #include <uapi/linux/sched/types.h>
  21 #include <drm/drm_of.h>
  22
  23 #include "msm_drv.h"
  24 #include "msm_debugfs.h"
  25 #include "msm_fence.h"
  26 #include "msm_gem.h"
  27 #include "msm_gpu.h"
  28 #include "msm_kms.h"
  29
  30
  31 /*
  32  * MSM driver version:
  33  * - 1.0.0 - initial interface
  34  * - 1.1.0 - adds madvise, and support for submits with > 4 cmd buffers
  35  * - 1.2.0 - adds explicit fence support for submit ioctl
  36  * - 1.3.0 - adds GMEM_BASE + NR_RINGS params, SUBMITQUEUE_NEW +
  37  *           SUBMITQUEUE_CLOSE ioctls, and MSM_INFO_IOVA flag for
  38  *           MSM_GEM_INFO ioctl.
  39  */
  40 #define MSM_VERSION_MAJOR       1
  41 #define MSM_VERSION_MINOR       3
  42 #define MSM_VERSION_PATCHLEVEL  0
  43
  44 static const struct drm_mode_config_funcs mode_config_funcs = {
  45         .fb_create = msm_framebuffer_create,
  46         .output_poll_changed = drm_fb_helper_output_poll_changed,
  47         .atomic_check = drm_atomic_helper_check,
  48         .atomic_commit = drm_atomic_helper_commit,
  49 };
  50
  51 static const struct drm_mode_config_helper_funcs mode_config_helper_funcs = {
  52         .atomic_commit_tail = msm_atomic_commit_tail,
  53 };
  54
  55 #ifdef CONFIG_DRM_MSM_REGISTER_LOGGING
  56 static bool reglog = false;
  57 MODULE_PARM_DESC(reglog, "Enable register read/write logging");
  58 module_param(reglog, bool, 0600);
  59 #else
  60 #define reglog 0
  61 #endif
  62
  63 #ifdef CONFIG_DRM_FBDEV_EMULATION
  64 static bool fbdev = true;
  65 MODULE_PARM_DESC(fbdev, "Enable fbdev compat layer");
  66 module_param(fbdev, bool, 0600);
  67 #endif
  68
  69 static char *vram = "16m";
  70 MODULE_PARM_DESC(vram, "Configure VRAM size (for devices without IOMMU/GPUMMU)");
  71 module_param(vram, charp, 0);
  72
  73 bool dumpstate = false;
  74 MODULE_PARM_DESC(dumpstate, "Dump KMS state on errors");
  75 module_param(dumpstate, bool, 0600);
  76
  77 static bool modeset = true;
  78 MODULE_PARM_DESC(modeset, "Use kernel modesetting [KMS] (1=on (default), 0=disable)");
  79 module_param(modeset, bool, 0600);
  80
  81 /*
  82  * Util/helpers:
  83  */
  84
  85 int msm_clk_bulk_get(struct device *dev, struct clk_bulk_data **bulk)
  86 {
  87         struct property *prop;
  88         const char *name;
  89         struct clk_bulk_data *local;
  90         int i = 0, ret, count;
  91
  92         count = of_property_count_strings(dev->of_node, "clock-names");
  93         if (count < 1)
  94                 return 0;
  95
  96         local = devm_kcalloc(dev, sizeof(struct clk_bulk_data *),
  97                 count, GFP_KERNEL);
  98         if (!local)
  99                 return -ENOMEM;
 100
 101         of_property_for_each_string(dev->of_node, "clock-names", prop, name) {
 102                 local[i].id = devm_kstrdup(dev, name, GFP_KERNEL);
 103                 if (!local[i].id) {
 104                         devm_kfree(dev, local);
 105                         return -ENOMEM;
 106                 }
 107
 108                 i++;
 109         }
 110
 111         ret = devm_clk_bulk_get(dev, count, local);
 112
 113         if (ret) {
 114                 for (i = 0; i < count; i++)
 115                         devm_kfree(dev, (void *) local[i].id);
 116                 devm_kfree(dev, local);
 117
 118                 return ret;
 119         }
 120
 121         *bulk = local;
 122         return count;
 123 }
 124
 125 struct clk *msm_clk_bulk_get_clock(struct clk_bulk_data *bulk, int count,
 126                 const char *name)
 127 {
 128         int i;
 129         char n[32];
 130
 131         snprintf(n, sizeof(n), "%s_clk", name);
 132
 133         for (i = 0; bulk && i < count; i++) {
 134                 if (!strcmp(bulk[i].id, name) || !strcmp(bulk[i].id, n))
 135                         return bulk[i].clk;
 136         }
 137
 138
 139         return NULL;
 140 }
 141
 142 struct clk *msm_clk_get(struct platform_device *pdev, const char *name)
 143 {
 144         struct clk *clk;
 145         char name2[32];
 146
 147         clk = devm_clk_get(&pdev->dev, name);
 148         if (!IS_ERR(clk) || PTR_ERR(clk) == -EPROBE_DEFER)
 149                 return clk;
 150
 151         snprintf(name2, sizeof(name2), "%s_clk", name);
 152
 153         clk = devm_clk_get(&pdev->dev, name2);
 154         if (!IS_ERR(clk))
 155                 dev_warn(&pdev->dev, "Using legacy clk name binding.  Use "
 156                                 "\"%s\" instead of \"%s\"\n", name, name2);
 157
 158         return clk;
 159 }
 160
 161 void __iomem *msm_ioremap(struct platform_device *pdev, const char *name,
 162                 const char *dbgname)
 163 {
 164         struct resource *res;
 165         unsigned long size;
 166         void __iomem *ptr;
 167
 168         if (name)
 169                 res = platform_get_resource_byname(pdev, IORESOURCE_MEM, name);
 170         else
 171                 res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 172
 173         if (!res) {
 174                 DRM_DEV_ERROR(&pdev->dev, "failed to get memory resource: %s\n", name);
 175                 return ERR_PTR(-EINVAL);
 176         }
 177
 178         size = resource_size(res);
 179
 180         ptr = devm_ioremap_nocache(&pdev->dev, res->start, size);
 181         if (!ptr) {
 182                 DRM_DEV_ERROR(&pdev->dev, "failed to ioremap: %s\n", name);
 183                 return ERR_PTR(-ENOMEM);
 184         }
 185
 186         if (reglog)
 187                 printk(KERN_DEBUG "IO:region %s %p %08lx\n", dbgname, ptr, size);
 188
 189         return ptr;
 190 }
 191
 192 void msm_writel(u32 data, void __iomem *addr)
 193 {
 194         if (reglog)
 195                 printk(KERN_DEBUG "IO:W %p %08x\n", addr, data);
 196         writel(data, addr);
 197 }
 198
 199 u32 msm_readl(const void __iomem *addr)
 200 {
 201         u32 val = readl(addr);
 202         if (reglog)
 203                 pr_err("IO:R %p %08x\n", addr, val);
 204         return val;
 205 }
 206
 207 struct vblank_event {
 208         struct list_head node;
 209         int crtc_id;
 210         bool enable;
 211 };
 212
 213 static void vblank_ctrl_worker(struct kthread_work *work)
 214 {
 215         struct msm_vblank_ctrl *vbl_ctrl = container_of(work,
 216                                                 struct msm_vblank_ctrl, work);
 217         struct msm_drm_private *priv = container_of(vbl_ctrl,
 218                                         struct msm_drm_private, vblank_ctrl);
 219         struct msm_kms *kms = priv->kms;
 220         struct vblank_event *vbl_ev, *tmp;
 221         unsigned long flags;
 222
 223         spin_lock_irqsave(&vbl_ctrl->lock, flags);
 224         list_for_each_entry_safe(vbl_ev, tmp, &vbl_ctrl->event_list, node) {
 225                 list_del(&vbl_ev->node);
 226                 spin_unlock_irqrestore(&vbl_ctrl->lock, flags);
 227
 228                 if (vbl_ev->enable)
 229                         kms->funcs->enable_vblank(kms,
 230                                                 priv->crtcs[vbl_ev->crtc_id]);
 231                 else
 232                         kms->funcs->disable_vblank(kms,
 233                                                 priv->crtcs[vbl_ev->crtc_id]);
 234
 235                 kfree(vbl_ev);
 236
 237                 spin_lock_irqsave(&vbl_ctrl->lock, flags);
 238         }
 239
 240         spin_unlock_irqrestore(&vbl_ctrl->lock, flags);
 241 }
 242
 243 static int vblank_ctrl_queue_work(struct msm_drm_private *priv,
 244                                         int crtc_id, bool enable)
 245 {
 246         struct msm_vblank_ctrl *vbl_ctrl = &priv->vblank_ctrl;
 247         struct vblank_event *vbl_ev;
 248         unsigned long flags;
 249
 250         vbl_ev = kzalloc(sizeof(*vbl_ev), GFP_ATOMIC);
 251         if (!vbl_ev)
 252                 return -ENOMEM;
 253
 254         vbl_ev->crtc_id = crtc_id;
 255         vbl_ev->enable = enable;
 256
 257         spin_lock_irqsave(&vbl_ctrl->lock, flags);
 258         list_add_tail(&vbl_ev->node, &vbl_ctrl->event_list);
 259         spin_unlock_irqrestore(&vbl_ctrl->lock, flags);
 260
 261         kthread_queue_work(&priv->disp_thread[crtc_id].worker,
 262                         &vbl_ctrl->work);
 263
 264         return 0;
 265 }
 266
 267 static int msm_drm_uninit(struct device *dev)
 268 {
 269         struct platform_device *pdev = to_platform_device(dev);
 270         struct drm_device *ddev = platform_get_drvdata(pdev);
 271         struct msm_drm_private *priv = ddev->dev_private;
 272         struct msm_kms *kms = priv->kms;
 273         struct msm_mdss *mdss = priv->mdss;
 274         struct msm_vblank_ctrl *vbl_ctrl = &priv->vblank_ctrl;
 275         struct vblank_event *vbl_ev, *tmp;
 276         int i;
 277
 278         /* We must cancel and cleanup any pending vblank enable/disable
 279          * work before drm_irq_uninstall() to avoid work re-enabling an
 280          * irq after uninstall has disabled it.
 281          */
 282         kthread_flush_work(&vbl_ctrl->work);
 283         list_for_each_entry_safe(vbl_ev, tmp, &vbl_ctrl->event_list, node) {
 284                 list_del(&vbl_ev->node);
 285                 kfree(vbl_ev);
 286         }
 287
 288         /* clean up display commit/event worker threads */
 289         for (i = 0; i < priv->num_crtcs; i++) {
 290                 if (priv->disp_thread[i].thread) {
 291                         kthread_flush_worker(&priv->disp_thread[i].worker);
 292                         kthread_stop(priv->disp_thread[i].thread);
 293                         priv->disp_thread[i].thread = NULL;
 294                 }
 295
 296                 if (priv->event_thread[i].thread) {
 297                         kthread_flush_worker(&priv->event_thread[i].worker);
 298                         kthread_stop(priv->event_thread[i].thread);
 299                         priv->event_thread[i].thread = NULL;
 300                 }
 301         }
 302
 303         msm_gem_shrinker_cleanup(ddev);
 304
 305         drm_kms_helper_poll_fini(ddev);
 306
 307         drm_dev_unregister(ddev);
 308
 309         msm_perf_debugfs_cleanup(priv);
 310         msm_rd_debugfs_cleanup(priv);
 311
 312 #ifdef CONFIG_DRM_FBDEV_EMULATION
 313         if (fbdev && priv->fbdev)
 314                 msm_fbdev_free(ddev);
 315 #endif
 316         drm_atomic_helper_shutdown(ddev);
 317         drm_mode_config_cleanup(ddev);
 318
 319         pm_runtime_get_sync(dev);
 320         drm_irq_uninstall(ddev);
 321         pm_runtime_put_sync(dev);
 322
 323         flush_workqueue(priv->wq);
 324         destroy_workqueue(priv->wq);
 325
 326         if (kms && kms->funcs)
 327                 kms->funcs->destroy(kms);
 328
 329         if (priv->vram.paddr) {
 330                 unsigned long attrs = DMA_ATTR_NO_KERNEL_MAPPING;
 331                 drm_mm_takedown(&priv->vram.mm);
 332                 dma_free_attrs(dev, priv->vram.size, NULL,
 333                                priv->vram.paddr, attrs);
 334         }
 335
 336         component_unbind_all(dev, ddev);
 337
 338         if (mdss && mdss->funcs)
 339                 mdss->funcs->destroy(ddev);
 340
 341         ddev->dev_private = NULL;
 342         drm_dev_put(ddev);
 343
 344         kfree(priv);
 345
 346         return 0;
 347 }
 348
 349 #define KMS_MDP4 4
 350 #define KMS_MDP5 5
 351 #define KMS_DPU  3
 352
 353 static int get_mdp_ver(struct platform_device *pdev)
 354 {
 355         struct device *dev = &pdev->dev;
 356
 357         return (int) (unsigned long) of_device_get_match_data(dev);
 358 }
 359
 360 #include <linux/of_address.h>
 361
 362 static int msm_init_vram(struct drm_device *dev)
 363 {
 364         struct msm_drm_private *priv = dev->dev_private;
 365         struct device_node *node;
 366         unsigned long size = 0;
 367         int ret = 0;
 368
 369         /* In the device-tree world, we could have a 'memory-region'
 370          * phandle, which gives us a link to our "vram".  Allocating
 371          * is all nicely abstracted behind the dma api, but we need
 372          * to know the entire size to allocate it all in one go. There
 373          * are two cases:
 374          *  1) device with no IOMMU, in which case we need exclusive
 375          *     access to a VRAM carveout big enough for all gpu
 376          *     buffers
 377          *  2) device with IOMMU, but where the bootloader puts up
 378          *     a splash screen.  In this case, the VRAM carveout
 379          *     need only be large enough for fbdev fb.  But we need
 380          *     exclusive access to the buffer to avoid the kernel
 381          *     using those pages for other purposes (which appears
 382          *     as corruption on screen before we have a chance to
 383          *     load and do initial modeset)
 384          */
 385
 386         node = of_parse_phandle(dev->dev->of_node, "memory-region", 0);
 387         if (node) {
 388                 struct resource r;
 389                 ret = of_address_to_resource(node, 0, &r);
 390                 of_node_put(node);
 391                 if (ret)
 392                         return ret;
 393                 size = r.end - r.start;
 394                 DRM_INFO("using VRAM carveout: %lx@%pa\n", size, &r.start);
 395
 396                 /* if we have no IOMMU, then we need to use carveout allocator.
 397                  * Grab the entire CMA chunk carved out in early startup in
 398                  * mach-msm:
 399                  */
 400         } else if (!iommu_present(&platform_bus_type)) {
 401                 DRM_INFO("using %s VRAM carveout\n", vram);
 402                 size = memparse(vram, NULL);
 403         }
 404
 405         if (size) {
 406                 unsigned long attrs = 0;
 407                 void *p;
 408
 409                 priv->vram.size = size;
 410
 411                 drm_mm_init(&priv->vram.mm, 0, (size >> PAGE_SHIFT) - 1);
 412                 spin_lock_init(&priv->vram.lock);
 413
 414                 attrs |= DMA_ATTR_NO_KERNEL_MAPPING;
 415                 attrs |= DMA_ATTR_WRITE_COMBINE;
 416
 417                 /* note that for no-kernel-mapping, the vaddr returned
 418                  * is bogus, but non-null if allocation succeeded:
 419                  */
 420                 p = dma_alloc_attrs(dev->dev, size,
 421                                 &priv->vram.paddr, GFP_KERNEL, attrs);
 422                 if (!p) {
 423                         DRM_DEV_ERROR(dev->dev, "failed to allocate VRAM\n");
 424                         priv->vram.paddr = 0;
 425                         return -ENOMEM;
 426                 }
 427
 428                 DRM_DEV_INFO(dev->dev, "VRAM: %08x->%08x\n",
 429                                 (uint32_t)priv->vram.paddr,
 430                                 (uint32_t)(priv->vram.paddr + size));
 431         }
 432
 433         return ret;
 434 }
 435
 436 static int msm_drm_init(struct device *dev, struct drm_driver *drv)
 437 {
 438         struct platform_device *pdev = to_platform_device(dev);
 439         struct drm_device *ddev;
 440         struct msm_drm_private *priv;
 441         struct msm_kms *kms;
 442         struct msm_mdss *mdss;
 443         int ret, i;
 444         struct sched_param param;
 445
 446         ddev = drm_dev_alloc(drv, dev);
 447         if (IS_ERR(ddev)) {
 448                 DRM_DEV_ERROR(dev, "failed to allocate drm_device\n");
 449                 return PTR_ERR(ddev);
 450         }
 451
 452         platform_set_drvdata(pdev, ddev);
 453
 454         priv = kzalloc(sizeof(*priv), GFP_KERNEL);
 455         if (!priv) {
 456                 ret = -ENOMEM;
 457                 goto err_put_drm_dev;
 458         }
 459
 460         ddev->dev_private = priv;
 461         priv->dev = ddev;
 462
 463         switch (get_mdp_ver(pdev)) {
 464         case KMS_MDP5:
 465                 ret = mdp5_mdss_init(ddev);
 466                 break;
 467         case KMS_DPU:
 468                 ret = dpu_mdss_init(ddev);
 469                 break;
 470         default:
 471                 ret = 0;
 472                 break;
 473         }
 474         if (ret)
 475                 goto err_free_priv;
 476
 477         mdss = priv->mdss;
 478
 479         priv->wq = alloc_ordered_workqueue("msm", 0);
 480
 481         INIT_LIST_HEAD(&priv->inactive_list);
 482         INIT_LIST_HEAD(&priv->vblank_ctrl.event_list);
 483         kthread_init_work(&priv->vblank_ctrl.work, vblank_ctrl_worker);
 484         spin_lock_init(&priv->vblank_ctrl.lock);
 485
 486         drm_mode_config_init(ddev);
 487
 488         /* Bind all our sub-components: */
 489         ret = component_bind_all(dev, ddev);
 490         if (ret)
 491                 goto err_destroy_mdss;
 492
 493         ret = msm_init_vram(ddev);
 494         if (ret)
 495                 goto err_msm_uninit;
 496
 497         msm_gem_shrinker_init(ddev);
 498
 499         switch (get_mdp_ver(pdev)) {
 500         case KMS_MDP4:
 501                 kms = mdp4_kms_init(ddev);
 502                 priv->kms = kms;
 503                 break;
 504         case KMS_MDP5:
 505                 kms = mdp5_kms_init(ddev);
 506                 break;
 507         case KMS_DPU:
 508                 kms = dpu_kms_init(ddev);
 509                 priv->kms = kms;
 510                 break;
 511         default:
 512                 kms = ERR_PTR(-ENODEV);
 513                 break;
 514         }
 515
 516         if (IS_ERR(kms)) {
 517                 /*
 518                  * NOTE: once we have GPU support, having no kms should not
 519                  * be considered fatal.. ideally we would still support gpu
 520                  * and (for example) use dmabuf/prime to share buffers with
 521                  * imx drm driver on iMX5
 522                  */
 523                 DRM_DEV_ERROR(dev, "failed to load kms\n");
 524                 ret = PTR_ERR(kms);
 525                 goto err_msm_uninit;
 526         }
 527
 528         /* Enable normalization of plane zpos */
 529         ddev->mode_config.normalize_zpos = true;
 530
 531         if (kms) {
 532                 ret = kms->funcs->hw_init(kms);
 533                 if (ret) {
 534                         DRM_DEV_ERROR(dev, "kms hw init failed: %d\n", ret);
 535                         goto err_msm_uninit;
 536                 }
 537         }
 538
 539         ddev->mode_config.funcs = &mode_config_funcs;
 540         ddev->mode_config.helper_private = &mode_config_helper_funcs;
 541
 542         /**
 543          * this priority was found during empiric testing to have appropriate
 544          * realtime scheduling to process display updates and interact with
 545          * other real time and normal priority task
 546          */
 547         param.sched_priority = 16;
 548         for (i = 0; i < priv->num_crtcs; i++) {
 549
 550                 /* initialize display thread */
 551                 priv->disp_thread[i].crtc_id = priv->crtcs[i]->base.id;
 552                 kthread_init_worker(&priv->disp_thread[i].worker);
 553                 priv->disp_thread[i].dev = ddev;
 554                 priv->disp_thread[i].thread =
 555                         kthread_run(kthread_worker_fn,
 556                                 &priv->disp_thread[i].worker,
 557                                 "crtc_commit:%d", priv->disp_thread[i].crtc_id);
 558                 ret = sched_setscheduler(priv->disp_thread[i].thread,
 559                                                         SCHED_FIFO, &param);
 560                 if (ret)
 561                         pr_warn("display thread priority update failed: %d\n",
 562                                                                         ret);
 563
 564                 if (IS_ERR(priv->disp_thread[i].thread)) {
 565                         DRM_DEV_ERROR(dev, "failed to create crtc_commit kthread\n");
 566                         priv->disp_thread[i].thread = NULL;
 567                 }
 568
 569                 /* initialize event thread */
 570                 priv->event_thread[i].crtc_id = priv->crtcs[i]->base.id;
 571                 kthread_init_worker(&priv->event_thread[i].worker);
 572                 priv->event_thread[i].dev = ddev;
 573                 priv->event_thread[i].thread =
 574                         kthread_run(kthread_worker_fn,
 575                                 &priv->event_thread[i].worker,
 576                                 "crtc_event:%d", priv->event_thread[i].crtc_id);
 577
 578                 /**
 579                  * event thread should also run at same priority as disp_thread
 580                  * because it is handling frame_done events. A lower priority
 581                  * event thread and higher priority disp_thread can causes
 582                  * frame_pending counters beyond 2. This can lead to commit
 583                  * failure at crtc commit level.
 584                  */
 585                 ret = sched_setscheduler(priv->event_thread[i].thread,
 586                                                         SCHED_FIFO, &param);
 587                 if (ret)
 588                         pr_warn("display event thread priority update failed: %d\n",
 589                                                                         ret);
 590
 591                 if (IS_ERR(priv->event_thread[i].thread)) {
 592                         dev_err(dev, "failed to create crtc_event kthread\n");
 593                         priv->event_thread[i].thread = NULL;
 594                 }
 595
 596                 if ((!priv->disp_thread[i].thread) ||
 597                                 !priv->event_thread[i].thread) {
 598                         /* clean up previously created threads if any */
 599                         for ( ; i >= 0; i--) {
 600                                 if (priv->disp_thread[i].thread) {
 601                                         kthread_stop(
 602                                                 priv->disp_thread[i].thread);
 603                                         priv->disp_thread[i].thread = NULL;
 604                                 }
 605
 606                                 if (priv->event_thread[i].thread) {
 607                                         kthread_stop(
 608                                                 priv->event_thread[i].thread);
 609                                         priv->event_thread[i].thread = NULL;
 610                                 }
 611                         }
 612                         goto err_msm_uninit;
 613                 }
 614         }
 615
 616         ret = drm_vblank_init(ddev, priv->num_crtcs);
 617         if (ret < 0) {
 618                 DRM_DEV_ERROR(dev, "failed to initialize vblank\n");
 619                 goto err_msm_uninit;
 620         }
 621
 622         if (kms) {
 623                 pm_runtime_get_sync(dev);
 624                 ret = drm_irq_install(ddev, kms->irq);
 625                 pm_runtime_put_sync(dev);
 626                 if (ret < 0) {
 627                         DRM_DEV_ERROR(dev, "failed to install IRQ handler\n");
 628                         goto err_msm_uninit;
 629                 }
 630         }
 631
 632         ret = drm_dev_register(ddev, 0);
 633         if (ret)
 634                 goto err_msm_uninit;
 635
 636         drm_mode_config_reset(ddev);
 637
 638 #ifdef CONFIG_DRM_FBDEV_EMULATION
 639         if (fbdev)
 640                 priv->fbdev = msm_fbdev_init(ddev);
 641 #endif
 642
 643         ret = msm_debugfs_late_init(ddev);
 644         if (ret)
 645                 goto err_msm_uninit;
 646
 647         drm_kms_helper_poll_init(ddev);
 648
 649         return 0;
 650
 651 err_msm_uninit:
 652         msm_drm_uninit(dev);
 653         return ret;
 654 err_destroy_mdss:
 655         if (mdss && mdss->funcs)
 656                 mdss->funcs->destroy(ddev);
 657 err_free_priv:
 658         kfree(priv);
 659 err_put_drm_dev:
 660         drm_dev_put(ddev);
 661         return ret;
 662 }
 663
 664 /*
 665  * DRM operations:
 666  */
 667
 668 static void load_gpu(struct drm_device *dev)
 669 {
 670         static DEFINE_MUTEX(init_lock);
 671         struct msm_drm_private *priv = dev->dev_private;
 672
 673         mutex_lock(&init_lock);
 674
 675         if (!priv->gpu)
 676                 priv->gpu = adreno_load_gpu(dev);
 677
 678         mutex_unlock(&init_lock);
 679 }
 680
 681 static int context_init(struct drm_device *dev, struct drm_file *file)
 682 {
 683         struct msm_file_private *ctx;
 684
 685         ctx = kzalloc(sizeof(*ctx), GFP_KERNEL);
 686         if (!ctx)
 687                 return -ENOMEM;
 688
 689         msm_submitqueue_init(dev, ctx);
 690
 691         file->driver_priv = ctx;
 692
 693         return 0;
 694 }
 695
 696 static int msm_open(struct drm_device *dev, struct drm_file *file)
 697 {
 698         /* For now, load gpu on open.. to avoid the requirement of having
 699          * firmware in the initrd.
 700          */
 701         load_gpu(dev);
 702
 703         return context_init(dev, file);
 704 }
 705
 706 static void context_close(struct msm_file_private *ctx)
 707 {
 708         msm_submitqueue_close(ctx);
 709         kfree(ctx);
 710 }
 711
 712 static void msm_postclose(struct drm_device *dev, struct drm_file *file)
 713 {
 714         struct msm_drm_private *priv = dev->dev_private;
 715         struct msm_file_private *ctx = file->driver_priv;
 716
 717         mutex_lock(&dev->struct_mutex);
 718         if (ctx == priv->lastctx)
 719                 priv->lastctx = NULL;
 720         mutex_unlock(&dev->struct_mutex);
 721
 722         context_close(ctx);
 723 }
 724
 725 static irqreturn_t msm_irq(int irq, void *arg)
 726 {
 727         struct drm_device *dev = arg;
 728         struct msm_drm_private *priv = dev->dev_private;
 729         struct msm_kms *kms = priv->kms;
 730         BUG_ON(!kms);
 731         return kms->funcs->irq(kms);
 732 }
 733
 734 static void msm_irq_preinstall(struct drm_device *dev)
 735 {
 736         struct msm_drm_private *priv = dev->dev_private;
 737         struct msm_kms *kms = priv->kms;
 738         BUG_ON(!kms);
 739         kms->funcs->irq_preinstall(kms);
 740 }
 741
 742 static int msm_irq_postinstall(struct drm_device *dev)
 743 {
 744         struct msm_drm_private *priv = dev->dev_private;
 745         struct msm_kms *kms = priv->kms;
 746         BUG_ON(!kms);
 747         return kms->funcs->irq_postinstall(kms);
 748 }
 749
 750 static void msm_irq_uninstall(struct drm_device *dev)
 751 {
 752         struct msm_drm_private *priv = dev->dev_private;
 753         struct msm_kms *kms = priv->kms;
 754         BUG_ON(!kms);
 755         kms->funcs->irq_uninstall(kms);
 756 }
 757
 758 static int msm_enable_vblank(struct drm_device *dev, unsigned int pipe)
 759 {
 760         struct msm_drm_private *priv = dev->dev_private;
 761         struct msm_kms *kms = priv->kms;
 762         if (!kms)
 763                 return -ENXIO;
 764         DBG("dev=%p, crtc=%u", dev, pipe);
 765         return vblank_ctrl_queue_work(priv, pipe, true);
 766 }
 767
 768 static void msm_disable_vblank(struct drm_device *dev, unsigned int pipe)
 769 {
 770         struct msm_drm_private *priv = dev->dev_private;
 771         struct msm_kms *kms = priv->kms;
 772         if (!kms)
 773                 return;
 774         DBG("dev=%p, crtc=%u", dev, pipe);
 775         vblank_ctrl_queue_work(priv, pipe, false);
 776 }
 777
 778 /*
 779  * DRM ioctls:
 780  */
 781
 782 static int msm_ioctl_get_param(struct drm_device *dev, void *data,
 783                 struct drm_file *file)
 784 {
 785         struct msm_drm_private *priv = dev->dev_private;
 786         struct drm_msm_param *args = data;
 787         struct msm_gpu *gpu;
 788
 789         /* for now, we just have 3d pipe.. eventually this would need to
 790          * be more clever to dispatch to appropriate gpu module:
 791          */
 792         if (args->pipe != MSM_PIPE_3D0)
 793                 return -EINVAL;
 794
 795         gpu = priv->gpu;
 796
 797         if (!gpu)
 798                 return -ENXIO;
 799
 800         return gpu->funcs->get_param(gpu, args->param, &args->value);
 801 }
 802
 803 static int msm_ioctl_gem_new(struct drm_device *dev, void *data,
 804                 struct drm_file *file)
 805 {
 806         struct drm_msm_gem_new *args = data;
 807
 808         if (args->flags & ~MSM_BO_FLAGS) {
 809                 DRM_ERROR("invalid flags: %08x\n", args->flags);
 810                 return -EINVAL;
 811         }
 812
 813         return msm_gem_new_handle(dev, file, args->size,
 814                         args->flags, &args->handle, NULL);
 815 }
 816
 817 static inline ktime_t to_ktime(struct drm_msm_timespec timeout)
 818 {
 819         return ktime_set(timeout.tv_sec, timeout.tv_nsec);
 820 }
 821
 822 static int msm_ioctl_gem_cpu_prep(struct drm_device *dev, void *data,
 823                 struct drm_file *file)
 824 {
 825         struct drm_msm_gem_cpu_prep *args = data;
 826         struct drm_gem_object *obj;
 827         ktime_t timeout = to_ktime(args->timeout);
 828         int ret;
 829
 830         if (args->op & ~MSM_PREP_FLAGS) {
 831                 DRM_ERROR("invalid op: %08x\n", args->op);
 832                 return -EINVAL;
 833         }
 834
 835         obj = drm_gem_object_lookup(file, args->handle);
 836         if (!obj)
 837                 return -ENOENT;
 838
 839         ret = msm_gem_cpu_prep(obj, args->op, &timeout);
 840
 841         drm_gem_object_put_unlocked(obj);
 842
 843         return ret;
 844 }
 845
 846 static int msm_ioctl_gem_cpu_fini(struct drm_device *dev, void *data,
 847                 struct drm_file *file)
 848 {
 849         struct drm_msm_gem_cpu_fini *args = data;
 850         struct drm_gem_object *obj;
 851         int ret;
 852
 853         obj = drm_gem_object_lookup(file, args->handle);
 854         if (!obj)
 855                 return -ENOENT;
 856
 857         ret = msm_gem_cpu_fini(obj);
 858
 859         drm_gem_object_put_unlocked(obj);
 860
 861         return ret;
 862 }
 863
 864 static int msm_ioctl_gem_info_iova(struct drm_device *dev,
 865                 struct drm_gem_object *obj, uint64_t *iova)
 866 {
 867         struct msm_drm_private *priv = dev->dev_private;
 868
 869         if (!priv->gpu)
 870                 return -EINVAL;
 871
 872         /*
 873          * Don't pin the memory here - just get an address so that userspace can
 874          * be productive
 875          */
 876         return msm_gem_get_iova(obj, priv->gpu->aspace, iova);
 877 }
 878
 879 static int msm_ioctl_gem_info(struct drm_device *dev, void *data,
 880                 struct drm_file *file)
 881 {
 882         struct drm_msm_gem_info *args = data;
 883         struct drm_gem_object *obj;
 884         struct msm_gem_object *msm_obj;
 885         int i, ret = 0;
 886
 887         if (args->pad)
 888                 return -EINVAL;
 889
 890         switch (args->info) {
 891         case MSM_INFO_GET_OFFSET:
 892         case MSM_INFO_GET_IOVA:
 893                 /* value returned as immediate, not pointer, so len==0: */
 894                 if (args->len)
 895                         return -EINVAL;
 896                 break;
 897         case MSM_INFO_SET_NAME:
 898         case MSM_INFO_GET_NAME:
 899                 break;
 900         default:
 901                 return -EINVAL;
 902         }
 903
 904         obj = drm_gem_object_lookup(file, args->handle);
 905         if (!obj)
 906                 return -ENOENT;
 907
 908         msm_obj = to_msm_bo(obj);
 909
 910         switch (args->info) {
 911         case MSM_INFO_GET_OFFSET:
 912                 args->value = msm_gem_mmap_offset(obj);
 913                 break;
 914         case MSM_INFO_GET_IOVA:
 915                 ret = msm_ioctl_gem_info_iova(dev, obj, &args->value);
 916                 break;
 917         case MSM_INFO_SET_NAME:
 918                 /* length check should leave room for terminating null: */
 919                 if (args->len >= sizeof(msm_obj->name)) {
 920                         ret = -EINVAL;
 921                         break;
 922                 }
 923                 ret = copy_from_user(msm_obj->name,
 924                         u64_to_user_ptr(args->value), args->len);
 925                 msm_obj->name[args->len] = '\0';
 926                 for (i = 0; i < args->len; i++) {
 927                         if (!isprint(msm_obj->name[i])) {
 928                                 msm_obj->name[i] = '\0';
 929                                 break;
 930                         }
 931                 }
 932                 break;
 933         case MSM_INFO_GET_NAME:
 934                 if (args->value && (args->len < strlen(msm_obj->name))) {
 935                         ret = -EINVAL;
 936                         break;
 937                 }
 938                 args->len = strlen(msm_obj->name);
 939                 if (args->value) {
 940                         ret = copy_to_user(u64_to_user_ptr(args->value),
 941                                         msm_obj->name, args->len);
 942                 }
 943                 break;
 944         }
 945
 946         drm_gem_object_put_unlocked(obj);
 947
 948         return ret;
 949 }
 950
 951 static int msm_ioctl_wait_fence(struct drm_device *dev, void *data,
 952                 struct drm_file *file)
 953 {
 954         struct msm_drm_private *priv = dev->dev_private;
 955         struct drm_msm_wait_fence *args = data;
 956         ktime_t timeout = to_ktime(args->timeout);
 957         struct msm_gpu_submitqueue *queue;
 958         struct msm_gpu *gpu = priv->gpu;
 959         int ret;
 960
 961         if (args->pad) {
 962                 DRM_ERROR("invalid pad: %08x\n", args->pad);
 963                 return -EINVAL;
 964         }
 965
 966         if (!gpu)
 967                 return 0;
 968
 969         queue = msm_submitqueue_get(file->driver_priv, args->queueid);
 970         if (!queue)
 971                 return -ENOENT;
 972
 973         ret = msm_wait_fence(gpu->rb[queue->prio]->fctx, args->fence, &timeout,
 974                 true);
 975
 976         msm_submitqueue_put(queue);
 977         return ret;
 978 }
 979
 980 static int msm_ioctl_gem_madvise(struct drm_device *dev, void *data,
 981                 struct drm_file *file)
 982 {
 983         struct drm_msm_gem_madvise *args = data;
 984         struct drm_gem_object *obj;
 985         int ret;
 986
 987         switch (args->madv) {
 988         case MSM_MADV_DONTNEED:
 989         case MSM_MADV_WILLNEED:
 990                 break;
 991         default:
 992                 return -EINVAL;
 993         }
 994
 995         ret = mutex_lock_interruptible(&dev->struct_mutex);
 996         if (ret)
 997                 return ret;
 998
 999         obj = drm_gem_object_lookup(file, args->handle);
1000         if (!obj) {
1001                 ret = -ENOENT;
1002                 goto unlock;
1003         }
1004
1005         ret = msm_gem_madvise(obj, args->madv);
1006         if (ret >= 0) {
1007                 args->retained = ret;
1008                 ret = 0;
1009         }
1010
1011         drm_gem_object_put(obj);
1012
1013 unlock:
1014         mutex_unlock(&dev->struct_mutex);
1015         return ret;
1016 }
1017
1018
1019 static int msm_ioctl_submitqueue_new(struct drm_device *dev, void *data,
1020                 struct drm_file *file)
1021 {
1022         struct drm_msm_submitqueue *args = data;
1023
1024         if (args->flags & ~MSM_SUBMITQUEUE_FLAGS)
1025                 return -EINVAL;
1026
1027         return msm_submitqueue_create(dev, file->driver_priv, args->prio,
1028                 args->flags, &args->id);
1029 }
1030
1031
1032 static int msm_ioctl_submitqueue_close(struct drm_device *dev, void *data,
1033                 struct drm_file *file)
1034 {
1035         u32 id = *(u32 *) data;
1036
1037         return msm_submitqueue_remove(file->driver_priv, id);
1038 }
1039
1040 static const struct drm_ioctl_desc msm_ioctls[] = {
1041         DRM_IOCTL_DEF_DRV(MSM_GET_PARAM,    msm_ioctl_get_param,    DRM_AUTH|DRM_RENDER_ALLOW),
1042         DRM_IOCTL_DEF_DRV(MSM_GEM_NEW,      msm_ioctl_gem_new,      DRM_AUTH|DRM_RENDER_ALLOW),
1043         DRM_IOCTL_DEF_DRV(MSM_GEM_INFO,     msm_ioctl_gem_info,     DRM_AUTH|DRM_RENDER_ALLOW),
1044         DRM_IOCTL_DEF_DRV(MSM_GEM_CPU_PREP, msm_ioctl_gem_cpu_prep, DRM_AUTH|DRM_RENDER_ALLOW),
1045         DRM_IOCTL_DEF_DRV(MSM_GEM_CPU_FINI, msm_ioctl_gem_cpu_fini, DRM_AUTH|DRM_RENDER_ALLOW),
1046         DRM_IOCTL_DEF_DRV(MSM_GEM_SUBMIT,   msm_ioctl_gem_submit,   DRM_AUTH|DRM_RENDER_ALLOW),
1047         DRM_IOCTL_DEF_DRV(MSM_WAIT_FENCE,   msm_ioctl_wait_fence,   DRM_AUTH|DRM_RENDER_ALLOW),
1048         DRM_IOCTL_DEF_DRV(MSM_GEM_MADVISE,  msm_ioctl_gem_madvise,  DRM_AUTH|DRM_RENDER_ALLOW),
1049         DRM_IOCTL_DEF_DRV(MSM_SUBMITQUEUE_NEW,   msm_ioctl_submitqueue_new,   DRM_AUTH|DRM_RENDER_ALLOW),
1050         DRM_IOCTL_DEF_DRV(MSM_SUBMITQUEUE_CLOSE, msm_ioctl_submitqueue_close, DRM_AUTH|DRM_RENDER_ALLOW),
1051 };
1052
1053 static const struct vm_operations_struct vm_ops = {
1054         .fault = msm_gem_fault,
1055         .open = drm_gem_vm_open,
1056         .close = drm_gem_vm_close,
1057 };
1058
1059 static const struct file_operations fops = {
1060         .owner              = THIS_MODULE,
1061         .open               = drm_open,
1062         .release            = drm_release,
1063         .unlocked_ioctl     = drm_ioctl,
1064         .compat_ioctl       = drm_compat_ioctl,
1065         .poll               = drm_poll,
1066         .read               = drm_read,
1067         .llseek             = no_llseek,
1068         .mmap               = msm_gem_mmap,
1069 };
1070
1071 static struct drm_driver msm_driver = {
1072         .driver_features    = DRIVER_HAVE_IRQ |
1073                                 DRIVER_GEM |
1074                                 DRIVER_PRIME |
1075                                 DRIVER_RENDER |
1076                                 DRIVER_ATOMIC |
1077                                 DRIVER_MODESET,
1078         .open               = msm_open,
1079         .postclose           = msm_postclose,
1080         .lastclose          = drm_fb_helper_lastclose,
1081         .irq_handler        = msm_irq,
1082         .irq_preinstall     = msm_irq_preinstall,
1083         .irq_postinstall    = msm_irq_postinstall,
1084         .irq_uninstall      = msm_irq_uninstall,
1085         .enable_vblank      = msm_enable_vblank,
1086         .disable_vblank     = msm_disable_vblank,
1087         .gem_free_object    = msm_gem_free_object,
1088         .gem_vm_ops         = &vm_ops,
1089         .dumb_create        = msm_gem_dumb_create,
1090         .dumb_map_offset    = msm_gem_dumb_map_offset,
1091         .prime_handle_to_fd = drm_gem_prime_handle_to_fd,
1092         .prime_fd_to_handle = drm_gem_prime_fd_to_handle,
1093         .gem_prime_export   = drm_gem_prime_export,
1094         .gem_prime_import   = drm_gem_prime_import,
1095         .gem_prime_res_obj  = msm_gem_prime_res_obj,
1096         .gem_prime_pin      = msm_gem_prime_pin,
1097         .gem_prime_unpin    = msm_gem_prime_unpin,
1098         .gem_prime_get_sg_table = msm_gem_prime_get_sg_table,
1099         .gem_prime_import_sg_table = msm_gem_prime_import_sg_table,
1100         .gem_prime_vmap     = msm_gem_prime_vmap,
1101         .gem_prime_vunmap   = msm_gem_prime_vunmap,
1102         .gem_prime_mmap     = msm_gem_prime_mmap,
1103 #ifdef CONFIG_DEBUG_FS
1104         .debugfs_init       = msm_debugfs_init,
1105 #endif
1106         .ioctls             = msm_ioctls,
1107         .num_ioctls         = ARRAY_SIZE(msm_ioctls),
1108         .fops               = &fops,
1109         .name               = "msm",
1110         .desc               = "MSM Snapdragon DRM",
1111         .date               = "20130625",
1112         .major              = MSM_VERSION_MAJOR,
1113         .minor              = MSM_VERSION_MINOR,
1114         .patchlevel         = MSM_VERSION_PATCHLEVEL,
1115 };
1116
1117 #ifdef CONFIG_PM_SLEEP
1118 static int msm_pm_suspend(struct device *dev)
1119 {
1120         struct drm_device *ddev = dev_get_drvdata(dev);
1121         struct msm_drm_private *priv = ddev->dev_private;
1122
1123         if (WARN_ON(priv->pm_state))
1124                 drm_atomic_state_put(priv->pm_state);
1125
1126         priv->pm_state = drm_atomic_helper_suspend(ddev);
1127         if (IS_ERR(priv->pm_state)) {
1128                 int ret = PTR_ERR(priv->pm_state);
1129                 DRM_ERROR("Failed to suspend dpu, %d\n", ret);
1130                 return ret;
1131         }
1132
1133         return 0;
1134 }
1135
1136 static int msm_pm_resume(struct device *dev)
1137 {
1138         struct drm_device *ddev = dev_get_drvdata(dev);
1139         struct msm_drm_private *priv = ddev->dev_private;
1140         int ret;
1141
1142         if (WARN_ON(!priv->pm_state))
1143                 return -ENOENT;
1144
1145         ret = drm_atomic_helper_resume(ddev, priv->pm_state);
1146         if (!ret)
1147                 priv->pm_state = NULL;
1148
1149         return ret;
1150 }
1151 #endif
1152
1153 #ifdef CONFIG_PM
1154 static int msm_runtime_suspend(struct device *dev)
1155 {
1156         struct drm_device *ddev = dev_get_drvdata(dev);
1157         struct msm_drm_private *priv = ddev->dev_private;
1158         struct msm_mdss *mdss = priv->mdss;
1159
1160         DBG("");
1161
1162         if (mdss && mdss->funcs)
1163                 return mdss->funcs->disable(mdss);
1164
1165         return 0;
1166 }
1167
1168 static int msm_runtime_resume(struct device *dev)
1169 {
1170         struct drm_device *ddev = dev_get_drvdata(dev);
1171         struct msm_drm_private *priv = ddev->dev_private;
1172         struct msm_mdss *mdss = priv->mdss;
1173
1174         DBG("");
1175
1176         if (mdss && mdss->funcs)
1177                 return mdss->funcs->enable(mdss);
1178
1179         return 0;
1180 }
1181 #endif
1182
1183 static const struct dev_pm_ops msm_pm_ops = {
1184         SET_SYSTEM_SLEEP_PM_OPS(msm_pm_suspend, msm_pm_resume)
1185         SET_RUNTIME_PM_OPS(msm_runtime_suspend, msm_runtime_resume, NULL)
1186 };
1187
1188 /*
1189  * Componentized driver support:
1190  */
1191
1192 /*
1193  * NOTE: duplication of the same code as exynos or imx (or probably any other).
1194  * so probably some room for some helpers
1195  */
1196 static int compare_of(struct device *dev, void *data)
1197 {
1198         return dev->of_node == data;
1199 }
1200
1201 /*
1202  * Identify what components need to be added by parsing what remote-endpoints
1203  * our MDP output ports are connected to. In the case of LVDS on MDP4, there
1204  * is no external component that we need to add since LVDS is within MDP4
1205  * itself.
1206  */
1207 static int add_components_mdp(struct device *mdp_dev,
1208                               struct component_match **matchptr)
1209 {
1210         struct device_node *np = mdp_dev->of_node;
1211         struct device_node *ep_node;
1212         struct device *master_dev;
1213
1214         /*
1215          * on MDP4 based platforms, the MDP platform device is the component
1216          * master that adds other display interface components to itself.
1217          *
1218          * on MDP5 based platforms, the MDSS platform device is the component
1219          * master that adds MDP5 and other display interface components to
1220          * itself.
1221          */
1222         if (of_device_is_compatible(np, "qcom,mdp4"))
1223                 master_dev = mdp_dev;
1224         else
1225                 master_dev = mdp_dev->parent;
1226
1227         for_each_endpoint_of_node(np, ep_node) {
1228                 struct device_node *intf;
1229                 struct of_endpoint ep;
1230                 int ret;
1231
1232                 ret = of_graph_parse_endpoint(ep_node, &ep);
1233                 if (ret) {
1234                         DRM_DEV_ERROR(mdp_dev, "unable to parse port endpoint\n");
1235                         of_node_put(ep_node);
1236                         return ret;
1237                 }
1238
1239                 /*
1240                  * The LCDC/LVDS port on MDP4 is a speacial case where the
1241                  * remote-endpoint isn't a component that we need to add
1242                  */
1243                 if (of_device_is_compatible(np, "qcom,mdp4") &&
1244                     ep.port == 0)
1245                         continue;
1246
1247                 /*
1248                  * It's okay if some of the ports don't have a remote endpoint
1249                  * specified. It just means that the port isn't connected to
1250                  * any external interface.
1251                  */
1252                 intf = of_graph_get_remote_port_parent(ep_node);
1253                 if (!intf)
1254                         continue;
1255
1256                 drm_of_component_match_add(master_dev, matchptr, compare_of,
1257                                            intf);
1258                 of_node_put(intf);
1259         }
1260
1261         return 0;
1262 }
1263
1264 static int compare_name_mdp(struct device *dev, void *data)
1265 {
1266         return (strstr(dev_name(dev), "mdp") != NULL);
1267 }
1268
1269 static int add_display_components(struct device *dev,
1270                                   struct component_match **matchptr)
1271 {
1272         struct device *mdp_dev;
1273         int ret;
1274
1275         /*
1276          * MDP5/DPU based devices don't have a flat hierarchy. There is a top
1277          * level parent: MDSS, and children: MDP5/DPU, DSI, HDMI, eDP etc.
1278          * Populate the children devices, find the MDP5/DPU node, and then add
1279          * the interfaces to our components list.
1280          */
1281         if (of_device_is_compatible(dev->of_node, "qcom,mdss") ||
1282             of_device_is_compatible(dev->of_node, "qcom,sdm845-mdss")) {
1283                 ret = of_platform_populate(dev->of_node, NULL, NULL, dev);
1284                 if (ret) {
1285                         DRM_DEV_ERROR(dev, "failed to populate children devices\n");
1286                         return ret;
1287                 }
1288
1289                 mdp_dev = device_find_child(dev, NULL, compare_name_mdp);
1290                 if (!mdp_dev) {
1291                         DRM_DEV_ERROR(dev, "failed to find MDSS MDP node\n");
1292                         of_platform_depopulate(dev);
1293                         return -ENODEV;
1294                 }
1295
1296                 put_device(mdp_dev);
1297
1298                 /* add the MDP component itself */
1299                 drm_of_component_match_add(dev, matchptr, compare_of,
1300                                            mdp_dev->of_node);
1301         } else {
1302                 /* MDP4 */
1303                 mdp_dev = dev;
1304         }
1305
1306         ret = add_components_mdp(mdp_dev, matchptr);
1307         if (ret)
1308                 of_platform_depopulate(dev);
1309
1310         return ret;
1311 }
1312
1313 /*
1314  * We don't know what's the best binding to link the gpu with the drm device.
1315  * Fow now, we just hunt for all the possible gpus that we support, and add them
1316  * as components.
1317  */
1318 static const struct of_device_id msm_gpu_match[] = {
1319         { .compatible = "qcom,adreno" },
1320         { .compatible = "qcom,adreno-3xx" },
1321         { .compatible = "qcom,kgsl-3d0" },
1322         { },
1323 };
1324
1325 static int add_gpu_components(struct device *dev,
1326                               struct component_match **matchptr)
1327 {
1328         struct device_node *np;
1329
1330         np = of_find_matching_node(NULL, msm_gpu_match);
1331         if (!np)
1332                 return 0;
1333
1334         drm_of_component_match_add(dev, matchptr, compare_of, np);
1335
1336         of_node_put(np);
1337
1338         return 0;
1339 }
1340
1341 static int msm_drm_bind(struct device *dev)
1342 {
1343         return msm_drm_init(dev, &msm_driver);
1344 }
1345
1346 static void msm_drm_unbind(struct device *dev)
1347 {
1348         msm_drm_uninit(dev);
1349 }
1350
1351 static const struct component_master_ops msm_drm_ops = {
1352         .bind = msm_drm_bind,
1353         .unbind = msm_drm_unbind,
1354 };
1355
1356 /*
1357  * Platform driver:
1358  */
1359
1360 static int msm_pdev_probe(struct platform_device *pdev)
1361 {
1362         struct component_match *match = NULL;
1363         int ret;
1364
1365         ret = add_display_components(&pdev->dev, &match);
1366         if (ret)
1367                 return ret;
1368
1369         ret = add_gpu_components(&pdev->dev, &match);
1370         if (ret)
1371                 return ret;
1372
1373         /* on all devices that I am aware of, iommu's which can map
1374          * any address the cpu can see are used:
1375          */
1376         ret = dma_set_mask_and_coherent(&pdev->dev, ~0);
1377         if (ret)
1378                 return ret;
1379
1380         return component_master_add_with_match(&pdev->dev, &msm_drm_ops, match);
1381 }
1382
1383 static int msm_pdev_remove(struct platform_device *pdev)
1384 {
1385         component_master_del(&pdev->dev, &msm_drm_ops);
1386         of_platform_depopulate(&pdev->dev);
1387
1388         return 0;
1389 }
1390
1391 static const struct of_device_id dt_match[] = {
1392         { .compatible = "qcom,mdp4", .data = (void *)KMS_MDP4 },
1393         { .compatible = "qcom,mdss", .data = (void *)KMS_MDP5 },
1394         { .compatible = "qcom,sdm845-mdss", .data = (void *)KMS_DPU },
1395         {}
1396 };
1397 MODULE_DEVICE_TABLE(of, dt_match);
1398
1399 static struct platform_driver msm_platform_driver = {
1400         .probe      = msm_pdev_probe,
1401         .remove     = msm_pdev_remove,
1402         .driver     = {
1403                 .name   = "msm",
1404                 .of_match_table = dt_match,
1405                 .pm     = &msm_pm_ops,
1406         },
1407 };
1408
1409 static int __init msm_drm_register(void)
1410 {
1411         if (!modeset)
1412                 return -EINVAL;
1413
1414         DBG("init");
1415         msm_mdp_register();
1416         msm_dpu_register();
1417         msm_dsi_register();
1418         msm_edp_register();
1419         msm_hdmi_register();
1420         adreno_register();
1421         return platform_driver_register(&msm_platform_driver);
1422 }
1423
1424 static void __exit msm_drm_unregister(void)
1425 {
1426         DBG("fini");
1427         platform_driver_unregister(&msm_platform_driver);
1428         msm_hdmi_unregister();
1429         adreno_unregister();
1430         msm_edp_unregister();
1431         msm_dsi_unregister();
1432         msm_mdp_unregister();
1433         msm_dpu_unregister();
1434 }
1435
1436 module_init(msm_drm_register);
1437 module_exit(msm_drm_unregister);
1438
1439 MODULE_AUTHOR("Rob Clark <robdclark@gmail.com");
1440 MODULE_DESCRIPTION("MSM DRM Driver");
1441 MODULE_LICENSE("GPL");