drivers/gpu/drm/panel/panel-simple.c

   1 /*
   2  * Copyright (C) 2013, NVIDIA Corporation.  All rights reserved.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sub license,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the
  12  * next paragraph) shall be included in all copies or substantial portions
  13  * of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  21  * DEALINGS IN THE SOFTWARE.
  22  */
  23
  24 #include <linux/delay.h>
  25 #include <linux/gpio/consumer.h>
  26 #include <linux/module.h>
  27 #include <linux/of_platform.h>
  28 #include <linux/platform_device.h>
  29 #include <linux/regulator/consumer.h>
  30
  31 #include <video/display_timing.h>
  32 #include <video/of_display_timing.h>
  33 #include <video/videomode.h>
  34
  35 #include <drm/drm_crtc.h>
  36 #include <drm/drm_device.h>
  37 #include <drm/drm_mipi_dsi.h>
  38 #include <drm/drm_panel.h>
  39
  40 /**
  41  * @modes: Pointer to array of fixed modes appropriate for this panel.  If
  42  *         only one mode then this can just be the address of this the mode.
  43  *         NOTE: cannot be used with "timings" and also if this is specified
  44  *         then you cannot override the mode in the device tree.
  45  * @num_modes: Number of elements in modes array.
  46  * @timings: Pointer to array of display timings.  NOTE: cannot be used with
  47  *           "modes" and also these will be used to validate a device tree
  48  *           override if one is present.
  49  * @num_timings: Number of elements in timings array.
  50  * @bpc: Bits per color.
  51  * @size: Structure containing the physical size of this panel.
  52  * @delay: Structure containing various delay values for this panel.
  53  * @bus_format: See MEDIA_BUS_FMT_... defines.
  54  * @bus_flags: See DRM_BUS_FLAG_... defines.
  55  */
  56 struct panel_desc {
  57         const struct drm_display_mode *modes;
  58         unsigned int num_modes;
  59         const struct display_timing *timings;
  60         unsigned int num_timings;
  61
  62         unsigned int bpc;
  63
  64         /**
  65          * @width: width (in millimeters) of the panel's active display area
  66          * @height: height (in millimeters) of the panel's active display area
  67          */
  68         struct {
  69                 unsigned int width;
  70                 unsigned int height;
  71         } size;
  72
  73         /**
  74          * @prepare: the time (in milliseconds) that it takes for the panel to
  75          *           become ready and start receiving video data
  76          * @hpd_absent_delay: Add this to the prepare delay if we know Hot
  77          *                    Plug Detect isn't used.
  78          * @enable: the time (in milliseconds) that it takes for the panel to
  79          *          display the first valid frame after starting to receive
  80          *          video data
  81          * @disable: the time (in milliseconds) that it takes for the panel to
  82          *           turn the display off (no content is visible)
  83          * @unprepare: the time (in milliseconds) that it takes for the panel
  84          *             to power itself down completely
  85          */
  86         struct {
  87                 unsigned int prepare;
  88                 unsigned int hpd_absent_delay;
  89                 unsigned int enable;
  90                 unsigned int disable;
  91                 unsigned int unprepare;
  92         } delay;
  93
  94         u32 bus_format;
  95         u32 bus_flags;
  96         int connector_type;
  97 };
  98
  99 struct panel_simple {
 100         struct drm_panel base;
 101         bool prepared;
 102         bool enabled;
 103         bool no_hpd;
 104
 105         const struct panel_desc *desc;
 106
 107         struct regulator *supply;
 108         struct i2c_adapter *ddc;
 109
 110         struct gpio_desc *enable_gpio;
 111
 112         struct drm_display_mode override_mode;
 113 };
 114
 115 static inline struct panel_simple *to_panel_simple(struct drm_panel *panel)
 116 {
 117         return container_of(panel, struct panel_simple, base);
 118 }
 119
 120 static unsigned int panel_simple_get_timings_modes(struct panel_simple *panel,
 121                                                    struct drm_connector *connector)
 122 {
 123         struct drm_display_mode *mode;
 124         unsigned int i, num = 0;
 125
 126         for (i = 0; i < panel->desc->num_timings; i++) {
 127                 const struct display_timing *dt = &panel->desc->timings[i];
 128                 struct videomode vm;
 129
 130                 videomode_from_timing(dt, &vm);
 131                 mode = drm_mode_create(connector->dev);
 132                 if (!mode) {
 133                         dev_err(panel->base.dev, "failed to add mode %ux%u\n",
 134                                 dt->hactive.typ, dt->vactive.typ);
 135                         continue;
 136                 }
 137
 138                 drm_display_mode_from_videomode(&vm, mode);
 139
 140                 mode->type |= DRM_MODE_TYPE_DRIVER;
 141
 142                 if (panel->desc->num_timings == 1)
 143                         mode->type |= DRM_MODE_TYPE_PREFERRED;
 144
 145                 drm_mode_probed_add(connector, mode);
 146                 num++;
 147         }
 148
 149         return num;
 150 }
 151
 152 static unsigned int panel_simple_get_display_modes(struct panel_simple *panel,
 153                                                    struct drm_connector *connector)
 154 {
 155         struct drm_display_mode *mode;
 156         unsigned int i, num = 0;
 157
 158         for (i = 0; i < panel->desc->num_modes; i++) {
 159                 const struct drm_display_mode *m = &panel->desc->modes[i];
 160
 161                 mode = drm_mode_duplicate(connector->dev, m);
 162                 if (!mode) {
 163                         dev_err(panel->base.dev, "failed to add mode %ux%u@%u\n",
 164                                 m->hdisplay, m->vdisplay, m->vrefresh);
 165                         continue;
 166                 }
 167
 168                 mode->type |= DRM_MODE_TYPE_DRIVER;
 169
 170                 if (panel->desc->num_modes == 1)
 171                         mode->type |= DRM_MODE_TYPE_PREFERRED;
 172
 173                 drm_mode_set_name(mode);
 174
 175                 drm_mode_probed_add(connector, mode);
 176                 num++;
 177         }
 178
 179         return num;
 180 }
 181
 182 static int panel_simple_get_non_edid_modes(struct panel_simple *panel,
 183                                            struct drm_connector *connector)
 184 {
 185         struct drm_display_mode *mode;
 186         bool has_override = panel->override_mode.type;
 187         unsigned int num = 0;
 188
 189         if (!panel->desc)
 190                 return 0;
 191
 192         if (has_override) {
 193                 mode = drm_mode_duplicate(connector->dev,
 194                                           &panel->override_mode);
 195                 if (mode) {
 196                         drm_mode_probed_add(connector, mode);
 197                         num = 1;
 198                 } else {
 199                         dev_err(panel->base.dev, "failed to add override mode\n");
 200                 }
 201         }
 202
 203         /* Only add timings if override was not there or failed to validate */
 204         if (num == 0 && panel->desc->num_timings)
 205                 num = panel_simple_get_timings_modes(panel, connector);
 206
 207         /*
 208          * Only add fixed modes if timings/override added no mode.
 209          *
 210          * We should only ever have either the display timings specified
 211          * or a fixed mode. Anything else is rather bogus.
 212          */
 213         WARN_ON(panel->desc->num_timings && panel->desc->num_modes);
 214         if (num == 0)
 215                 num = panel_simple_get_display_modes(panel, connector);
 216
 217         connector->display_info.bpc = panel->desc->bpc;
 218         connector->display_info.width_mm = panel->desc->size.width;
 219         connector->display_info.height_mm = panel->desc->size.height;
 220         if (panel->desc->bus_format)
 221                 drm_display_info_set_bus_formats(&connector->display_info,
 222                                                  &panel->desc->bus_format, 1);
 223         connector->display_info.bus_flags = panel->desc->bus_flags;
 224
 225         return num;
 226 }
 227
 228 static int panel_simple_disable(struct drm_panel *panel)
 229 {
 230         struct panel_simple *p = to_panel_simple(panel);
 231
 232         if (!p->enabled)
 233                 return 0;
 234
 235         if (p->desc->delay.disable)
 236                 msleep(p->desc->delay.disable);
 237
 238         p->enabled = false;
 239
 240         return 0;
 241 }
 242
 243 static int panel_simple_unprepare(struct drm_panel *panel)
 244 {
 245         struct panel_simple *p = to_panel_simple(panel);
 246
 247         if (!p->prepared)
 248                 return 0;
 249
 250         gpiod_set_value_cansleep(p->enable_gpio, 0);
 251
 252         regulator_disable(p->supply);
 253
 254         if (p->desc->delay.unprepare)
 255                 msleep(p->desc->delay.unprepare);
 256
 257         p->prepared = false;
 258
 259         return 0;
 260 }
 261
 262 static int panel_simple_prepare(struct drm_panel *panel)
 263 {
 264         struct panel_simple *p = to_panel_simple(panel);
 265         unsigned int delay;
 266         int err;
 267
 268         if (p->prepared)
 269                 return 0;
 270
 271         err = regulator_enable(p->supply);
 272         if (err < 0) {
 273                 dev_err(panel->dev, "failed to enable supply: %d\n", err);
 274                 return err;
 275         }
 276
 277         gpiod_set_value_cansleep(p->enable_gpio, 1);
 278
 279         delay = p->desc->delay.prepare;
 280         if (p->no_hpd)
 281                 delay += p->desc->delay.hpd_absent_delay;
 282         if (delay)
 283                 msleep(delay);
 284
 285         p->prepared = true;
 286
 287         return 0;
 288 }
 289
 290 static int panel_simple_enable(struct drm_panel *panel)
 291 {
 292         struct panel_simple *p = to_panel_simple(panel);
 293
 294         if (p->enabled)
 295                 return 0;
 296
 297         if (p->desc->delay.enable)
 298                 msleep(p->desc->delay.enable);
 299
 300         p->enabled = true;
 301
 302         return 0;
 303 }
 304
 305 static int panel_simple_get_modes(struct drm_panel *panel,
 306                                   struct drm_connector *connector)
 307 {
 308         struct panel_simple *p = to_panel_simple(panel);
 309         int num = 0;
 310
 311         /* probe EDID if a DDC bus is available */
 312         if (p->ddc) {
 313                 struct edid *edid = drm_get_edid(connector, p->ddc);
 314
 315                 drm_connector_update_edid_property(connector, edid);
 316                 if (edid) {
 317                         num += drm_add_edid_modes(connector, edid);
 318                         kfree(edid);
 319                 }
 320         }
 321
 322         /* add hard-coded panel modes */
 323         num += panel_simple_get_non_edid_modes(p, connector);
 324
 325         return num;
 326 }
 327
 328 static int panel_simple_get_timings(struct drm_panel *panel,
 329                                     unsigned int num_timings,
 330                                     struct display_timing *timings)
 331 {
 332         struct panel_simple *p = to_panel_simple(panel);
 333         unsigned int i;
 334
 335         if (p->desc->num_timings < num_timings)
 336                 num_timings = p->desc->num_timings;
 337
 338         if (timings)
 339                 for (i = 0; i < num_timings; i++)
 340                         timings[i] = p->desc->timings[i];
 341
 342         return p->desc->num_timings;
 343 }
 344
 345 static const struct drm_panel_funcs panel_simple_funcs = {
 346         .disable = panel_simple_disable,
 347         .unprepare = panel_simple_unprepare,
 348         .prepare = panel_simple_prepare,
 349         .enable = panel_simple_enable,
 350         .get_modes = panel_simple_get_modes,
 351         .get_timings = panel_simple_get_timings,
 352 };
 353
 354 #define PANEL_SIMPLE_BOUNDS_CHECK(to_check, bounds, field) \
 355         (to_check->field.typ >= bounds->field.min && \
 356          to_check->field.typ <= bounds->field.max)
 357 static void panel_simple_parse_panel_timing_node(struct device *dev,
 358                                                  struct panel_simple *panel,
 359                                                  const struct display_timing *ot)
 360 {
 361         const struct panel_desc *desc = panel->desc;
 362         struct videomode vm;
 363         unsigned int i;
 364
 365         if (WARN_ON(desc->num_modes)) {
 366                 dev_err(dev, "Reject override mode: panel has a fixed mode\n");
 367                 return;
 368         }
 369         if (WARN_ON(!desc->num_timings)) {
 370                 dev_err(dev, "Reject override mode: no timings specified\n");
 371                 return;
 372         }
 373
 374         for (i = 0; i < panel->desc->num_timings; i++) {
 375                 const struct display_timing *dt = &panel->desc->timings[i];
 376
 377                 if (!PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hactive) ||
 378                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hfront_porch) ||
 379                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hback_porch) ||
 380                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hsync_len) ||
 381                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vactive) ||
 382                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vfront_porch) ||
 383                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vback_porch) ||
 384                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vsync_len))
 385                         continue;
 386
 387                 if (ot->flags != dt->flags)
 388                         continue;
 389
 390                 videomode_from_timing(ot, &vm);
 391                 drm_display_mode_from_videomode(&vm, &panel->override_mode);
 392                 panel->override_mode.type |= DRM_MODE_TYPE_DRIVER |
 393                                              DRM_MODE_TYPE_PREFERRED;
 394                 break;
 395         }
 396
 397         if (WARN_ON(!panel->override_mode.type))
 398                 dev_err(dev, "Reject override mode: No display_timing found\n");
 399 }
 400
 401 static int panel_simple_probe(struct device *dev, const struct panel_desc *desc)
 402 {
 403         struct panel_simple *panel;
 404         struct display_timing dt;
 405         struct device_node *ddc;
 406         int err;
 407
 408         panel = devm_kzalloc(dev, sizeof(*panel), GFP_KERNEL);
 409         if (!panel)
 410                 return -ENOMEM;
 411
 412         panel->enabled = false;
 413         panel->prepared = false;
 414         panel->desc = desc;
 415
 416         panel->no_hpd = of_property_read_bool(dev->of_node, "no-hpd");
 417
 418         panel->supply = devm_regulator_get(dev, "power");
 419         if (IS_ERR(panel->supply))
 420                 return PTR_ERR(panel->supply);
 421
 422         panel->enable_gpio = devm_gpiod_get_optional(dev, "enable",
 423                                                      GPIOD_OUT_LOW);
 424         if (IS_ERR(panel->enable_gpio)) {
 425                 err = PTR_ERR(panel->enable_gpio);
 426                 if (err != -EPROBE_DEFER)
 427                         dev_err(dev, "failed to request GPIO: %d\n", err);
 428                 return err;
 429         }
 430
 431         ddc = of_parse_phandle(dev->of_node, "ddc-i2c-bus", 0);
 432         if (ddc) {
 433                 panel->ddc = of_find_i2c_adapter_by_node(ddc);
 434                 of_node_put(ddc);
 435
 436                 if (!panel->ddc)
 437                         return -EPROBE_DEFER;
 438         }
 439
 440         if (!of_get_display_timing(dev->of_node, "panel-timing", &dt))
 441                 panel_simple_parse_panel_timing_node(dev, panel, &dt);
 442
 443         drm_panel_init(&panel->base, dev, &panel_simple_funcs,
 444                        desc->connector_type);
 445
 446         err = drm_panel_of_backlight(&panel->base);
 447         if (err)
 448                 goto free_ddc;
 449
 450         err = drm_panel_add(&panel->base);
 451         if (err < 0)
 452                 goto free_ddc;
 453
 454         dev_set_drvdata(dev, panel);
 455
 456         return 0;
 457
 458 free_ddc:
 459         if (panel->ddc)
 460                 put_device(&panel->ddc->dev);
 461
 462         return err;
 463 }
 464
 465 static int panel_simple_remove(struct device *dev)
 466 {
 467         struct panel_simple *panel = dev_get_drvdata(dev);
 468
 469         drm_panel_remove(&panel->base);
 470         drm_panel_disable(&panel->base);
 471         drm_panel_unprepare(&panel->base);
 472
 473         if (panel->ddc)
 474                 put_device(&panel->ddc->dev);
 475
 476         return 0;
 477 }
 478
 479 static void panel_simple_shutdown(struct device *dev)
 480 {
 481         struct panel_simple *panel = dev_get_drvdata(dev);
 482
 483         drm_panel_disable(&panel->base);
 484         drm_panel_unprepare(&panel->base);
 485 }
 486
 487 static const struct drm_display_mode ampire_am_480272h3tmqw_t01h_mode = {
 488         .clock = 9000,
 489         .hdisplay = 480,
 490         .hsync_start = 480 + 2,
 491         .hsync_end = 480 + 2 + 41,
 492         .htotal = 480 + 2 + 41 + 2,
 493         .vdisplay = 272,
 494         .vsync_start = 272 + 2,
 495         .vsync_end = 272 + 2 + 10,
 496         .vtotal = 272 + 2 + 10 + 2,
 497         .vrefresh = 60,
 498         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 499 };
 500
 501 static const struct panel_desc ampire_am_480272h3tmqw_t01h = {
 502         .modes = &ampire_am_480272h3tmqw_t01h_mode,
 503         .num_modes = 1,
 504         .bpc = 8,
 505         .size = {
 506                 .width = 105,
 507                 .height = 67,
 508         },
 509         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 510 };
 511
 512 static const struct drm_display_mode ampire_am800480r3tmqwa1h_mode = {
 513         .clock = 33333,
 514         .hdisplay = 800,
 515         .hsync_start = 800 + 0,
 516         .hsync_end = 800 + 0 + 255,
 517         .htotal = 800 + 0 + 255 + 0,
 518         .vdisplay = 480,
 519         .vsync_start = 480 + 2,
 520         .vsync_end = 480 + 2 + 45,
 521         .vtotal = 480 + 2 + 45 + 0,
 522         .vrefresh = 60,
 523         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 524 };
 525
 526 static const struct panel_desc ampire_am800480r3tmqwa1h = {
 527         .modes = &ampire_am800480r3tmqwa1h_mode,
 528         .num_modes = 1,
 529         .bpc = 6,
 530         .size = {
 531                 .width = 152,
 532                 .height = 91,
 533         },
 534         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 535 };
 536
 537 static const struct display_timing santek_st0700i5y_rbslw_f_timing = {
 538         .pixelclock = { 26400000, 33300000, 46800000 },
 539         .hactive = { 800, 800, 800 },
 540         .hfront_porch = { 16, 210, 354 },
 541         .hback_porch = { 45, 36, 6 },
 542         .hsync_len = { 1, 10, 40 },
 543         .vactive = { 480, 480, 480 },
 544         .vfront_porch = { 7, 22, 147 },
 545         .vback_porch = { 22, 13, 3 },
 546         .vsync_len = { 1, 10, 20 },
 547         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
 548                 DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE
 549 };
 550
 551 static const struct panel_desc armadeus_st0700_adapt = {
 552         .timings = &santek_st0700i5y_rbslw_f_timing,
 553         .num_timings = 1,
 554         .bpc = 6,
 555         .size = {
 556                 .width = 154,
 557                 .height = 86,
 558         },
 559         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 560         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE,
 561 };
 562
 563 static const struct drm_display_mode auo_b101aw03_mode = {
 564         .clock = 51450,
 565         .hdisplay = 1024,
 566         .hsync_start = 1024 + 156,
 567         .hsync_end = 1024 + 156 + 8,
 568         .htotal = 1024 + 156 + 8 + 156,
 569         .vdisplay = 600,
 570         .vsync_start = 600 + 16,
 571         .vsync_end = 600 + 16 + 6,
 572         .vtotal = 600 + 16 + 6 + 16,
 573         .vrefresh = 60,
 574 };
 575
 576 static const struct panel_desc auo_b101aw03 = {
 577         .modes = &auo_b101aw03_mode,
 578         .num_modes = 1,
 579         .bpc = 6,
 580         .size = {
 581                 .width = 223,
 582                 .height = 125,
 583         },
 584 };
 585
 586 static const struct display_timing auo_b101ean01_timing = {
 587         .pixelclock = { 65300000, 72500000, 75000000 },
 588         .hactive = { 1280, 1280, 1280 },
 589         .hfront_porch = { 18, 119, 119 },
 590         .hback_porch = { 21, 21, 21 },
 591         .hsync_len = { 32, 32, 32 },
 592         .vactive = { 800, 800, 800 },
 593         .vfront_porch = { 4, 4, 4 },
 594         .vback_porch = { 8, 8, 8 },
 595         .vsync_len = { 18, 20, 20 },
 596 };
 597
 598 static const struct panel_desc auo_b101ean01 = {
 599         .timings = &auo_b101ean01_timing,
 600         .num_timings = 1,
 601         .bpc = 6,
 602         .size = {
 603                 .width = 217,
 604                 .height = 136,
 605         },
 606 };
 607
 608 static const struct drm_display_mode auo_b101xtn01_mode = {
 609         .clock = 72000,
 610         .hdisplay = 1366,
 611         .hsync_start = 1366 + 20,
 612         .hsync_end = 1366 + 20 + 70,
 613         .htotal = 1366 + 20 + 70,
 614         .vdisplay = 768,
 615         .vsync_start = 768 + 14,
 616         .vsync_end = 768 + 14 + 42,
 617         .vtotal = 768 + 14 + 42,
 618         .vrefresh = 60,
 619         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
 620 };
 621
 622 static const struct panel_desc auo_b101xtn01 = {
 623         .modes = &auo_b101xtn01_mode,
 624         .num_modes = 1,
 625         .bpc = 6,
 626         .size = {
 627                 .width = 223,
 628                 .height = 125,
 629         },
 630 };
 631
 632 static const struct drm_display_mode auo_b116xak01_mode = {
 633         .clock = 69300,
 634         .hdisplay = 1366,
 635         .hsync_start = 1366 + 48,
 636         .hsync_end = 1366 + 48 + 32,
 637         .htotal = 1366 + 48 + 32 + 10,
 638         .vdisplay = 768,
 639         .vsync_start = 768 + 4,
 640         .vsync_end = 768 + 4 + 6,
 641         .vtotal = 768 + 4 + 6 + 15,
 642         .vrefresh = 60,
 643         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
 644 };
 645
 646 static const struct panel_desc auo_b116xak01 = {
 647         .modes = &auo_b116xak01_mode,
 648         .num_modes = 1,
 649         .bpc = 6,
 650         .size = {
 651                 .width = 256,
 652                 .height = 144,
 653         },
 654         .delay = {
 655                 .hpd_absent_delay = 200,
 656         },
 657         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 658         .connector_type = DRM_MODE_CONNECTOR_eDP,
 659 };
 660
 661 static const struct drm_display_mode auo_b116xw03_mode = {
 662         .clock = 70589,
 663         .hdisplay = 1366,
 664         .hsync_start = 1366 + 40,
 665         .hsync_end = 1366 + 40 + 40,
 666         .htotal = 1366 + 40 + 40 + 32,
 667         .vdisplay = 768,
 668         .vsync_start = 768 + 10,
 669         .vsync_end = 768 + 10 + 12,
 670         .vtotal = 768 + 10 + 12 + 6,
 671         .vrefresh = 60,
 672 };
 673
 674 static const struct panel_desc auo_b116xw03 = {
 675         .modes = &auo_b116xw03_mode,
 676         .num_modes = 1,
 677         .bpc = 6,
 678         .size = {
 679                 .width = 256,
 680                 .height = 144,
 681         },
 682 };
 683
 684 static const struct drm_display_mode auo_b133xtn01_mode = {
 685         .clock = 69500,
 686         .hdisplay = 1366,
 687         .hsync_start = 1366 + 48,
 688         .hsync_end = 1366 + 48 + 32,
 689         .htotal = 1366 + 48 + 32 + 20,
 690         .vdisplay = 768,
 691         .vsync_start = 768 + 3,
 692         .vsync_end = 768 + 3 + 6,
 693         .vtotal = 768 + 3 + 6 + 13,
 694         .vrefresh = 60,
 695 };
 696
 697 static const struct panel_desc auo_b133xtn01 = {
 698         .modes = &auo_b133xtn01_mode,
 699         .num_modes = 1,
 700         .bpc = 6,
 701         .size = {
 702                 .width = 293,
 703                 .height = 165,
 704         },
 705 };
 706
 707 static const struct drm_display_mode auo_b133htn01_mode = {
 708         .clock = 150660,
 709         .hdisplay = 1920,
 710         .hsync_start = 1920 + 172,
 711         .hsync_end = 1920 + 172 + 80,
 712         .htotal = 1920 + 172 + 80 + 60,
 713         .vdisplay = 1080,
 714         .vsync_start = 1080 + 25,
 715         .vsync_end = 1080 + 25 + 10,
 716         .vtotal = 1080 + 25 + 10 + 10,
 717         .vrefresh = 60,
 718 };
 719
 720 static const struct panel_desc auo_b133htn01 = {
 721         .modes = &auo_b133htn01_mode,
 722         .num_modes = 1,
 723         .bpc = 6,
 724         .size = {
 725                 .width = 293,
 726                 .height = 165,
 727         },
 728         .delay = {
 729                 .prepare = 105,
 730                 .enable = 20,
 731                 .unprepare = 50,
 732         },
 733 };
 734
 735 static const struct display_timing auo_g070vvn01_timings = {
 736         .pixelclock = { 33300000, 34209000, 45000000 },
 737         .hactive = { 800, 800, 800 },
 738         .hfront_porch = { 20, 40, 200 },
 739         .hback_porch = { 87, 40, 1 },
 740         .hsync_len = { 1, 48, 87 },
 741         .vactive = { 480, 480, 480 },
 742         .vfront_porch = { 5, 13, 200 },
 743         .vback_porch = { 31, 31, 29 },
 744         .vsync_len = { 1, 1, 3 },
 745 };
 746
 747 static const struct panel_desc auo_g070vvn01 = {
 748         .timings = &auo_g070vvn01_timings,
 749         .num_timings = 1,
 750         .bpc = 8,
 751         .size = {
 752                 .width = 152,
 753                 .height = 91,
 754         },
 755         .delay = {
 756                 .prepare = 200,
 757                 .enable = 50,
 758                 .disable = 50,
 759                 .unprepare = 1000,
 760         },
 761 };
 762
 763 static const struct drm_display_mode auo_g101evn010_mode = {
 764         .clock = 68930,
 765         .hdisplay = 1280,
 766         .hsync_start = 1280 + 82,
 767         .hsync_end = 1280 + 82 + 2,
 768         .htotal = 1280 + 82 + 2 + 84,
 769         .vdisplay = 800,
 770         .vsync_start = 800 + 8,
 771         .vsync_end = 800 + 8 + 2,
 772         .vtotal = 800 + 8 + 2 + 6,
 773         .vrefresh = 60,
 774 };
 775
 776 static const struct panel_desc auo_g101evn010 = {
 777         .modes = &auo_g101evn010_mode,
 778         .num_modes = 1,
 779         .bpc = 6,
 780         .size = {
 781                 .width = 216,
 782                 .height = 135,
 783         },
 784         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 785 };
 786
 787 static const struct drm_display_mode auo_g104sn02_mode = {
 788         .clock = 40000,
 789         .hdisplay = 800,
 790         .hsync_start = 800 + 40,
 791         .hsync_end = 800 + 40 + 216,
 792         .htotal = 800 + 40 + 216 + 128,
 793         .vdisplay = 600,
 794         .vsync_start = 600 + 10,
 795         .vsync_end = 600 + 10 + 35,
 796         .vtotal = 600 + 10 + 35 + 2,
 797         .vrefresh = 60,
 798 };
 799
 800 static const struct panel_desc auo_g104sn02 = {
 801         .modes = &auo_g104sn02_mode,
 802         .num_modes = 1,
 803         .bpc = 8,
 804         .size = {
 805                 .width = 211,
 806                 .height = 158,
 807         },
 808 };
 809
 810 static const struct display_timing auo_g133han01_timings = {
 811         .pixelclock = { 134000000, 141200000, 149000000 },
 812         .hactive = { 1920, 1920, 1920 },
 813         .hfront_porch = { 39, 58, 77 },
 814         .hback_porch = { 59, 88, 117 },
 815         .hsync_len = { 28, 42, 56 },
 816         .vactive = { 1080, 1080, 1080 },
 817         .vfront_porch = { 3, 8, 11 },
 818         .vback_porch = { 5, 14, 19 },
 819         .vsync_len = { 4, 14, 19 },
 820 };
 821
 822 static const struct panel_desc auo_g133han01 = {
 823         .timings = &auo_g133han01_timings,
 824         .num_timings = 1,
 825         .bpc = 8,
 826         .size = {
 827                 .width = 293,
 828                 .height = 165,
 829         },
 830         .delay = {
 831                 .prepare = 200,
 832                 .enable = 50,
 833                 .disable = 50,
 834                 .unprepare = 1000,
 835         },
 836         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
 837         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 838 };
 839
 840 static const struct display_timing auo_g185han01_timings = {
 841         .pixelclock = { 120000000, 144000000, 175000000 },
 842         .hactive = { 1920, 1920, 1920 },
 843         .hfront_porch = { 36, 120, 148 },
 844         .hback_porch = { 24, 88, 108 },
 845         .hsync_len = { 20, 48, 64 },
 846         .vactive = { 1080, 1080, 1080 },
 847         .vfront_porch = { 6, 10, 40 },
 848         .vback_porch = { 2, 5, 20 },
 849         .vsync_len = { 2, 5, 20 },
 850 };
 851
 852 static const struct panel_desc auo_g185han01 = {
 853         .timings = &auo_g185han01_timings,
 854         .num_timings = 1,
 855         .bpc = 8,
 856         .size = {
 857                 .width = 409,
 858                 .height = 230,
 859         },
 860         .delay = {
 861                 .prepare = 50,
 862                 .enable = 200,
 863                 .disable = 110,
 864                 .unprepare = 1000,
 865         },
 866         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 867         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 868 };
 869
 870 static const struct display_timing auo_p320hvn03_timings = {
 871         .pixelclock = { 106000000, 148500000, 164000000 },
 872         .hactive = { 1920, 1920, 1920 },
 873         .hfront_porch = { 25, 50, 130 },
 874         .hback_porch = { 25, 50, 130 },
 875         .hsync_len = { 20, 40, 105 },
 876         .vactive = { 1080, 1080, 1080 },
 877         .vfront_porch = { 8, 17, 150 },
 878         .vback_porch = { 8, 17, 150 },
 879         .vsync_len = { 4, 11, 100 },
 880 };
 881
 882 static const struct panel_desc auo_p320hvn03 = {
 883         .timings = &auo_p320hvn03_timings,
 884         .num_timings = 1,
 885         .bpc = 8,
 886         .size = {
 887                 .width = 698,
 888                 .height = 393,
 889         },
 890         .delay = {
 891                 .prepare = 1,
 892                 .enable = 450,
 893                 .unprepare = 500,
 894         },
 895         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 896         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 897 };
 898
 899 static const struct drm_display_mode auo_t215hvn01_mode = {
 900         .clock = 148800,
 901         .hdisplay = 1920,
 902         .hsync_start = 1920 + 88,
 903         .hsync_end = 1920 + 88 + 44,
 904         .htotal = 1920 + 88 + 44 + 148,
 905         .vdisplay = 1080,
 906         .vsync_start = 1080 + 4,
 907         .vsync_end = 1080 + 4 + 5,
 908         .vtotal = 1080 + 4 + 5 + 36,
 909         .vrefresh = 60,
 910 };
 911
 912 static const struct panel_desc auo_t215hvn01 = {
 913         .modes = &auo_t215hvn01_mode,
 914         .num_modes = 1,
 915         .bpc = 8,
 916         .size = {
 917                 .width = 430,
 918                 .height = 270,
 919         },
 920         .delay = {
 921                 .disable = 5,
 922                 .unprepare = 1000,
 923         }
 924 };
 925
 926 static const struct drm_display_mode avic_tm070ddh03_mode = {
 927         .clock = 51200,
 928         .hdisplay = 1024,
 929         .hsync_start = 1024 + 160,
 930         .hsync_end = 1024 + 160 + 4,
 931         .htotal = 1024 + 160 + 4 + 156,
 932         .vdisplay = 600,
 933         .vsync_start = 600 + 17,
 934         .vsync_end = 600 + 17 + 1,
 935         .vtotal = 600 + 17 + 1 + 17,
 936         .vrefresh = 60,
 937 };
 938
 939 static const struct panel_desc avic_tm070ddh03 = {
 940         .modes = &avic_tm070ddh03_mode,
 941         .num_modes = 1,
 942         .bpc = 8,
 943         .size = {
 944                 .width = 154,
 945                 .height = 90,
 946         },
 947         .delay = {
 948                 .prepare = 20,
 949                 .enable = 200,
 950                 .disable = 200,
 951         },
 952 };
 953
 954 static const struct drm_display_mode bananapi_s070wv20_ct16_mode = {
 955         .clock = 30000,
 956         .hdisplay = 800,
 957         .hsync_start = 800 + 40,
 958         .hsync_end = 800 + 40 + 48,
 959         .htotal = 800 + 40 + 48 + 40,
 960         .vdisplay = 480,
 961         .vsync_start = 480 + 13,
 962         .vsync_end = 480 + 13 + 3,
 963         .vtotal = 480 + 13 + 3 + 29,
 964 };
 965
 966 static const struct panel_desc bananapi_s070wv20_ct16 = {
 967         .modes = &bananapi_s070wv20_ct16_mode,
 968         .num_modes = 1,
 969         .bpc = 6,
 970         .size = {
 971                 .width = 154,
 972                 .height = 86,
 973         },
 974 };
 975
 976 static const struct drm_display_mode boe_hv070wsa_mode = {
 977         .clock = 42105,
 978         .hdisplay = 1024,
 979         .hsync_start = 1024 + 30,
 980         .hsync_end = 1024 + 30 + 30,
 981         .htotal = 1024 + 30 + 30 + 30,
 982         .vdisplay = 600,
 983         .vsync_start = 600 + 10,
 984         .vsync_end = 600 + 10 + 10,
 985         .vtotal = 600 + 10 + 10 + 10,
 986         .vrefresh = 60,
 987 };
 988
 989 static const struct panel_desc boe_hv070wsa = {
 990         .modes = &boe_hv070wsa_mode,
 991         .num_modes = 1,
 992         .size = {
 993                 .width = 154,
 994                 .height = 90,
 995         },
 996 };
 997
 998 static const struct drm_display_mode boe_nv101wxmn51_modes[] = {
 999         {
1000                 .clock = 71900,
1001                 .hdisplay = 1280,
1002                 .hsync_start = 1280 + 48,
1003                 .hsync_end = 1280 + 48 + 32,
1004                 .htotal = 1280 + 48 + 32 + 80,
1005                 .vdisplay = 800,
1006                 .vsync_start = 800 + 3,
1007                 .vsync_end = 800 + 3 + 5,
1008                 .vtotal = 800 + 3 + 5 + 24,
1009                 .vrefresh = 60,
1010         },
1011         {
1012                 .clock = 57500,
1013                 .hdisplay = 1280,
1014                 .hsync_start = 1280 + 48,
1015                 .hsync_end = 1280 + 48 + 32,
1016                 .htotal = 1280 + 48 + 32 + 80,
1017                 .vdisplay = 800,
1018                 .vsync_start = 800 + 3,
1019                 .vsync_end = 800 + 3 + 5,
1020                 .vtotal = 800 + 3 + 5 + 24,
1021                 .vrefresh = 48,
1022         },
1023 };
1024
1025 static const struct panel_desc boe_nv101wxmn51 = {
1026         .modes = boe_nv101wxmn51_modes,
1027         .num_modes = ARRAY_SIZE(boe_nv101wxmn51_modes),
1028         .bpc = 8,
1029         .size = {
1030                 .width = 217,
1031                 .height = 136,
1032         },
1033         .delay = {
1034                 .prepare = 210,
1035                 .enable = 50,
1036                 .unprepare = 160,
1037         },
1038 };
1039
1040 static const struct drm_display_mode cdtech_s043wq26h_ct7_mode = {
1041         .clock = 9000,
1042         .hdisplay = 480,
1043         .hsync_start = 480 + 5,
1044         .hsync_end = 480 + 5 + 5,
1045         .htotal = 480 + 5 + 5 + 40,
1046         .vdisplay = 272,
1047         .vsync_start = 272 + 8,
1048         .vsync_end = 272 + 8 + 8,
1049         .vtotal = 272 + 8 + 8 + 8,
1050         .vrefresh = 60,
1051         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1052 };
1053
1054 static const struct panel_desc cdtech_s043wq26h_ct7 = {
1055         .modes = &cdtech_s043wq26h_ct7_mode,
1056         .num_modes = 1,
1057         .bpc = 8,
1058         .size = {
1059                 .width = 95,
1060                 .height = 54,
1061         },
1062         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1063 };
1064
1065 static const struct drm_display_mode cdtech_s070wv95_ct16_mode = {
1066         .clock = 35000,
1067         .hdisplay = 800,
1068         .hsync_start = 800 + 40,
1069         .hsync_end = 800 + 40 + 40,
1070         .htotal = 800 + 40 + 40 + 48,
1071         .vdisplay = 480,
1072         .vsync_start = 480 + 29,
1073         .vsync_end = 480 + 29 + 13,
1074         .vtotal = 480 + 29 + 13 + 3,
1075         .vrefresh = 60,
1076         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1077 };
1078
1079 static const struct panel_desc cdtech_s070wv95_ct16 = {
1080         .modes = &cdtech_s070wv95_ct16_mode,
1081         .num_modes = 1,
1082         .bpc = 8,
1083         .size = {
1084                 .width = 154,
1085                 .height = 85,
1086         },
1087 };
1088
1089 static const struct drm_display_mode chunghwa_claa070wp03xg_mode = {
1090         .clock = 66770,
1091         .hdisplay = 800,
1092         .hsync_start = 800 + 49,
1093         .hsync_end = 800 + 49 + 33,
1094         .htotal = 800 + 49 + 33 + 17,
1095         .vdisplay = 1280,
1096         .vsync_start = 1280 + 1,
1097         .vsync_end = 1280 + 1 + 7,
1098         .vtotal = 1280 + 1 + 7 + 15,
1099         .vrefresh = 60,
1100         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1101 };
1102
1103 static const struct panel_desc chunghwa_claa070wp03xg = {
1104         .modes = &chunghwa_claa070wp03xg_mode,
1105         .num_modes = 1,
1106         .bpc = 6,
1107         .size = {
1108                 .width = 94,
1109                 .height = 150,
1110         },
1111 };
1112
1113 static const struct drm_display_mode chunghwa_claa101wa01a_mode = {
1114         .clock = 72070,
1115         .hdisplay = 1366,
1116         .hsync_start = 1366 + 58,
1117         .hsync_end = 1366 + 58 + 58,
1118         .htotal = 1366 + 58 + 58 + 58,
1119         .vdisplay = 768,
1120         .vsync_start = 768 + 4,
1121         .vsync_end = 768 + 4 + 4,
1122         .vtotal = 768 + 4 + 4 + 4,
1123         .vrefresh = 60,
1124 };
1125
1126 static const struct panel_desc chunghwa_claa101wa01a = {
1127         .modes = &chunghwa_claa101wa01a_mode,
1128         .num_modes = 1,
1129         .bpc = 6,
1130         .size = {
1131                 .width = 220,
1132                 .height = 120,
1133         },
1134 };
1135
1136 static const struct drm_display_mode chunghwa_claa101wb01_mode = {
1137         .clock = 69300,
1138         .hdisplay = 1366,
1139         .hsync_start = 1366 + 48,
1140         .hsync_end = 1366 + 48 + 32,
1141         .htotal = 1366 + 48 + 32 + 20,
1142         .vdisplay = 768,
1143         .vsync_start = 768 + 16,
1144         .vsync_end = 768 + 16 + 8,
1145         .vtotal = 768 + 16 + 8 + 16,
1146         .vrefresh = 60,
1147 };
1148
1149 static const struct panel_desc chunghwa_claa101wb01 = {
1150         .modes = &chunghwa_claa101wb01_mode,
1151         .num_modes = 1,
1152         .bpc = 6,
1153         .size = {
1154                 .width = 223,
1155                 .height = 125,
1156         },
1157 };
1158
1159 static const struct drm_display_mode dataimage_scf0700c48ggu18_mode = {
1160         .clock = 33260,
1161         .hdisplay = 800,
1162         .hsync_start = 800 + 40,
1163         .hsync_end = 800 + 40 + 128,
1164         .htotal = 800 + 40 + 128 + 88,
1165         .vdisplay = 480,
1166         .vsync_start = 480 + 10,
1167         .vsync_end = 480 + 10 + 2,
1168         .vtotal = 480 + 10 + 2 + 33,
1169         .vrefresh = 60,
1170         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1171 };
1172
1173 static const struct panel_desc dataimage_scf0700c48ggu18 = {
1174         .modes = &dataimage_scf0700c48ggu18_mode,
1175         .num_modes = 1,
1176         .bpc = 8,
1177         .size = {
1178                 .width = 152,
1179                 .height = 91,
1180         },
1181         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1182         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1183 };
1184
1185 static const struct display_timing dlc_dlc0700yzg_1_timing = {
1186         .pixelclock = { 45000000, 51200000, 57000000 },
1187         .hactive = { 1024, 1024, 1024 },
1188         .hfront_porch = { 100, 106, 113 },
1189         .hback_porch = { 100, 106, 113 },
1190         .hsync_len = { 100, 108, 114 },
1191         .vactive = { 600, 600, 600 },
1192         .vfront_porch = { 8, 11, 15 },
1193         .vback_porch = { 8, 11, 15 },
1194         .vsync_len = { 9, 13, 15 },
1195         .flags = DISPLAY_FLAGS_DE_HIGH,
1196 };
1197
1198 static const struct panel_desc dlc_dlc0700yzg_1 = {
1199         .timings = &dlc_dlc0700yzg_1_timing,
1200         .num_timings = 1,
1201         .bpc = 6,
1202         .size = {
1203                 .width = 154,
1204                 .height = 86,
1205         },
1206         .delay = {
1207                 .prepare = 30,
1208                 .enable = 200,
1209                 .disable = 200,
1210         },
1211         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1212         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1213 };
1214
1215 static const struct display_timing dlc_dlc1010gig_timing = {
1216         .pixelclock = { 68900000, 71100000, 73400000 },
1217         .hactive = { 1280, 1280, 1280 },
1218         .hfront_porch = { 43, 53, 63 },
1219         .hback_porch = { 43, 53, 63 },
1220         .hsync_len = { 44, 54, 64 },
1221         .vactive = { 800, 800, 800 },
1222         .vfront_porch = { 5, 8, 11 },
1223         .vback_porch = { 5, 8, 11 },
1224         .vsync_len = { 5, 7, 11 },
1225         .flags = DISPLAY_FLAGS_DE_HIGH,
1226 };
1227
1228 static const struct panel_desc dlc_dlc1010gig = {
1229         .timings = &dlc_dlc1010gig_timing,
1230         .num_timings = 1,
1231         .bpc = 8,
1232         .size = {
1233                 .width = 216,
1234                 .height = 135,
1235         },
1236         .delay = {
1237                 .prepare = 60,
1238                 .enable = 150,
1239                 .disable = 100,
1240                 .unprepare = 60,
1241         },
1242         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1243         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1244 };
1245
1246 static const struct drm_display_mode edt_et035012dm6_mode = {
1247         .clock = 6500,
1248         .hdisplay = 320,
1249         .hsync_start = 320 + 20,
1250         .hsync_end = 320 + 20 + 30,
1251         .htotal = 320 + 20 + 68,
1252         .vdisplay = 240,
1253         .vsync_start = 240 + 4,
1254         .vsync_end = 240 + 4 + 4,
1255         .vtotal = 240 + 4 + 4 + 14,
1256         .vrefresh = 60,
1257         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1258 };
1259
1260 static const struct panel_desc edt_et035012dm6 = {
1261         .modes = &edt_et035012dm6_mode,
1262         .num_modes = 1,
1263         .bpc = 8,
1264         .size = {
1265                 .width = 70,
1266                 .height = 52,
1267         },
1268         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1269         .bus_flags = DRM_BUS_FLAG_DE_LOW | DRM_BUS_FLAG_PIXDATA_NEGEDGE,
1270 };
1271
1272 static const struct drm_display_mode edt_etm0430g0dh6_mode = {
1273         .clock = 9000,
1274         .hdisplay = 480,
1275         .hsync_start = 480 + 2,
1276         .hsync_end = 480 + 2 + 41,
1277         .htotal = 480 + 2 + 41 + 2,
1278         .vdisplay = 272,
1279         .vsync_start = 272 + 2,
1280         .vsync_end = 272 + 2 + 10,
1281         .vtotal = 272 + 2 + 10 + 2,
1282         .vrefresh = 60,
1283         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1284 };
1285
1286 static const struct panel_desc edt_etm0430g0dh6 = {
1287         .modes = &edt_etm0430g0dh6_mode,
1288         .num_modes = 1,
1289         .bpc = 6,
1290         .size = {
1291                 .width = 95,
1292                 .height = 54,
1293         },
1294 };
1295
1296 static const struct drm_display_mode edt_et057090dhu_mode = {
1297         .clock = 25175,
1298         .hdisplay = 640,
1299         .hsync_start = 640 + 16,
1300         .hsync_end = 640 + 16 + 30,
1301         .htotal = 640 + 16 + 30 + 114,
1302         .vdisplay = 480,
1303         .vsync_start = 480 + 10,
1304         .vsync_end = 480 + 10 + 3,
1305         .vtotal = 480 + 10 + 3 + 32,
1306         .vrefresh = 60,
1307         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1308 };
1309
1310 static const struct panel_desc edt_et057090dhu = {
1311         .modes = &edt_et057090dhu_mode,
1312         .num_modes = 1,
1313         .bpc = 6,
1314         .size = {
1315                 .width = 115,
1316                 .height = 86,
1317         },
1318         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1319         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1320 };
1321
1322 static const struct drm_display_mode edt_etm0700g0dh6_mode = {
1323         .clock = 33260,
1324         .hdisplay = 800,
1325         .hsync_start = 800 + 40,
1326         .hsync_end = 800 + 40 + 128,
1327         .htotal = 800 + 40 + 128 + 88,
1328         .vdisplay = 480,
1329         .vsync_start = 480 + 10,
1330         .vsync_end = 480 + 10 + 2,
1331         .vtotal = 480 + 10 + 2 + 33,
1332         .vrefresh = 60,
1333         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1334 };
1335
1336 static const struct panel_desc edt_etm0700g0dh6 = {
1337         .modes = &edt_etm0700g0dh6_mode,
1338         .num_modes = 1,
1339         .bpc = 6,
1340         .size = {
1341                 .width = 152,
1342                 .height = 91,
1343         },
1344         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1345         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1346 };
1347
1348 static const struct panel_desc edt_etm0700g0bdh6 = {
1349         .modes = &edt_etm0700g0dh6_mode,
1350         .num_modes = 1,
1351         .bpc = 6,
1352         .size = {
1353                 .width = 152,
1354                 .height = 91,
1355         },
1356         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1357         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1358 };
1359
1360 static const struct display_timing evervision_vgg804821_timing = {
1361         .pixelclock = { 27600000, 33300000, 50000000 },
1362         .hactive = { 800, 800, 800 },
1363         .hfront_porch = { 40, 66, 70 },
1364         .hback_porch = { 40, 67, 70 },
1365         .hsync_len = { 40, 67, 70 },
1366         .vactive = { 480, 480, 480 },
1367         .vfront_porch = { 6, 10, 10 },
1368         .vback_porch = { 7, 11, 11 },
1369         .vsync_len = { 7, 11, 11 },
1370         .flags = DISPLAY_FLAGS_HSYNC_HIGH | DISPLAY_FLAGS_VSYNC_HIGH |
1371                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_NEGEDGE |
1372                  DISPLAY_FLAGS_SYNC_NEGEDGE,
1373 };
1374
1375 static const struct panel_desc evervision_vgg804821 = {
1376         .timings = &evervision_vgg804821_timing,
1377         .num_timings = 1,
1378         .bpc = 8,
1379         .size = {
1380                 .width = 108,
1381                 .height = 64,
1382         },
1383         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1384         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_NEGEDGE,
1385 };
1386
1387 static const struct drm_display_mode foxlink_fl500wvr00_a0t_mode = {
1388         .clock = 32260,
1389         .hdisplay = 800,
1390         .hsync_start = 800 + 168,
1391         .hsync_end = 800 + 168 + 64,
1392         .htotal = 800 + 168 + 64 + 88,
1393         .vdisplay = 480,
1394         .vsync_start = 480 + 37,
1395         .vsync_end = 480 + 37 + 2,
1396         .vtotal = 480 + 37 + 2 + 8,
1397         .vrefresh = 60,
1398 };
1399
1400 static const struct panel_desc foxlink_fl500wvr00_a0t = {
1401         .modes = &foxlink_fl500wvr00_a0t_mode,
1402         .num_modes = 1,
1403         .bpc = 8,
1404         .size = {
1405                 .width = 108,
1406                 .height = 65,
1407         },
1408         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1409 };
1410
1411 static const struct drm_display_mode friendlyarm_hd702e_mode = {
1412         .clock          = 67185,
1413         .hdisplay       = 800,
1414         .hsync_start    = 800 + 20,
1415         .hsync_end      = 800 + 20 + 24,
1416         .htotal         = 800 + 20 + 24 + 20,
1417         .vdisplay       = 1280,
1418         .vsync_start    = 1280 + 4,
1419         .vsync_end      = 1280 + 4 + 8,
1420         .vtotal         = 1280 + 4 + 8 + 4,
1421         .vrefresh       = 60,
1422         .flags          = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1423 };
1424
1425 static const struct panel_desc friendlyarm_hd702e = {
1426         .modes = &friendlyarm_hd702e_mode,
1427         .num_modes = 1,
1428         .size = {
1429                 .width  = 94,
1430                 .height = 151,
1431         },
1432 };
1433
1434 static const struct drm_display_mode giantplus_gpg482739qs5_mode = {
1435         .clock = 9000,
1436         .hdisplay = 480,
1437         .hsync_start = 480 + 5,
1438         .hsync_end = 480 + 5 + 1,
1439         .htotal = 480 + 5 + 1 + 40,
1440         .vdisplay = 272,
1441         .vsync_start = 272 + 8,
1442         .vsync_end = 272 + 8 + 1,
1443         .vtotal = 272 + 8 + 1 + 8,
1444         .vrefresh = 60,
1445 };
1446
1447 static const struct panel_desc giantplus_gpg482739qs5 = {
1448         .modes = &giantplus_gpg482739qs5_mode,
1449         .num_modes = 1,
1450         .bpc = 8,
1451         .size = {
1452                 .width = 95,
1453                 .height = 54,
1454         },
1455         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1456 };
1457
1458 static const struct display_timing giantplus_gpm940b0_timing = {
1459         .pixelclock = { 13500000, 27000000, 27500000 },
1460         .hactive = { 320, 320, 320 },
1461         .hfront_porch = { 14, 686, 718 },
1462         .hback_porch = { 50, 70, 255 },
1463         .hsync_len = { 1, 1, 1 },
1464         .vactive = { 240, 240, 240 },
1465         .vfront_porch = { 1, 1, 179 },
1466         .vback_porch = { 1, 21, 31 },
1467         .vsync_len = { 1, 1, 6 },
1468         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
1469 };
1470
1471 static const struct panel_desc giantplus_gpm940b0 = {
1472         .timings = &giantplus_gpm940b0_timing,
1473         .num_timings = 1,
1474         .bpc = 8,
1475         .size = {
1476                 .width = 60,
1477                 .height = 45,
1478         },
1479         .bus_format = MEDIA_BUS_FMT_RGB888_3X8,
1480         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_NEGEDGE,
1481 };
1482
1483 static const struct display_timing hannstar_hsd070pww1_timing = {
1484         .pixelclock = { 64300000, 71100000, 82000000 },
1485         .hactive = { 1280, 1280, 1280 },
1486         .hfront_porch = { 1, 1, 10 },
1487         .hback_porch = { 1, 1, 10 },
1488         /*
1489          * According to the data sheet, the minimum horizontal blanking interval
1490          * is 54 clocks (1 + 52 + 1), but tests with a Nitrogen6X have shown the
1491          * minimum working horizontal blanking interval to be 60 clocks.
1492          */
1493         .hsync_len = { 58, 158, 661 },
1494         .vactive = { 800, 800, 800 },
1495         .vfront_porch = { 1, 1, 10 },
1496         .vback_porch = { 1, 1, 10 },
1497         .vsync_len = { 1, 21, 203 },
1498         .flags = DISPLAY_FLAGS_DE_HIGH,
1499 };
1500
1501 static const struct panel_desc hannstar_hsd070pww1 = {
1502         .timings = &hannstar_hsd070pww1_timing,
1503         .num_timings = 1,
1504         .bpc = 6,
1505         .size = {
1506                 .width = 151,
1507                 .height = 94,
1508         },
1509         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1510         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1511 };
1512
1513 static const struct display_timing hannstar_hsd100pxn1_timing = {
1514         .pixelclock = { 55000000, 65000000, 75000000 },
1515         .hactive = { 1024, 1024, 1024 },
1516         .hfront_porch = { 40, 40, 40 },
1517         .hback_porch = { 220, 220, 220 },
1518         .hsync_len = { 20, 60, 100 },
1519         .vactive = { 768, 768, 768 },
1520         .vfront_porch = { 7, 7, 7 },
1521         .vback_porch = { 21, 21, 21 },
1522         .vsync_len = { 10, 10, 10 },
1523         .flags = DISPLAY_FLAGS_DE_HIGH,
1524 };
1525
1526 static const struct panel_desc hannstar_hsd100pxn1 = {
1527         .timings = &hannstar_hsd100pxn1_timing,
1528         .num_timings = 1,
1529         .bpc = 6,
1530         .size = {
1531                 .width = 203,
1532                 .height = 152,
1533         },
1534         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1535         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1536 };
1537
1538 static const struct drm_display_mode hitachi_tx23d38vm0caa_mode = {
1539         .clock = 33333,
1540         .hdisplay = 800,
1541         .hsync_start = 800 + 85,
1542         .hsync_end = 800 + 85 + 86,
1543         .htotal = 800 + 85 + 86 + 85,
1544         .vdisplay = 480,
1545         .vsync_start = 480 + 16,
1546         .vsync_end = 480 + 16 + 13,
1547         .vtotal = 480 + 16 + 13 + 16,
1548         .vrefresh = 60,
1549 };
1550
1551 static const struct panel_desc hitachi_tx23d38vm0caa = {
1552         .modes = &hitachi_tx23d38vm0caa_mode,
1553         .num_modes = 1,
1554         .bpc = 6,
1555         .size = {
1556                 .width = 195,
1557                 .height = 117,
1558         },
1559         .delay = {
1560                 .enable = 160,
1561                 .disable = 160,
1562         },
1563 };
1564
1565 static const struct drm_display_mode innolux_at043tn24_mode = {
1566         .clock = 9000,
1567         .hdisplay = 480,
1568         .hsync_start = 480 + 2,
1569         .hsync_end = 480 + 2 + 41,
1570         .htotal = 480 + 2 + 41 + 2,
1571         .vdisplay = 272,
1572         .vsync_start = 272 + 2,
1573         .vsync_end = 272 + 2 + 10,
1574         .vtotal = 272 + 2 + 10 + 2,
1575         .vrefresh = 60,
1576         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1577 };
1578
1579 static const struct panel_desc innolux_at043tn24 = {
1580         .modes = &innolux_at043tn24_mode,
1581         .num_modes = 1,
1582         .bpc = 8,
1583         .size = {
1584                 .width = 95,
1585                 .height = 54,
1586         },
1587         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1588         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1589 };
1590
1591 static const struct drm_display_mode innolux_at070tn92_mode = {
1592         .clock = 33333,
1593         .hdisplay = 800,
1594         .hsync_start = 800 + 210,
1595         .hsync_end = 800 + 210 + 20,
1596         .htotal = 800 + 210 + 20 + 46,
1597         .vdisplay = 480,
1598         .vsync_start = 480 + 22,
1599         .vsync_end = 480 + 22 + 10,
1600         .vtotal = 480 + 22 + 23 + 10,
1601         .vrefresh = 60,
1602 };
1603
1604 static const struct panel_desc innolux_at070tn92 = {
1605         .modes = &innolux_at070tn92_mode,
1606         .num_modes = 1,
1607         .size = {
1608                 .width = 154,
1609                 .height = 86,
1610         },
1611         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1612 };
1613
1614 static const struct display_timing innolux_g070y2_l01_timing = {
1615         .pixelclock = { 28000000, 29500000, 32000000 },
1616         .hactive = { 800, 800, 800 },
1617         .hfront_porch = { 61, 91, 141 },
1618         .hback_porch = { 60, 90, 140 },
1619         .hsync_len = { 12, 12, 12 },
1620         .vactive = { 480, 480, 480 },
1621         .vfront_porch = { 4, 9, 30 },
1622         .vback_porch = { 4, 8, 28 },
1623         .vsync_len = { 2, 2, 2 },
1624         .flags = DISPLAY_FLAGS_DE_HIGH,
1625 };
1626
1627 static const struct panel_desc innolux_g070y2_l01 = {
1628         .timings = &innolux_g070y2_l01_timing,
1629         .num_timings = 1,
1630         .bpc = 6,
1631         .size = {
1632                 .width = 152,
1633                 .height = 91,
1634         },
1635         .delay = {
1636                 .prepare = 10,
1637                 .enable = 100,
1638                 .disable = 100,
1639                 .unprepare = 800,
1640         },
1641         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1642         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1643 };
1644
1645 static const struct display_timing innolux_g101ice_l01_timing = {
1646         .pixelclock = { 60400000, 71100000, 74700000 },
1647         .hactive = { 1280, 1280, 1280 },
1648         .hfront_porch = { 41, 80, 100 },
1649         .hback_porch = { 40, 79, 99 },
1650         .hsync_len = { 1, 1, 1 },
1651         .vactive = { 800, 800, 800 },
1652         .vfront_porch = { 5, 11, 14 },
1653         .vback_porch = { 4, 11, 14 },
1654         .vsync_len = { 1, 1, 1 },
1655         .flags = DISPLAY_FLAGS_DE_HIGH,
1656 };
1657
1658 static const struct panel_desc innolux_g101ice_l01 = {
1659         .timings = &innolux_g101ice_l01_timing,
1660         .num_timings = 1,
1661         .bpc = 8,
1662         .size = {
1663                 .width = 217,
1664                 .height = 135,
1665         },
1666         .delay = {
1667                 .enable = 200,
1668                 .disable = 200,
1669         },
1670         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1671         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1672 };
1673
1674 static const struct display_timing innolux_g121i1_l01_timing = {
1675         .pixelclock = { 67450000, 71000000, 74550000 },
1676         .hactive = { 1280, 1280, 1280 },
1677         .hfront_porch = { 40, 80, 160 },
1678         .hback_porch = { 39, 79, 159 },
1679         .hsync_len = { 1, 1, 1 },
1680         .vactive = { 800, 800, 800 },
1681         .vfront_porch = { 5, 11, 100 },
1682         .vback_porch = { 4, 11, 99 },
1683         .vsync_len = { 1, 1, 1 },
1684 };
1685
1686 static const struct panel_desc innolux_g121i1_l01 = {
1687         .timings = &innolux_g121i1_l01_timing,
1688         .num_timings = 1,
1689         .bpc = 6,
1690         .size = {
1691                 .width = 261,
1692                 .height = 163,
1693         },
1694         .delay = {
1695                 .enable = 200,
1696                 .disable = 20,
1697         },
1698         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1699         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1700 };
1701
1702 static const struct drm_display_mode innolux_g121x1_l03_mode = {
1703         .clock = 65000,
1704         .hdisplay = 1024,
1705         .hsync_start = 1024 + 0,
1706         .hsync_end = 1024 + 1,
1707         .htotal = 1024 + 0 + 1 + 320,
1708         .vdisplay = 768,
1709         .vsync_start = 768 + 38,
1710         .vsync_end = 768 + 38 + 1,
1711         .vtotal = 768 + 38 + 1 + 0,
1712         .vrefresh = 60,
1713         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1714 };
1715
1716 static const struct panel_desc innolux_g121x1_l03 = {
1717         .modes = &innolux_g121x1_l03_mode,
1718         .num_modes = 1,
1719         .bpc = 6,
1720         .size = {
1721                 .width = 246,
1722                 .height = 185,
1723         },
1724         .delay = {
1725                 .enable = 200,
1726                 .unprepare = 200,
1727                 .disable = 400,
1728         },
1729 };
1730
1731 /*
1732  * Datasheet specifies that at 60 Hz refresh rate:
1733  * - total horizontal time: { 1506, 1592, 1716 }
1734  * - total vertical time: { 788, 800, 868 }
1735  *
1736  * ...but doesn't go into exactly how that should be split into a front
1737  * porch, back porch, or sync length.  For now we'll leave a single setting
1738  * here which allows a bit of tweaking of the pixel clock at the expense of
1739  * refresh rate.
1740  */
1741 static const struct display_timing innolux_n116bge_timing = {
1742         .pixelclock = { 72600000, 76420000, 80240000 },
1743         .hactive = { 1366, 1366, 1366 },
1744         .hfront_porch = { 136, 136, 136 },
1745         .hback_porch = { 60, 60, 60 },
1746         .hsync_len = { 30, 30, 30 },
1747         .vactive = { 768, 768, 768 },
1748         .vfront_porch = { 8, 8, 8 },
1749         .vback_porch = { 12, 12, 12 },
1750         .vsync_len = { 12, 12, 12 },
1751         .flags = DISPLAY_FLAGS_VSYNC_LOW | DISPLAY_FLAGS_HSYNC_LOW,
1752 };
1753
1754 static const struct panel_desc innolux_n116bge = {
1755         .timings = &innolux_n116bge_timing,
1756         .num_timings = 1,
1757         .bpc = 6,
1758         .size = {
1759                 .width = 256,
1760                 .height = 144,
1761         },
1762 };
1763
1764 static const struct drm_display_mode innolux_n156bge_l21_mode = {
1765         .clock = 69300,
1766         .hdisplay = 1366,
1767         .hsync_start = 1366 + 16,
1768         .hsync_end = 1366 + 16 + 34,
1769         .htotal = 1366 + 16 + 34 + 50,
1770         .vdisplay = 768,
1771         .vsync_start = 768 + 2,
1772         .vsync_end = 768 + 2 + 6,
1773         .vtotal = 768 + 2 + 6 + 12,
1774         .vrefresh = 60,
1775 };
1776
1777 static const struct panel_desc innolux_n156bge_l21 = {
1778         .modes = &innolux_n156bge_l21_mode,
1779         .num_modes = 1,
1780         .bpc = 6,
1781         .size = {
1782                 .width = 344,
1783                 .height = 193,
1784         },
1785 };
1786
1787 static const struct drm_display_mode innolux_p120zdg_bf1_mode = {
1788         .clock = 206016,
1789         .hdisplay = 2160,
1790         .hsync_start = 2160 + 48,
1791         .hsync_end = 2160 + 48 + 32,
1792         .htotal = 2160 + 48 + 32 + 80,
1793         .vdisplay = 1440,
1794         .vsync_start = 1440 + 3,
1795         .vsync_end = 1440 + 3 + 10,
1796         .vtotal = 1440 + 3 + 10 + 27,
1797         .vrefresh = 60,
1798         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
1799 };
1800
1801 static const struct panel_desc innolux_p120zdg_bf1 = {
1802         .modes = &innolux_p120zdg_bf1_mode,
1803         .num_modes = 1,
1804         .bpc = 8,
1805         .size = {
1806                 .width = 254,
1807                 .height = 169,
1808         },
1809         .delay = {
1810                 .hpd_absent_delay = 200,
1811                 .unprepare = 500,
1812         },
1813 };
1814
1815 static const struct drm_display_mode innolux_zj070na_01p_mode = {
1816         .clock = 51501,
1817         .hdisplay = 1024,
1818         .hsync_start = 1024 + 128,
1819         .hsync_end = 1024 + 128 + 64,
1820         .htotal = 1024 + 128 + 64 + 128,
1821         .vdisplay = 600,
1822         .vsync_start = 600 + 16,
1823         .vsync_end = 600 + 16 + 4,
1824         .vtotal = 600 + 16 + 4 + 16,
1825         .vrefresh = 60,
1826 };
1827
1828 static const struct panel_desc innolux_zj070na_01p = {
1829         .modes = &innolux_zj070na_01p_mode,
1830         .num_modes = 1,
1831         .bpc = 6,
1832         .size = {
1833                 .width = 154,
1834                 .height = 90,
1835         },
1836 };
1837
1838 static const struct display_timing koe_tx14d24vm1bpa_timing = {
1839         .pixelclock = { 5580000, 5850000, 6200000 },
1840         .hactive = { 320, 320, 320 },
1841         .hfront_porch = { 30, 30, 30 },
1842         .hback_porch = { 30, 30, 30 },
1843         .hsync_len = { 1, 5, 17 },
1844         .vactive = { 240, 240, 240 },
1845         .vfront_porch = { 6, 6, 6 },
1846         .vback_porch = { 5, 5, 5 },
1847         .vsync_len = { 1, 2, 11 },
1848         .flags = DISPLAY_FLAGS_DE_HIGH,
1849 };
1850
1851 static const struct panel_desc koe_tx14d24vm1bpa = {
1852         .timings = &koe_tx14d24vm1bpa_timing,
1853         .num_timings = 1,
1854         .bpc = 6,
1855         .size = {
1856                 .width = 115,
1857                 .height = 86,
1858         },
1859 };
1860
1861 static const struct display_timing koe_tx31d200vm0baa_timing = {
1862         .pixelclock = { 39600000, 43200000, 48000000 },
1863         .hactive = { 1280, 1280, 1280 },
1864         .hfront_porch = { 16, 36, 56 },
1865         .hback_porch = { 16, 36, 56 },
1866         .hsync_len = { 8, 8, 8 },
1867         .vactive = { 480, 480, 480 },
1868         .vfront_porch = { 6, 21, 33 },
1869         .vback_porch = { 6, 21, 33 },
1870         .vsync_len = { 8, 8, 8 },
1871         .flags = DISPLAY_FLAGS_DE_HIGH,
1872 };
1873
1874 static const struct panel_desc koe_tx31d200vm0baa = {
1875         .timings = &koe_tx31d200vm0baa_timing,
1876         .num_timings = 1,
1877         .bpc = 6,
1878         .size = {
1879                 .width = 292,
1880                 .height = 109,
1881         },
1882         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1883         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1884 };
1885
1886 static const struct display_timing kyo_tcg121xglp_timing = {
1887         .pixelclock = { 52000000, 65000000, 71000000 },
1888         .hactive = { 1024, 1024, 1024 },
1889         .hfront_porch = { 2, 2, 2 },
1890         .hback_porch = { 2, 2, 2 },
1891         .hsync_len = { 86, 124, 244 },
1892         .vactive = { 768, 768, 768 },
1893         .vfront_porch = { 2, 2, 2 },
1894         .vback_porch = { 2, 2, 2 },
1895         .vsync_len = { 6, 34, 73 },
1896         .flags = DISPLAY_FLAGS_DE_HIGH,
1897 };
1898
1899 static const struct panel_desc kyo_tcg121xglp = {
1900         .timings = &kyo_tcg121xglp_timing,
1901         .num_timings = 1,
1902         .bpc = 8,
1903         .size = {
1904                 .width = 246,
1905                 .height = 184,
1906         },
1907         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1908         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1909 };
1910
1911 static const struct drm_display_mode lemaker_bl035_rgb_002_mode = {
1912         .clock = 7000,
1913         .hdisplay = 320,
1914         .hsync_start = 320 + 20,
1915         .hsync_end = 320 + 20 + 30,
1916         .htotal = 320 + 20 + 30 + 38,
1917         .vdisplay = 240,
1918         .vsync_start = 240 + 4,
1919         .vsync_end = 240 + 4 + 3,
1920         .vtotal = 240 + 4 + 3 + 15,
1921         .vrefresh = 60,
1922 };
1923
1924 static const struct panel_desc lemaker_bl035_rgb_002 = {
1925         .modes = &lemaker_bl035_rgb_002_mode,
1926         .num_modes = 1,
1927         .size = {
1928                 .width = 70,
1929                 .height = 52,
1930         },
1931         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1932         .bus_flags = DRM_BUS_FLAG_DE_LOW,
1933 };
1934
1935 static const struct drm_display_mode lg_lb070wv8_mode = {
1936         .clock = 33246,
1937         .hdisplay = 800,
1938         .hsync_start = 800 + 88,
1939         .hsync_end = 800 + 88 + 80,
1940         .htotal = 800 + 88 + 80 + 88,
1941         .vdisplay = 480,
1942         .vsync_start = 480 + 10,
1943         .vsync_end = 480 + 10 + 25,
1944         .vtotal = 480 + 10 + 25 + 10,
1945         .vrefresh = 60,
1946 };
1947
1948 static const struct panel_desc lg_lb070wv8 = {
1949         .modes = &lg_lb070wv8_mode,
1950         .num_modes = 1,
1951         .bpc = 16,
1952         .size = {
1953                 .width = 151,
1954                 .height = 91,
1955         },
1956         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1957         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1958 };
1959
1960 static const struct drm_display_mode lg_lp079qx1_sp0v_mode = {
1961         .clock = 200000,
1962         .hdisplay = 1536,
1963         .hsync_start = 1536 + 12,
1964         .hsync_end = 1536 + 12 + 16,
1965         .htotal = 1536 + 12 + 16 + 48,
1966         .vdisplay = 2048,
1967         .vsync_start = 2048 + 8,
1968         .vsync_end = 2048 + 8 + 4,
1969         .vtotal = 2048 + 8 + 4 + 8,
1970         .vrefresh = 60,
1971         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1972 };
1973
1974 static const struct panel_desc lg_lp079qx1_sp0v = {
1975         .modes = &lg_lp079qx1_sp0v_mode,
1976         .num_modes = 1,
1977         .size = {
1978                 .width = 129,
1979                 .height = 171,
1980         },
1981 };
1982
1983 static const struct drm_display_mode lg_lp097qx1_spa1_mode = {
1984         .clock = 205210,
1985         .hdisplay = 2048,
1986         .hsync_start = 2048 + 150,
1987         .hsync_end = 2048 + 150 + 5,
1988         .htotal = 2048 + 150 + 5 + 5,
1989         .vdisplay = 1536,
1990         .vsync_start = 1536 + 3,
1991         .vsync_end = 1536 + 3 + 1,
1992         .vtotal = 1536 + 3 + 1 + 9,
1993         .vrefresh = 60,
1994 };
1995
1996 static const struct panel_desc lg_lp097qx1_spa1 = {
1997         .modes = &lg_lp097qx1_spa1_mode,
1998         .num_modes = 1,
1999         .size = {
2000                 .width = 208,
2001                 .height = 147,
2002         },
2003 };
2004
2005 static const struct drm_display_mode lg_lp120up1_mode = {
2006         .clock = 162300,
2007         .hdisplay = 1920,
2008         .hsync_start = 1920 + 40,
2009         .hsync_end = 1920 + 40 + 40,
2010         .htotal = 1920 + 40 + 40+ 80,
2011         .vdisplay = 1280,
2012         .vsync_start = 1280 + 4,
2013         .vsync_end = 1280 + 4 + 4,
2014         .vtotal = 1280 + 4 + 4 + 12,
2015         .vrefresh = 60,
2016 };
2017
2018 static const struct panel_desc lg_lp120up1 = {
2019         .modes = &lg_lp120up1_mode,
2020         .num_modes = 1,
2021         .bpc = 8,
2022         .size = {
2023                 .width = 267,
2024                 .height = 183,
2025         },
2026 };
2027
2028 static const struct drm_display_mode lg_lp129qe_mode = {
2029         .clock = 285250,
2030         .hdisplay = 2560,
2031         .hsync_start = 2560 + 48,
2032         .hsync_end = 2560 + 48 + 32,
2033         .htotal = 2560 + 48 + 32 + 80,
2034         .vdisplay = 1700,
2035         .vsync_start = 1700 + 3,
2036         .vsync_end = 1700 + 3 + 10,
2037         .vtotal = 1700 + 3 + 10 + 36,
2038         .vrefresh = 60,
2039 };
2040
2041 static const struct panel_desc lg_lp129qe = {
2042         .modes = &lg_lp129qe_mode,
2043         .num_modes = 1,
2044         .bpc = 8,
2045         .size = {
2046                 .width = 272,
2047                 .height = 181,
2048         },
2049 };
2050
2051 static const struct drm_display_mode mitsubishi_aa070mc01_mode = {
2052         .clock = 30400,
2053         .hdisplay = 800,
2054         .hsync_start = 800 + 0,
2055         .hsync_end = 800 + 1,
2056         .htotal = 800 + 0 + 1 + 160,
2057         .vdisplay = 480,
2058         .vsync_start = 480 + 0,
2059         .vsync_end = 480 + 48 + 1,
2060         .vtotal = 480 + 48 + 1 + 0,
2061         .vrefresh = 60,
2062         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
2063 };
2064
2065 static const struct drm_display_mode logicpd_type_28_mode = {
2066         .clock = 9000,
2067         .hdisplay = 480,
2068         .hsync_start = 480 + 3,
2069         .hsync_end = 480 + 3 + 42,
2070         .htotal = 480 + 3 + 42 + 2,
2071
2072         .vdisplay = 272,
2073         .vsync_start = 272 + 2,
2074         .vsync_end = 272 + 2 + 11,
2075         .vtotal = 272 + 2 + 11 + 3,
2076         .vrefresh = 60,
2077         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
2078 };
2079
2080 static const struct panel_desc logicpd_type_28 = {
2081         .modes = &logicpd_type_28_mode,
2082         .num_modes = 1,
2083         .bpc = 8,
2084         .size = {
2085                 .width = 105,
2086                 .height = 67,
2087         },
2088         .delay = {
2089                 .prepare = 200,
2090                 .enable = 200,
2091                 .unprepare = 200,
2092                 .disable = 200,
2093         },
2094         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2095         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
2096                      DRM_BUS_FLAG_SYNC_DRIVE_NEGEDGE,
2097 };
2098
2099 static const struct panel_desc mitsubishi_aa070mc01 = {
2100         .modes = &mitsubishi_aa070mc01_mode,
2101         .num_modes = 1,
2102         .bpc = 8,
2103         .size = {
2104                 .width = 152,
2105                 .height = 91,
2106         },
2107
2108         .delay = {
2109                 .enable = 200,
2110                 .unprepare = 200,
2111                 .disable = 400,
2112         },
2113         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2114         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2115         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2116 };
2117
2118 static const struct display_timing nec_nl12880bc20_05_timing = {
2119         .pixelclock = { 67000000, 71000000, 75000000 },
2120         .hactive = { 1280, 1280, 1280 },
2121         .hfront_porch = { 2, 30, 30 },
2122         .hback_porch = { 6, 100, 100 },
2123         .hsync_len = { 2, 30, 30 },
2124         .vactive = { 800, 800, 800 },
2125         .vfront_porch = { 5, 5, 5 },
2126         .vback_porch = { 11, 11, 11 },
2127         .vsync_len = { 7, 7, 7 },
2128 };
2129
2130 static const struct panel_desc nec_nl12880bc20_05 = {
2131         .timings = &nec_nl12880bc20_05_timing,
2132         .num_timings = 1,
2133         .bpc = 8,
2134         .size = {
2135                 .width = 261,
2136                 .height = 163,
2137         },
2138         .delay = {
2139                 .enable = 50,
2140                 .disable = 50,
2141         },
2142         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2143         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2144 };
2145
2146 static const struct drm_display_mode nec_nl4827hc19_05b_mode = {
2147         .clock = 10870,
2148         .hdisplay = 480,
2149         .hsync_start = 480 + 2,
2150         .hsync_end = 480 + 2 + 41,
2151         .htotal = 480 + 2 + 41 + 2,
2152         .vdisplay = 272,
2153         .vsync_start = 272 + 2,
2154         .vsync_end = 272 + 2 + 4,
2155         .vtotal = 272 + 2 + 4 + 2,
2156         .vrefresh = 74,
2157         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2158 };
2159
2160 static const struct panel_desc nec_nl4827hc19_05b = {
2161         .modes = &nec_nl4827hc19_05b_mode,
2162         .num_modes = 1,
2163         .bpc = 8,
2164         .size = {
2165                 .width = 95,
2166                 .height = 54,
2167         },
2168         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2169         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2170 };
2171
2172 static const struct drm_display_mode netron_dy_e231732_mode = {
2173         .clock = 66000,
2174         .hdisplay = 1024,
2175         .hsync_start = 1024 + 160,
2176         .hsync_end = 1024 + 160 + 70,
2177         .htotal = 1024 + 160 + 70 + 90,
2178         .vdisplay = 600,
2179         .vsync_start = 600 + 127,
2180         .vsync_end = 600 + 127 + 20,
2181         .vtotal = 600 + 127 + 20 + 3,
2182         .vrefresh = 60,
2183 };
2184
2185 static const struct panel_desc netron_dy_e231732 = {
2186         .modes = &netron_dy_e231732_mode,
2187         .num_modes = 1,
2188         .size = {
2189                 .width = 154,
2190                 .height = 87,
2191         },
2192         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2193 };
2194
2195 static const struct drm_display_mode newhaven_nhd_43_480272ef_atxl_mode = {
2196         .clock = 9000,
2197         .hdisplay = 480,
2198         .hsync_start = 480 + 2,
2199         .hsync_end = 480 + 2 + 41,
2200         .htotal = 480 + 2 + 41 + 2,
2201         .vdisplay = 272,
2202         .vsync_start = 272 + 2,
2203         .vsync_end = 272 + 2 + 10,
2204         .vtotal = 272 + 2 + 10 + 2,
2205         .vrefresh = 60,
2206         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2207 };
2208
2209 static const struct panel_desc newhaven_nhd_43_480272ef_atxl = {
2210         .modes = &newhaven_nhd_43_480272ef_atxl_mode,
2211         .num_modes = 1,
2212         .bpc = 8,
2213         .size = {
2214                 .width = 95,
2215                 .height = 54,
2216         },
2217         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2218         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
2219                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
2220 };
2221
2222 static const struct display_timing nlt_nl192108ac18_02d_timing = {
2223         .pixelclock = { 130000000, 148350000, 163000000 },
2224         .hactive = { 1920, 1920, 1920 },
2225         .hfront_porch = { 80, 100, 100 },
2226         .hback_porch = { 100, 120, 120 },
2227         .hsync_len = { 50, 60, 60 },
2228         .vactive = { 1080, 1080, 1080 },
2229         .vfront_porch = { 12, 30, 30 },
2230         .vback_porch = { 4, 10, 10 },
2231         .vsync_len = { 4, 5, 5 },
2232 };
2233
2234 static const struct panel_desc nlt_nl192108ac18_02d = {
2235         .timings = &nlt_nl192108ac18_02d_timing,
2236         .num_timings = 1,
2237         .bpc = 8,
2238         .size = {
2239                 .width = 344,
2240                 .height = 194,
2241         },
2242         .delay = {
2243                 .unprepare = 500,
2244         },
2245         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2246         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2247 };
2248
2249 static const struct drm_display_mode nvd_9128_mode = {
2250         .clock = 29500,
2251         .hdisplay = 800,
2252         .hsync_start = 800 + 130,
2253         .hsync_end = 800 + 130 + 98,
2254         .htotal = 800 + 0 + 130 + 98,
2255         .vdisplay = 480,
2256         .vsync_start = 480 + 10,
2257         .vsync_end = 480 + 10 + 50,
2258         .vtotal = 480 + 0 + 10 + 50,
2259 };
2260
2261 static const struct panel_desc nvd_9128 = {
2262         .modes = &nvd_9128_mode,
2263         .num_modes = 1,
2264         .bpc = 8,
2265         .size = {
2266                 .width = 156,
2267                 .height = 88,
2268         },
2269         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2270         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2271 };
2272
2273 static const struct display_timing okaya_rs800480t_7x0gp_timing = {
2274         .pixelclock = { 30000000, 30000000, 40000000 },
2275         .hactive = { 800, 800, 800 },
2276         .hfront_porch = { 40, 40, 40 },
2277         .hback_porch = { 40, 40, 40 },
2278         .hsync_len = { 1, 48, 48 },
2279         .vactive = { 480, 480, 480 },
2280         .vfront_porch = { 13, 13, 13 },
2281         .vback_porch = { 29, 29, 29 },
2282         .vsync_len = { 3, 3, 3 },
2283         .flags = DISPLAY_FLAGS_DE_HIGH,
2284 };
2285
2286 static const struct panel_desc okaya_rs800480t_7x0gp = {
2287         .timings = &okaya_rs800480t_7x0gp_timing,
2288         .num_timings = 1,
2289         .bpc = 6,
2290         .size = {
2291                 .width = 154,
2292                 .height = 87,
2293         },
2294         .delay = {
2295                 .prepare = 41,
2296                 .enable = 50,
2297                 .unprepare = 41,
2298                 .disable = 50,
2299         },
2300         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2301 };
2302
2303 static const struct drm_display_mode olimex_lcd_olinuxino_43ts_mode = {
2304         .clock = 9000,
2305         .hdisplay = 480,
2306         .hsync_start = 480 + 5,
2307         .hsync_end = 480 + 5 + 30,
2308         .htotal = 480 + 5 + 30 + 10,
2309         .vdisplay = 272,
2310         .vsync_start = 272 + 8,
2311         .vsync_end = 272 + 8 + 5,
2312         .vtotal = 272 + 8 + 5 + 3,
2313         .vrefresh = 60,
2314 };
2315
2316 static const struct panel_desc olimex_lcd_olinuxino_43ts = {
2317         .modes = &olimex_lcd_olinuxino_43ts_mode,
2318         .num_modes = 1,
2319         .size = {
2320                 .width = 95,
2321                 .height = 54,
2322         },
2323         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2324 };
2325
2326 /*
2327  * 800x480 CVT. The panel appears to be quite accepting, at least as far as
2328  * pixel clocks, but this is the timing that was being used in the Adafruit
2329  * installation instructions.
2330  */
2331 static const struct drm_display_mode ontat_yx700wv03_mode = {
2332         .clock = 29500,
2333         .hdisplay = 800,
2334         .hsync_start = 824,
2335         .hsync_end = 896,
2336         .htotal = 992,
2337         .vdisplay = 480,
2338         .vsync_start = 483,
2339         .vsync_end = 493,
2340         .vtotal = 500,
2341         .vrefresh = 60,
2342         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2343 };
2344
2345 /*
2346  * Specification at:
2347  * https://www.adafruit.com/images/product-files/2406/c3163.pdf
2348  */
2349 static const struct panel_desc ontat_yx700wv03 = {
2350         .modes = &ontat_yx700wv03_mode,
2351         .num_modes = 1,
2352         .bpc = 8,
2353         .size = {
2354                 .width = 154,
2355                 .height = 83,
2356         },
2357         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2358 };
2359
2360 static const struct drm_display_mode ortustech_com37h3m_mode  = {
2361         .clock = 22153,
2362         .hdisplay = 480,
2363         .hsync_start = 480 + 8,
2364         .hsync_end = 480 + 8 + 10,
2365         .htotal = 480 + 8 + 10 + 10,
2366         .vdisplay = 640,
2367         .vsync_start = 640 + 4,
2368         .vsync_end = 640 + 4 + 3,
2369         .vtotal = 640 + 4 + 3 + 4,
2370         .vrefresh = 60,
2371         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2372 };
2373
2374 static const struct panel_desc ortustech_com37h3m = {
2375         .modes = &ortustech_com37h3m_mode,
2376         .num_modes = 1,
2377         .bpc = 8,
2378         .size = {
2379                 .width = 56,    /* 56.16mm */
2380                 .height = 75,   /* 74.88mm */
2381         },
2382         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2383         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE |
2384                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
2385 };
2386
2387 static const struct drm_display_mode ortustech_com43h4m85ulc_mode  = {
2388         .clock = 25000,
2389         .hdisplay = 480,
2390         .hsync_start = 480 + 10,
2391         .hsync_end = 480 + 10 + 10,
2392         .htotal = 480 + 10 + 10 + 15,
2393         .vdisplay = 800,
2394         .vsync_start = 800 + 3,
2395         .vsync_end = 800 + 3 + 3,
2396         .vtotal = 800 + 3 + 3 + 3,
2397         .vrefresh = 60,
2398 };
2399
2400 static const struct panel_desc ortustech_com43h4m85ulc = {
2401         .modes = &ortustech_com43h4m85ulc_mode,
2402         .num_modes = 1,
2403         .bpc = 8,
2404         .size = {
2405                 .width = 56,
2406                 .height = 93,
2407         },
2408         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2409         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2410 };
2411
2412 static const struct drm_display_mode osddisplays_osd070t1718_19ts_mode  = {
2413         .clock = 33000,
2414         .hdisplay = 800,
2415         .hsync_start = 800 + 210,
2416         .hsync_end = 800 + 210 + 30,
2417         .htotal = 800 + 210 + 30 + 16,
2418         .vdisplay = 480,
2419         .vsync_start = 480 + 22,
2420         .vsync_end = 480 + 22 + 13,
2421         .vtotal = 480 + 22 + 13 + 10,
2422         .vrefresh = 60,
2423         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2424 };
2425
2426 static const struct panel_desc osddisplays_osd070t1718_19ts = {
2427         .modes = &osddisplays_osd070t1718_19ts_mode,
2428         .num_modes = 1,
2429         .bpc = 8,
2430         .size = {
2431                 .width = 152,
2432                 .height = 91,
2433         },
2434         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2435         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2436         .connector_type = DRM_MODE_CONNECTOR_DPI,
2437 };
2438
2439 static const struct drm_display_mode pda_91_00156_a0_mode = {
2440         .clock = 33300,
2441         .hdisplay = 800,
2442         .hsync_start = 800 + 1,
2443         .hsync_end = 800 + 1 + 64,
2444         .htotal = 800 + 1 + 64 + 64,
2445         .vdisplay = 480,
2446         .vsync_start = 480 + 1,
2447         .vsync_end = 480 + 1 + 23,
2448         .vtotal = 480 + 1 + 23 + 22,
2449         .vrefresh = 60,
2450 };
2451
2452 static const struct panel_desc pda_91_00156_a0  = {
2453         .modes = &pda_91_00156_a0_mode,
2454         .num_modes = 1,
2455         .size = {
2456                 .width = 152,
2457                 .height = 91,
2458         },
2459         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2460 };
2461
2462
2463 static const struct drm_display_mode qd43003c0_40_mode = {
2464         .clock = 9000,
2465         .hdisplay = 480,
2466         .hsync_start = 480 + 8,
2467         .hsync_end = 480 + 8 + 4,
2468         .htotal = 480 + 8 + 4 + 39,
2469         .vdisplay = 272,
2470         .vsync_start = 272 + 4,
2471         .vsync_end = 272 + 4 + 10,
2472         .vtotal = 272 + 4 + 10 + 2,
2473         .vrefresh = 60,
2474 };
2475
2476 static const struct panel_desc qd43003c0_40 = {
2477         .modes = &qd43003c0_40_mode,
2478         .num_modes = 1,
2479         .bpc = 8,
2480         .size = {
2481                 .width = 95,
2482                 .height = 53,
2483         },
2484         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2485 };
2486
2487 static const struct display_timing rocktech_rk070er9427_timing = {
2488         .pixelclock = { 26400000, 33300000, 46800000 },
2489         .hactive = { 800, 800, 800 },
2490         .hfront_porch = { 16, 210, 354 },
2491         .hback_porch = { 46, 46, 46 },
2492         .hsync_len = { 1, 1, 1 },
2493         .vactive = { 480, 480, 480 },
2494         .vfront_porch = { 7, 22, 147 },
2495         .vback_porch = { 23, 23, 23 },
2496         .vsync_len = { 1, 1, 1 },
2497         .flags = DISPLAY_FLAGS_DE_HIGH,
2498 };
2499
2500 static const struct panel_desc rocktech_rk070er9427 = {
2501         .timings = &rocktech_rk070er9427_timing,
2502         .num_timings = 1,
2503         .bpc = 6,
2504         .size = {
2505                 .width = 154,
2506                 .height = 86,
2507         },
2508         .delay = {
2509                 .prepare = 41,
2510                 .enable = 50,
2511                 .unprepare = 41,
2512                 .disable = 50,
2513         },
2514         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2515 };
2516
2517 static const struct drm_display_mode samsung_lsn122dl01_c01_mode = {
2518         .clock = 271560,
2519         .hdisplay = 2560,
2520         .hsync_start = 2560 + 48,
2521         .hsync_end = 2560 + 48 + 32,
2522         .htotal = 2560 + 48 + 32 + 80,
2523         .vdisplay = 1600,
2524         .vsync_start = 1600 + 2,
2525         .vsync_end = 1600 + 2 + 5,
2526         .vtotal = 1600 + 2 + 5 + 57,
2527         .vrefresh = 60,
2528 };
2529
2530 static const struct panel_desc samsung_lsn122dl01_c01 = {
2531         .modes = &samsung_lsn122dl01_c01_mode,
2532         .num_modes = 1,
2533         .size = {
2534                 .width = 263,
2535                 .height = 164,
2536         },
2537 };
2538
2539 static const struct drm_display_mode samsung_ltn101nt05_mode = {
2540         .clock = 54030,
2541         .hdisplay = 1024,
2542         .hsync_start = 1024 + 24,
2543         .hsync_end = 1024 + 24 + 136,
2544         .htotal = 1024 + 24 + 136 + 160,
2545         .vdisplay = 600,
2546         .vsync_start = 600 + 3,
2547         .vsync_end = 600 + 3 + 6,
2548         .vtotal = 600 + 3 + 6 + 61,
2549         .vrefresh = 60,
2550 };
2551
2552 static const struct panel_desc samsung_ltn101nt05 = {
2553         .modes = &samsung_ltn101nt05_mode,
2554         .num_modes = 1,
2555         .bpc = 6,
2556         .size = {
2557                 .width = 223,
2558                 .height = 125,
2559         },
2560 };
2561
2562 static const struct drm_display_mode samsung_ltn140at29_301_mode = {
2563         .clock = 76300,
2564         .hdisplay = 1366,
2565         .hsync_start = 1366 + 64,
2566         .hsync_end = 1366 + 64 + 48,
2567         .htotal = 1366 + 64 + 48 + 128,
2568         .vdisplay = 768,
2569         .vsync_start = 768 + 2,
2570         .vsync_end = 768 + 2 + 5,
2571         .vtotal = 768 + 2 + 5 + 17,
2572         .vrefresh = 60,
2573 };
2574
2575 static const struct panel_desc samsung_ltn140at29_301 = {
2576         .modes = &samsung_ltn140at29_301_mode,
2577         .num_modes = 1,
2578         .bpc = 6,
2579         .size = {
2580                 .width = 320,
2581                 .height = 187,
2582         },
2583 };
2584
2585 static const struct drm_display_mode sharp_ld_d5116z01b_mode = {
2586         .clock = 168480,
2587         .hdisplay = 1920,
2588         .hsync_start = 1920 + 48,
2589         .hsync_end = 1920 + 48 + 32,
2590         .htotal = 1920 + 48 + 32 + 80,
2591         .vdisplay = 1280,
2592         .vsync_start = 1280 + 3,
2593         .vsync_end = 1280 + 3 + 10,
2594         .vtotal = 1280 + 3 + 10 + 57,
2595         .vrefresh = 60,
2596         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
2597 };
2598
2599 static const struct panel_desc sharp_ld_d5116z01b = {
2600         .modes = &sharp_ld_d5116z01b_mode,
2601         .num_modes = 1,
2602         .bpc = 8,
2603         .size = {
2604                 .width = 260,
2605                 .height = 120,
2606         },
2607         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2608         .bus_flags = DRM_BUS_FLAG_DATA_MSB_TO_LSB,
2609 };
2610
2611 static const struct drm_display_mode sharp_lq070y3dg3b_mode = {
2612         .clock = 33260,
2613         .hdisplay = 800,
2614         .hsync_start = 800 + 64,
2615         .hsync_end = 800 + 64 + 128,
2616         .htotal = 800 + 64 + 128 + 64,
2617         .vdisplay = 480,
2618         .vsync_start = 480 + 8,
2619         .vsync_end = 480 + 8 + 2,
2620         .vtotal = 480 + 8 + 2 + 35,
2621         .vrefresh = 60,
2622         .flags = DISPLAY_FLAGS_PIXDATA_POSEDGE,
2623 };
2624
2625 static const struct panel_desc sharp_lq070y3dg3b = {
2626         .modes = &sharp_lq070y3dg3b_mode,
2627         .num_modes = 1,
2628         .bpc = 8,
2629         .size = {
2630                 .width = 152,   /* 152.4mm */
2631                 .height = 91,   /* 91.4mm */
2632         },
2633         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2634         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE |
2635                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
2636 };
2637
2638 static const struct drm_display_mode sharp_lq035q7db03_mode = {
2639         .clock = 5500,
2640         .hdisplay = 240,
2641         .hsync_start = 240 + 16,
2642         .hsync_end = 240 + 16 + 7,
2643         .htotal = 240 + 16 + 7 + 5,
2644         .vdisplay = 320,
2645         .vsync_start = 320 + 9,
2646         .vsync_end = 320 + 9 + 1,
2647         .vtotal = 320 + 9 + 1 + 7,
2648         .vrefresh = 60,
2649 };
2650
2651 static const struct panel_desc sharp_lq035q7db03 = {
2652         .modes = &sharp_lq035q7db03_mode,
2653         .num_modes = 1,
2654         .bpc = 6,
2655         .size = {
2656                 .width = 54,
2657                 .height = 72,
2658         },
2659         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2660 };
2661
2662 static const struct display_timing sharp_lq101k1ly04_timing = {
2663         .pixelclock = { 60000000, 65000000, 80000000 },
2664         .hactive = { 1280, 1280, 1280 },
2665         .hfront_porch = { 20, 20, 20 },
2666         .hback_porch = { 20, 20, 20 },
2667         .hsync_len = { 10, 10, 10 },
2668         .vactive = { 800, 800, 800 },
2669         .vfront_porch = { 4, 4, 4 },
2670         .vback_porch = { 4, 4, 4 },
2671         .vsync_len = { 4, 4, 4 },
2672         .flags = DISPLAY_FLAGS_PIXDATA_POSEDGE,
2673 };
2674
2675 static const struct panel_desc sharp_lq101k1ly04 = {
2676         .timings = &sharp_lq101k1ly04_timing,
2677         .num_timings = 1,
2678         .bpc = 8,
2679         .size = {
2680                 .width = 217,
2681                 .height = 136,
2682         },
2683         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
2684         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2685 };
2686
2687 static const struct display_timing sharp_lq123p1jx31_timing = {
2688         .pixelclock = { 252750000, 252750000, 266604720 },
2689         .hactive = { 2400, 2400, 2400 },
2690         .hfront_porch = { 48, 48, 48 },
2691         .hback_porch = { 80, 80, 84 },
2692         .hsync_len = { 32, 32, 32 },
2693         .vactive = { 1600, 1600, 1600 },
2694         .vfront_porch = { 3, 3, 3 },
2695         .vback_porch = { 33, 33, 120 },
2696         .vsync_len = { 10, 10, 10 },
2697         .flags = DISPLAY_FLAGS_VSYNC_LOW | DISPLAY_FLAGS_HSYNC_LOW,
2698 };
2699
2700 static const struct panel_desc sharp_lq123p1jx31 = {
2701         .timings = &sharp_lq123p1jx31_timing,
2702         .num_timings = 1,
2703         .bpc = 8,
2704         .size = {
2705                 .width = 259,
2706                 .height = 173,
2707         },
2708         .delay = {
2709                 .prepare = 110,
2710                 .enable = 50,
2711                 .unprepare = 550,
2712         },
2713 };
2714
2715 static const struct drm_display_mode sharp_lq150x1lg11_mode = {
2716         .clock = 71100,
2717         .hdisplay = 1024,
2718         .hsync_start = 1024 + 168,
2719         .hsync_end = 1024 + 168 + 64,
2720         .htotal = 1024 + 168 + 64 + 88,
2721         .vdisplay = 768,
2722         .vsync_start = 768 + 37,
2723         .vsync_end = 768 + 37 + 2,
2724         .vtotal = 768 + 37 + 2 + 8,
2725         .vrefresh = 60,
2726 };
2727
2728 static const struct panel_desc sharp_lq150x1lg11 = {
2729         .modes = &sharp_lq150x1lg11_mode,
2730         .num_modes = 1,
2731         .bpc = 6,
2732         .size = {
2733                 .width = 304,
2734                 .height = 228,
2735         },
2736         .bus_format = MEDIA_BUS_FMT_RGB565_1X16,
2737 };
2738
2739 static const struct display_timing sharp_ls020b1dd01d_timing = {
2740         .pixelclock = { 2000000, 4200000, 5000000 },
2741         .hactive = { 240, 240, 240 },
2742         .hfront_porch = { 66, 66, 66 },
2743         .hback_porch = { 1, 1, 1 },
2744         .hsync_len = { 1, 1, 1 },
2745         .vactive = { 160, 160, 160 },
2746         .vfront_porch = { 52, 52, 52 },
2747         .vback_porch = { 6, 6, 6 },
2748         .vsync_len = { 10, 10, 10 },
2749         .flags = DISPLAY_FLAGS_HSYNC_HIGH | DISPLAY_FLAGS_VSYNC_LOW,
2750 };
2751
2752 static const struct panel_desc sharp_ls020b1dd01d = {
2753         .timings = &sharp_ls020b1dd01d_timing,
2754         .num_timings = 1,
2755         .bpc = 6,
2756         .size = {
2757                 .width = 42,
2758                 .height = 28,
2759         },
2760         .bus_format = MEDIA_BUS_FMT_RGB565_1X16,
2761         .bus_flags = DRM_BUS_FLAG_DE_HIGH
2762                    | DRM_BUS_FLAG_PIXDATA_NEGEDGE
2763                    | DRM_BUS_FLAG_SHARP_SIGNALS,
2764 };
2765
2766 static const struct drm_display_mode shelly_sca07010_bfn_lnn_mode = {
2767         .clock = 33300,
2768         .hdisplay = 800,
2769         .hsync_start = 800 + 1,
2770         .hsync_end = 800 + 1 + 64,
2771         .htotal = 800 + 1 + 64 + 64,
2772         .vdisplay = 480,
2773         .vsync_start = 480 + 1,
2774         .vsync_end = 480 + 1 + 23,
2775         .vtotal = 480 + 1 + 23 + 22,
2776         .vrefresh = 60,
2777 };
2778
2779 static const struct panel_desc shelly_sca07010_bfn_lnn = {
2780         .modes = &shelly_sca07010_bfn_lnn_mode,
2781         .num_modes = 1,
2782         .size = {
2783                 .width = 152,
2784                 .height = 91,
2785         },
2786         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2787 };
2788
2789 static const struct drm_display_mode starry_kr122ea0sra_mode = {
2790         .clock = 147000,
2791         .hdisplay = 1920,
2792         .hsync_start = 1920 + 16,
2793         .hsync_end = 1920 + 16 + 16,
2794         .htotal = 1920 + 16 + 16 + 32,
2795         .vdisplay = 1200,
2796         .vsync_start = 1200 + 15,
2797         .vsync_end = 1200 + 15 + 2,
2798         .vtotal = 1200 + 15 + 2 + 18,
2799         .vrefresh = 60,
2800         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2801 };
2802
2803 static const struct panel_desc starry_kr122ea0sra = {
2804         .modes = &starry_kr122ea0sra_mode,
2805         .num_modes = 1,
2806         .size = {
2807                 .width = 263,
2808                 .height = 164,
2809         },
2810         .delay = {
2811                 .prepare = 10 + 200,
2812                 .enable = 50,
2813                 .unprepare = 10 + 500,
2814         },
2815 };
2816
2817 static const struct drm_display_mode tfc_s9700rtwv43tr_01b_mode = {
2818         .clock = 30000,
2819         .hdisplay = 800,
2820         .hsync_start = 800 + 39,
2821         .hsync_end = 800 + 39 + 47,
2822         .htotal = 800 + 39 + 47 + 39,
2823         .vdisplay = 480,
2824         .vsync_start = 480 + 13,
2825         .vsync_end = 480 + 13 + 2,
2826         .vtotal = 480 + 13 + 2 + 29,
2827         .vrefresh = 62,
2828 };
2829
2830 static const struct panel_desc tfc_s9700rtwv43tr_01b = {
2831         .modes = &tfc_s9700rtwv43tr_01b_mode,
2832         .num_modes = 1,
2833         .bpc = 8,
2834         .size = {
2835                 .width = 155,
2836                 .height = 90,
2837         },
2838         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2839         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE,
2840 };
2841
2842 static const struct display_timing tianma_tm070jdhg30_timing = {
2843         .pixelclock = { 62600000, 68200000, 78100000 },
2844         .hactive = { 1280, 1280, 1280 },
2845         .hfront_porch = { 15, 64, 159 },
2846         .hback_porch = { 5, 5, 5 },
2847         .hsync_len = { 1, 1, 256 },
2848         .vactive = { 800, 800, 800 },
2849         .vfront_porch = { 3, 40, 99 },
2850         .vback_porch = { 2, 2, 2 },
2851         .vsync_len = { 1, 1, 128 },
2852         .flags = DISPLAY_FLAGS_DE_HIGH,
2853 };
2854
2855 static const struct panel_desc tianma_tm070jdhg30 = {
2856         .timings = &tianma_tm070jdhg30_timing,
2857         .num_timings = 1,
2858         .bpc = 8,
2859         .size = {
2860                 .width = 151,
2861                 .height = 95,
2862         },
2863         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2864         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2865 };
2866
2867 static const struct display_timing tianma_tm070rvhg71_timing = {
2868         .pixelclock = { 27700000, 29200000, 39600000 },
2869         .hactive = { 800, 800, 800 },
2870         .hfront_porch = { 12, 40, 212 },
2871         .hback_porch = { 88, 88, 88 },
2872         .hsync_len = { 1, 1, 40 },
2873         .vactive = { 480, 480, 480 },
2874         .vfront_porch = { 1, 13, 88 },
2875         .vback_porch = { 32, 32, 32 },
2876         .vsync_len = { 1, 1, 3 },
2877         .flags = DISPLAY_FLAGS_DE_HIGH,
2878 };
2879
2880 static const struct panel_desc tianma_tm070rvhg71 = {
2881         .timings = &tianma_tm070rvhg71_timing,
2882         .num_timings = 1,
2883         .bpc = 8,
2884         .size = {
2885                 .width = 154,
2886                 .height = 86,
2887         },
2888         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2889         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2890 };
2891
2892 static const struct drm_display_mode ti_nspire_cx_lcd_mode[] = {
2893         {
2894                 .clock = 10000,
2895                 .hdisplay = 320,
2896                 .hsync_start = 320 + 50,
2897                 .hsync_end = 320 + 50 + 6,
2898                 .htotal = 320 + 50 + 6 + 38,
2899                 .vdisplay = 240,
2900                 .vsync_start = 240 + 3,
2901                 .vsync_end = 240 + 3 + 1,
2902                 .vtotal = 240 + 3 + 1 + 17,
2903                 .vrefresh = 60,
2904                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2905         },
2906 };
2907
2908 static const struct panel_desc ti_nspire_cx_lcd_panel = {
2909         .modes = ti_nspire_cx_lcd_mode,
2910         .num_modes = 1,
2911         .bpc = 8,
2912         .size = {
2913                 .width = 65,
2914                 .height = 49,
2915         },
2916         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2917         .bus_flags = DRM_BUS_FLAG_PIXDATA_NEGEDGE,
2918 };
2919
2920 static const struct drm_display_mode ti_nspire_classic_lcd_mode[] = {
2921         {
2922                 .clock = 10000,
2923                 .hdisplay = 320,
2924                 .hsync_start = 320 + 6,
2925                 .hsync_end = 320 + 6 + 6,
2926                 .htotal = 320 + 6 + 6 + 6,
2927                 .vdisplay = 240,
2928                 .vsync_start = 240 + 0,
2929                 .vsync_end = 240 + 0 + 1,
2930                 .vtotal = 240 + 0 + 1 + 0,
2931                 .vrefresh = 60,
2932                 .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
2933         },
2934 };
2935
2936 static const struct panel_desc ti_nspire_classic_lcd_panel = {
2937         .modes = ti_nspire_classic_lcd_mode,
2938         .num_modes = 1,
2939         /* The grayscale panel has 8 bit for the color .. Y (black) */
2940         .bpc = 8,
2941         .size = {
2942                 .width = 71,
2943                 .height = 53,
2944         },
2945         /* This is the grayscale bus format */
2946         .bus_format = MEDIA_BUS_FMT_Y8_1X8,
2947         .bus_flags = DRM_BUS_FLAG_PIXDATA_POSEDGE,
2948 };
2949
2950 static const struct drm_display_mode toshiba_lt089ac29000_mode = {
2951         .clock = 79500,
2952         .hdisplay = 1280,
2953         .hsync_start = 1280 + 192,
2954         .hsync_end = 1280 + 192 + 128,
2955         .htotal = 1280 + 192 + 128 + 64,
2956         .vdisplay = 768,
2957         .vsync_start = 768 + 20,
2958         .vsync_end = 768 + 20 + 7,
2959         .vtotal = 768 + 20 + 7 + 3,
2960         .vrefresh = 60,
2961 };
2962
2963 static const struct panel_desc toshiba_lt089ac29000 = {
2964         .modes = &toshiba_lt089ac29000_mode,
2965         .num_modes = 1,
2966         .size = {
2967                 .width = 194,
2968                 .height = 116,
2969         },
2970         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2971         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2972         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2973 };
2974
2975 static const struct drm_display_mode tpk_f07a_0102_mode = {
2976         .clock = 33260,
2977         .hdisplay = 800,
2978         .hsync_start = 800 + 40,
2979         .hsync_end = 800 + 40 + 128,
2980         .htotal = 800 + 40 + 128 + 88,
2981         .vdisplay = 480,
2982         .vsync_start = 480 + 10,
2983         .vsync_end = 480 + 10 + 2,
2984         .vtotal = 480 + 10 + 2 + 33,
2985         .vrefresh = 60,
2986 };
2987
2988 static const struct panel_desc tpk_f07a_0102 = {
2989         .modes = &tpk_f07a_0102_mode,
2990         .num_modes = 1,
2991         .size = {
2992                 .width = 152,
2993                 .height = 91,
2994         },
2995         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2996 };
2997
2998 static const struct drm_display_mode tpk_f10a_0102_mode = {
2999         .clock = 45000,
3000         .hdisplay = 1024,
3001         .hsync_start = 1024 + 176,
3002         .hsync_end = 1024 + 176 + 5,
3003         .htotal = 1024 + 176 + 5 + 88,
3004         .vdisplay = 600,
3005         .vsync_start = 600 + 20,
3006         .vsync_end = 600 + 20 + 5,
3007         .vtotal = 600 + 20 + 5 + 25,
3008         .vrefresh = 60,
3009 };
3010
3011 static const struct panel_desc tpk_f10a_0102 = {
3012         .modes = &tpk_f10a_0102_mode,
3013         .num_modes = 1,
3014         .size = {
3015                 .width = 223,
3016                 .height = 125,
3017         },
3018 };
3019
3020 static const struct display_timing urt_umsh_8596md_timing = {
3021         .pixelclock = { 33260000, 33260000, 33260000 },
3022         .hactive = { 800, 800, 800 },
3023         .hfront_porch = { 41, 41, 41 },
3024         .hback_porch = { 216 - 128, 216 - 128, 216 - 128 },
3025         .hsync_len = { 71, 128, 128 },
3026         .vactive = { 480, 480, 480 },
3027         .vfront_porch = { 10, 10, 10 },
3028         .vback_porch = { 35 - 2, 35 - 2, 35 - 2 },
3029         .vsync_len = { 2, 2, 2 },
3030         .flags = DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_NEGEDGE |
3031                 DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
3032 };
3033
3034 static const struct panel_desc urt_umsh_8596md_lvds = {
3035         .timings = &urt_umsh_8596md_timing,
3036         .num_timings = 1,
3037         .bpc = 6,
3038         .size = {
3039                 .width = 152,
3040                 .height = 91,
3041         },
3042         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
3043         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3044 };
3045
3046 static const struct panel_desc urt_umsh_8596md_parallel = {
3047         .timings = &urt_umsh_8596md_timing,
3048         .num_timings = 1,
3049         .bpc = 6,
3050         .size = {
3051                 .width = 152,
3052                 .height = 91,
3053         },
3054         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3055 };
3056
3057 static const struct drm_display_mode vl050_8048nt_c01_mode = {
3058         .clock = 33333,
3059         .hdisplay = 800,
3060         .hsync_start = 800 + 210,
3061         .hsync_end = 800 + 210 + 20,
3062         .htotal = 800 + 210 + 20 + 46,
3063         .vdisplay =  480,
3064         .vsync_start = 480 + 22,
3065         .vsync_end = 480 + 22 + 10,
3066         .vtotal = 480 + 22 + 10 + 23,
3067         .vrefresh = 60,
3068         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
3069 };
3070
3071 static const struct panel_desc vl050_8048nt_c01 = {
3072         .modes = &vl050_8048nt_c01_mode,
3073         .num_modes = 1,
3074         .bpc = 8,
3075         .size = {
3076                 .width = 120,
3077                 .height = 76,
3078         },
3079         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3080         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE,
3081 };
3082
3083 static const struct drm_display_mode winstar_wf35ltiacd_mode = {
3084         .clock = 6410,
3085         .hdisplay = 320,
3086         .hsync_start = 320 + 20,
3087         .hsync_end = 320 + 20 + 30,
3088         .htotal = 320 + 20 + 30 + 38,
3089         .vdisplay = 240,
3090         .vsync_start = 240 + 4,
3091         .vsync_end = 240 + 4 + 3,
3092         .vtotal = 240 + 4 + 3 + 15,
3093         .vrefresh = 60,
3094         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3095 };
3096
3097 static const struct panel_desc winstar_wf35ltiacd = {
3098         .modes = &winstar_wf35ltiacd_mode,
3099         .num_modes = 1,
3100         .bpc = 8,
3101         .size = {
3102                 .width = 70,
3103                 .height = 53,
3104         },
3105         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3106 };
3107
3108 static const struct drm_display_mode arm_rtsm_mode[] = {
3109         {
3110                 .clock = 65000,
3111                 .hdisplay = 1024,
3112                 .hsync_start = 1024 + 24,
3113                 .hsync_end = 1024 + 24 + 136,
3114                 .htotal = 1024 + 24 + 136 + 160,
3115                 .vdisplay = 768,
3116                 .vsync_start = 768 + 3,
3117                 .vsync_end = 768 + 3 + 6,
3118                 .vtotal = 768 + 3 + 6 + 29,
3119                 .vrefresh = 60,
3120                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3121         },
3122 };
3123
3124 static const struct panel_desc arm_rtsm = {
3125         .modes = arm_rtsm_mode,
3126         .num_modes = 1,
3127         .bpc = 8,
3128         .size = {
3129                 .width = 400,
3130                 .height = 300,
3131         },
3132         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3133 };
3134
3135 static const struct of_device_id platform_of_match[] = {
3136         {
3137                 .compatible = "ampire,am-480272h3tmqw-t01h",
3138                 .data = &ampire_am_480272h3tmqw_t01h,
3139         }, {
3140                 .compatible = "ampire,am800480r3tmqwa1h",
3141                 .data = &ampire_am800480r3tmqwa1h,
3142         }, {
3143                 .compatible = "arm,rtsm-display",
3144                 .data = &arm_rtsm,
3145         }, {
3146                 .compatible = "armadeus,st0700-adapt",
3147                 .data = &armadeus_st0700_adapt,
3148         }, {
3149                 .compatible = "auo,b101aw03",
3150                 .data = &auo_b101aw03,
3151         }, {
3152                 .compatible = "auo,b101ean01",
3153                 .data = &auo_b101ean01,
3154         }, {
3155                 .compatible = "auo,b101xtn01",
3156                 .data = &auo_b101xtn01,
3157         }, {
3158                 .compatible = "auo,b116xa01",
3159                 .data = &auo_b116xak01,
3160         }, {
3161                 .compatible = "auo,b116xw03",
3162                 .data = &auo_b116xw03,
3163         }, {
3164                 .compatible = "auo,b133htn01",
3165                 .data = &auo_b133htn01,
3166         }, {
3167                 .compatible = "auo,b133xtn01",
3168                 .data = &auo_b133xtn01,
3169         }, {
3170                 .compatible = "auo,g070vvn01",
3171                 .data = &auo_g070vvn01,
3172         }, {
3173                 .compatible = "auo,g101evn010",
3174                 .data = &auo_g101evn010,
3175         }, {
3176                 .compatible = "auo,g104sn02",
3177                 .data = &auo_g104sn02,
3178         }, {
3179                 .compatible = "auo,g133han01",
3180                 .data = &auo_g133han01,
3181         }, {
3182                 .compatible = "auo,g185han01",
3183                 .data = &auo_g185han01,
3184         }, {
3185                 .compatible = "auo,p320hvn03",
3186                 .data = &auo_p320hvn03,
3187         }, {
3188                 .compatible = "auo,t215hvn01",
3189                 .data = &auo_t215hvn01,
3190         }, {
3191                 .compatible = "avic,tm070ddh03",
3192                 .data = &avic_tm070ddh03,
3193         }, {
3194                 .compatible = "bananapi,s070wv20-ct16",
3195                 .data = &bananapi_s070wv20_ct16,
3196         }, {
3197                 .compatible = "boe,hv070wsa-100",
3198                 .data = &boe_hv070wsa
3199         }, {
3200                 .compatible = "boe,nv101wxmn51",
3201                 .data = &boe_nv101wxmn51,
3202         }, {
3203                 .compatible = "cdtech,s043wq26h-ct7",
3204                 .data = &cdtech_s043wq26h_ct7,
3205         }, {
3206                 .compatible = "cdtech,s070wv95-ct16",
3207                 .data = &cdtech_s070wv95_ct16,
3208         }, {
3209                 .compatible = "chunghwa,claa070wp03xg",
3210                 .data = &chunghwa_claa070wp03xg,
3211         }, {
3212                 .compatible = "chunghwa,claa101wa01a",
3213                 .data = &chunghwa_claa101wa01a
3214         }, {
3215                 .compatible = "chunghwa,claa101wb01",
3216                 .data = &chunghwa_claa101wb01
3217         }, {
3218                 .compatible = "dataimage,scf0700c48ggu18",
3219                 .data = &dataimage_scf0700c48ggu18,
3220         }, {
3221                 .compatible = "dlc,dlc0700yzg-1",
3222                 .data = &dlc_dlc0700yzg_1,
3223         }, {
3224                 .compatible = "dlc,dlc1010gig",
3225                 .data = &dlc_dlc1010gig,
3226         }, {
3227                 .compatible = "edt,et035012dm6",
3228                 .data = &edt_et035012dm6,
3229         }, {
3230                 .compatible = "edt,etm0430g0dh6",
3231                 .data = &edt_etm0430g0dh6,
3232         }, {
3233                 .compatible = "edt,et057090dhu",
3234                 .data = &edt_et057090dhu,
3235         }, {
3236                 .compatible = "edt,et070080dh6",
3237                 .data = &edt_etm0700g0dh6,
3238         }, {
3239                 .compatible = "edt,etm0700g0dh6",
3240                 .data = &edt_etm0700g0dh6,
3241         }, {
3242                 .compatible = "edt,etm0700g0bdh6",
3243                 .data = &edt_etm0700g0bdh6,
3244         }, {
3245                 .compatible = "edt,etm0700g0edh6",
3246                 .data = &edt_etm0700g0bdh6,
3247         }, {
3248                 .compatible = "evervision,vgg804821",
3249                 .data = &evervision_vgg804821,
3250         }, {
3251                 .compatible = "foxlink,fl500wvr00-a0t",
3252                 .data = &foxlink_fl500wvr00_a0t,
3253         }, {
3254                 .compatible = "friendlyarm,hd702e",
3255                 .data = &friendlyarm_hd702e,
3256         }, {
3257                 .compatible = "giantplus,gpg482739qs5",
3258                 .data = &giantplus_gpg482739qs5
3259         }, {
3260                 .compatible = "giantplus,gpm940b0",
3261                 .data = &giantplus_gpm940b0,
3262         }, {
3263                 .compatible = "hannstar,hsd070pww1",
3264                 .data = &hannstar_hsd070pww1,
3265         }, {
3266                 .compatible = "hannstar,hsd100pxn1",
3267                 .data = &hannstar_hsd100pxn1,
3268         }, {
3269                 .compatible = "hit,tx23d38vm0caa",
3270                 .data = &hitachi_tx23d38vm0caa
3271         }, {
3272                 .compatible = "innolux,at043tn24",
3273                 .data = &innolux_at043tn24,
3274         }, {
3275                 .compatible = "innolux,at070tn92",
3276                 .data = &innolux_at070tn92,
3277         }, {
3278                 .compatible = "innolux,g070y2-l01",
3279                 .data = &innolux_g070y2_l01,
3280         }, {
3281                 .compatible = "innolux,g101ice-l01",
3282                 .data = &innolux_g101ice_l01
3283         }, {
3284                 .compatible = "innolux,g121i1-l01",
3285                 .data = &innolux_g121i1_l01
3286         }, {
3287                 .compatible = "innolux,g121x1-l03",
3288                 .data = &innolux_g121x1_l03,
3289         }, {
3290                 .compatible = "innolux,n116bge",
3291                 .data = &innolux_n116bge,
3292         }, {
3293                 .compatible = "innolux,n156bge-l21",
3294                 .data = &innolux_n156bge_l21,
3295         }, {
3296                 .compatible = "innolux,p120zdg-bf1",
3297                 .data = &innolux_p120zdg_bf1,
3298         }, {
3299                 .compatible = "innolux,zj070na-01p",
3300                 .data = &innolux_zj070na_01p,
3301         }, {
3302                 .compatible = "koe,tx14d24vm1bpa",
3303                 .data = &koe_tx14d24vm1bpa,
3304         }, {
3305                 .compatible = "koe,tx31d200vm0baa",
3306                 .data = &koe_tx31d200vm0baa,
3307         }, {
3308                 .compatible = "kyo,tcg121xglp",
3309                 .data = &kyo_tcg121xglp,
3310         }, {
3311                 .compatible = "lemaker,bl035-rgb-002",
3312                 .data = &lemaker_bl035_rgb_002,
3313         }, {
3314                 .compatible = "lg,lb070wv8",
3315                 .data = &lg_lb070wv8,
3316         }, {
3317                 .compatible = "lg,lp079qx1-sp0v",
3318                 .data = &lg_lp079qx1_sp0v,
3319         }, {
3320                 .compatible = "lg,lp097qx1-spa1",
3321                 .data = &lg_lp097qx1_spa1,
3322         }, {
3323                 .compatible = "lg,lp120up1",
3324                 .data = &lg_lp120up1,
3325         }, {
3326                 .compatible = "lg,lp129qe",
3327                 .data = &lg_lp129qe,
3328         }, {
3329                 .compatible = "logicpd,type28",
3330                 .data = &logicpd_type_28,
3331         }, {
3332                 .compatible = "mitsubishi,aa070mc01-ca1",
3333                 .data = &mitsubishi_aa070mc01,
3334         }, {
3335                 .compatible = "nec,nl12880bc20-05",
3336                 .data = &nec_nl12880bc20_05,
3337         }, {
3338                 .compatible = "nec,nl4827hc19-05b",
3339                 .data = &nec_nl4827hc19_05b,
3340         }, {
3341                 .compatible = "netron-dy,e231732",
3342                 .data = &netron_dy_e231732,
3343         }, {
3344                 .compatible = "newhaven,nhd-4.3-480272ef-atxl",
3345                 .data = &newhaven_nhd_43_480272ef_atxl,
3346         }, {
3347                 .compatible = "nlt,nl192108ac18-02d",
3348                 .data = &nlt_nl192108ac18_02d,
3349         }, {
3350                 .compatible = "nvd,9128",
3351                 .data = &nvd_9128,
3352         }, {
3353                 .compatible = "okaya,rs800480t-7x0gp",
3354                 .data = &okaya_rs800480t_7x0gp,
3355         }, {
3356                 .compatible = "olimex,lcd-olinuxino-43-ts",
3357                 .data = &olimex_lcd_olinuxino_43ts,
3358         }, {
3359                 .compatible = "ontat,yx700wv03",
3360                 .data = &ontat_yx700wv03,
3361         }, {
3362                 .compatible = "ortustech,com37h3m05dtc",
3363                 .data = &ortustech_com37h3m,
3364         }, {
3365                 .compatible = "ortustech,com37h3m99dtc",
3366                 .data = &ortustech_com37h3m,
3367         }, {
3368                 .compatible = "ortustech,com43h4m85ulc",
3369                 .data = &ortustech_com43h4m85ulc,
3370         }, {
3371                 .compatible = "osddisplays,osd070t1718-19ts",
3372                 .data = &osddisplays_osd070t1718_19ts,
3373         }, {
3374                 .compatible = "pda,91-00156-a0",
3375                 .data = &pda_91_00156_a0,
3376         }, {
3377                 .compatible = "qiaodian,qd43003c0-40",
3378                 .data = &qd43003c0_40,
3379         }, {
3380                 .compatible = "rocktech,rk070er9427",
3381                 .data = &rocktech_rk070er9427,
3382         }, {
3383                 .compatible = "samsung,lsn122dl01-c01",
3384                 .data = &samsung_lsn122dl01_c01,
3385         }, {
3386                 .compatible = "samsung,ltn101nt05",
3387                 .data = &samsung_ltn101nt05,
3388         }, {
3389                 .compatible = "samsung,ltn140at29-301",
3390                 .data = &samsung_ltn140at29_301,
3391         }, {
3392                 .compatible = "sharp,ld-d5116z01b",
3393                 .data = &sharp_ld_d5116z01b,
3394         }, {
3395                 .compatible = "sharp,lq035q7db03",
3396                 .data = &sharp_lq035q7db03,
3397         }, {
3398                 .compatible = "sharp,lq070y3dg3b",
3399                 .data = &sharp_lq070y3dg3b,
3400         }, {
3401                 .compatible = "sharp,lq101k1ly04",
3402                 .data = &sharp_lq101k1ly04,
3403         }, {
3404                 .compatible = "sharp,lq123p1jx31",
3405                 .data = &sharp_lq123p1jx31,
3406         }, {
3407                 .compatible = "sharp,lq150x1lg11",
3408                 .data = &sharp_lq150x1lg11,
3409         }, {
3410                 .compatible = "sharp,ls020b1dd01d",
3411                 .data = &sharp_ls020b1dd01d,
3412         }, {
3413                 .compatible = "shelly,sca07010-bfn-lnn",
3414                 .data = &shelly_sca07010_bfn_lnn,
3415         }, {
3416                 .compatible = "starry,kr122ea0sra",
3417                 .data = &starry_kr122ea0sra,
3418         }, {
3419                 .compatible = "tfc,s9700rtwv43tr-01b",
3420                 .data = &tfc_s9700rtwv43tr_01b,
3421         }, {
3422                 .compatible = "tianma,tm070jdhg30",
3423                 .data = &tianma_tm070jdhg30,
3424         }, {
3425                 .compatible = "tianma,tm070rvhg71",
3426                 .data = &tianma_tm070rvhg71,
3427         }, {
3428                 .compatible = "ti,nspire-cx-lcd-panel",
3429                 .data = &ti_nspire_cx_lcd_panel,
3430         }, {
3431                 .compatible = "ti,nspire-classic-lcd-panel",
3432                 .data = &ti_nspire_classic_lcd_panel,
3433         }, {
3434                 .compatible = "toshiba,lt089ac29000",
3435                 .data = &toshiba_lt089ac29000,
3436         }, {
3437                 .compatible = "tpk,f07a-0102",
3438                 .data = &tpk_f07a_0102,
3439         }, {
3440                 .compatible = "tpk,f10a-0102",
3441                 .data = &tpk_f10a_0102,
3442         }, {
3443                 .compatible = "urt,umsh-8596md-t",
3444                 .data = &urt_umsh_8596md_parallel,
3445         }, {
3446                 .compatible = "urt,umsh-8596md-1t",
3447                 .data = &urt_umsh_8596md_parallel,
3448         }, {
3449                 .compatible = "urt,umsh-8596md-7t",
3450                 .data = &urt_umsh_8596md_parallel,
3451         }, {
3452                 .compatible = "urt,umsh-8596md-11t",
3453                 .data = &urt_umsh_8596md_lvds,
3454         }, {
3455                 .compatible = "urt,umsh-8596md-19t",
3456                 .data = &urt_umsh_8596md_lvds,
3457         }, {
3458                 .compatible = "urt,umsh-8596md-20t",
3459                 .data = &urt_umsh_8596md_parallel,
3460         }, {
3461                 .compatible = "vxt,vl050-8048nt-c01",
3462                 .data = &vl050_8048nt_c01,
3463         }, {
3464                 .compatible = "winstar,wf35ltiacd",
3465                 .data = &winstar_wf35ltiacd,
3466         }, {
3467                 /* sentinel */
3468         }
3469 };
3470 MODULE_DEVICE_TABLE(of, platform_of_match);
3471
3472 static int panel_simple_platform_probe(struct platform_device *pdev)
3473 {
3474         const struct of_device_id *id;
3475
3476         id = of_match_node(platform_of_match, pdev->dev.of_node);
3477         if (!id)
3478                 return -ENODEV;
3479
3480         return panel_simple_probe(&pdev->dev, id->data);
3481 }
3482
3483 static int panel_simple_platform_remove(struct platform_device *pdev)
3484 {
3485         return panel_simple_remove(&pdev->dev);
3486 }
3487
3488 static void panel_simple_platform_shutdown(struct platform_device *pdev)
3489 {
3490         panel_simple_shutdown(&pdev->dev);
3491 }
3492
3493 static struct platform_driver panel_simple_platform_driver = {
3494         .driver = {
3495                 .name = "panel-simple",
3496                 .of_match_table = platform_of_match,
3497         },
3498         .probe = panel_simple_platform_probe,
3499         .remove = panel_simple_platform_remove,
3500         .shutdown = panel_simple_platform_shutdown,
3501 };
3502
3503 struct panel_desc_dsi {
3504         struct panel_desc desc;
3505
3506         unsigned long flags;
3507         enum mipi_dsi_pixel_format format;
3508         unsigned int lanes;
3509 };
3510
3511 static const struct drm_display_mode auo_b080uan01_mode = {
3512         .clock = 154500,
3513         .hdisplay = 1200,
3514         .hsync_start = 1200 + 62,
3515         .hsync_end = 1200 + 62 + 4,
3516         .htotal = 1200 + 62 + 4 + 62,
3517         .vdisplay = 1920,
3518         .vsync_start = 1920 + 9,
3519         .vsync_end = 1920 + 9 + 2,
3520         .vtotal = 1920 + 9 + 2 + 8,
3521         .vrefresh = 60,
3522 };
3523
3524 static const struct panel_desc_dsi auo_b080uan01 = {
3525         .desc = {
3526                 .modes = &auo_b080uan01_mode,
3527                 .num_modes = 1,
3528                 .bpc = 8,
3529                 .size = {
3530                         .width = 108,
3531                         .height = 272,
3532                 },
3533         },
3534         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
3535         .format = MIPI_DSI_FMT_RGB888,
3536         .lanes = 4,
3537 };
3538
3539 static const struct drm_display_mode boe_tv080wum_nl0_mode = {
3540         .clock = 160000,
3541         .hdisplay = 1200,
3542         .hsync_start = 1200 + 120,
3543         .hsync_end = 1200 + 120 + 20,
3544         .htotal = 1200 + 120 + 20 + 21,
3545         .vdisplay = 1920,
3546         .vsync_start = 1920 + 21,
3547         .vsync_end = 1920 + 21 + 3,
3548         .vtotal = 1920 + 21 + 3 + 18,
3549         .vrefresh = 60,
3550         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3551 };
3552
3553 static const struct panel_desc_dsi boe_tv080wum_nl0 = {
3554         .desc = {
3555                 .modes = &boe_tv080wum_nl0_mode,
3556                 .num_modes = 1,
3557                 .size = {
3558                         .width = 107,
3559                         .height = 172,
3560                 },
3561         },
3562         .flags = MIPI_DSI_MODE_VIDEO |
3563                  MIPI_DSI_MODE_VIDEO_BURST |
3564                  MIPI_DSI_MODE_VIDEO_SYNC_PULSE,
3565         .format = MIPI_DSI_FMT_RGB888,
3566         .lanes = 4,
3567 };
3568
3569 static const struct drm_display_mode lg_ld070wx3_sl01_mode = {
3570         .clock = 71000,
3571         .hdisplay = 800,
3572         .hsync_start = 800 + 32,
3573         .hsync_end = 800 + 32 + 1,
3574         .htotal = 800 + 32 + 1 + 57,
3575         .vdisplay = 1280,
3576         .vsync_start = 1280 + 28,
3577         .vsync_end = 1280 + 28 + 1,
3578         .vtotal = 1280 + 28 + 1 + 14,
3579         .vrefresh = 60,
3580 };
3581
3582 static const struct panel_desc_dsi lg_ld070wx3_sl01 = {
3583         .desc = {
3584                 .modes = &lg_ld070wx3_sl01_mode,
3585                 .num_modes = 1,
3586                 .bpc = 8,
3587                 .size = {
3588                         .width = 94,
3589                         .height = 151,
3590                 },
3591         },
3592         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
3593         .format = MIPI_DSI_FMT_RGB888,
3594         .lanes = 4,
3595 };
3596
3597 static const struct drm_display_mode lg_lh500wx1_sd03_mode = {
3598         .clock = 67000,
3599         .hdisplay = 720,
3600         .hsync_start = 720 + 12,
3601         .hsync_end = 720 + 12 + 4,
3602         .htotal = 720 + 12 + 4 + 112,
3603         .vdisplay = 1280,
3604         .vsync_start = 1280 + 8,
3605         .vsync_end = 1280 + 8 + 4,
3606         .vtotal = 1280 + 8 + 4 + 12,
3607         .vrefresh = 60,
3608 };
3609
3610 static const struct panel_desc_dsi lg_lh500wx1_sd03 = {
3611         .desc = {
3612                 .modes = &lg_lh500wx1_sd03_mode,
3613                 .num_modes = 1,
3614                 .bpc = 8,
3615                 .size = {
3616                         .width = 62,
3617                         .height = 110,
3618                 },
3619         },
3620         .flags = MIPI_DSI_MODE_VIDEO,
3621         .format = MIPI_DSI_FMT_RGB888,
3622         .lanes = 4,
3623 };
3624
3625 static const struct drm_display_mode panasonic_vvx10f004b00_mode = {
3626         .clock = 157200,
3627         .hdisplay = 1920,
3628         .hsync_start = 1920 + 154,
3629         .hsync_end = 1920 + 154 + 16,
3630         .htotal = 1920 + 154 + 16 + 32,
3631         .vdisplay = 1200,
3632         .vsync_start = 1200 + 17,
3633         .vsync_end = 1200 + 17 + 2,
3634         .vtotal = 1200 + 17 + 2 + 16,
3635         .vrefresh = 60,
3636 };
3637
3638 static const struct panel_desc_dsi panasonic_vvx10f004b00 = {
3639         .desc = {
3640                 .modes = &panasonic_vvx10f004b00_mode,
3641                 .num_modes = 1,
3642                 .bpc = 8,
3643                 .size = {
3644                         .width = 217,
3645                         .height = 136,
3646                 },
3647         },
3648         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_MODE_VIDEO_SYNC_PULSE |
3649                  MIPI_DSI_CLOCK_NON_CONTINUOUS,
3650         .format = MIPI_DSI_FMT_RGB888,
3651         .lanes = 4,
3652 };
3653
3654 static const struct drm_display_mode lg_acx467akm_7_mode = {
3655         .clock = 150000,
3656         .hdisplay = 1080,
3657         .hsync_start = 1080 + 2,
3658         .hsync_end = 1080 + 2 + 2,
3659         .htotal = 1080 + 2 + 2 + 2,
3660         .vdisplay = 1920,
3661         .vsync_start = 1920 + 2,
3662         .vsync_end = 1920 + 2 + 2,
3663         .vtotal = 1920 + 2 + 2 + 2,
3664         .vrefresh = 60,
3665 };
3666
3667 static const struct panel_desc_dsi lg_acx467akm_7 = {
3668         .desc = {
3669                 .modes = &lg_acx467akm_7_mode,
3670                 .num_modes = 1,
3671                 .bpc = 8,
3672                 .size = {
3673                         .width = 62,
3674                         .height = 110,
3675                 },
3676         },
3677         .flags = 0,
3678         .format = MIPI_DSI_FMT_RGB888,
3679         .lanes = 4,
3680 };
3681
3682 static const struct drm_display_mode osd101t2045_53ts_mode = {
3683         .clock = 154500,
3684         .hdisplay = 1920,
3685         .hsync_start = 1920 + 112,
3686         .hsync_end = 1920 + 112 + 16,
3687         .htotal = 1920 + 112 + 16 + 32,
3688         .vdisplay = 1200,
3689         .vsync_start = 1200 + 16,
3690         .vsync_end = 1200 + 16 + 2,
3691         .vtotal = 1200 + 16 + 2 + 16,
3692         .vrefresh = 60,
3693         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
3694 };
3695
3696 static const struct panel_desc_dsi osd101t2045_53ts = {
3697         .desc = {
3698                 .modes = &osd101t2045_53ts_mode,
3699                 .num_modes = 1,
3700                 .bpc = 8,
3701                 .size = {
3702                         .width = 217,
3703                         .height = 136,
3704                 },
3705         },
3706         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_MODE_VIDEO_BURST |
3707                  MIPI_DSI_MODE_VIDEO_SYNC_PULSE |
3708                  MIPI_DSI_MODE_EOT_PACKET,
3709         .format = MIPI_DSI_FMT_RGB888,
3710         .lanes = 4,
3711 };
3712
3713 static const struct of_device_id dsi_of_match[] = {
3714         {
3715                 .compatible = "auo,b080uan01",
3716                 .data = &auo_b080uan01
3717         }, {
3718                 .compatible = "boe,tv080wum-nl0",
3719                 .data = &boe_tv080wum_nl0
3720         }, {
3721                 .compatible = "lg,ld070wx3-sl01",
3722                 .data = &lg_ld070wx3_sl01
3723         }, {
3724                 .compatible = "lg,lh500wx1-sd03",
3725                 .data = &lg_lh500wx1_sd03
3726         }, {
3727                 .compatible = "panasonic,vvx10f004b00",
3728                 .data = &panasonic_vvx10f004b00
3729         }, {
3730                 .compatible = "lg,acx467akm-7",
3731                 .data = &lg_acx467akm_7
3732         }, {
3733                 .compatible = "osddisplays,osd101t2045-53ts",
3734                 .data = &osd101t2045_53ts
3735         }, {
3736                 /* sentinel */
3737         }
3738 };
3739 MODULE_DEVICE_TABLE(of, dsi_of_match);
3740
3741 static int panel_simple_dsi_probe(struct mipi_dsi_device *dsi)
3742 {
3743         const struct panel_desc_dsi *desc;
3744         const struct of_device_id *id;
3745         int err;
3746
3747         id = of_match_node(dsi_of_match, dsi->dev.of_node);
3748         if (!id)
3749                 return -ENODEV;
3750
3751         desc = id->data;
3752
3753         err = panel_simple_probe(&dsi->dev, &desc->desc);
3754         if (err < 0)
3755                 return err;
3756
3757         dsi->mode_flags = desc->flags;
3758         dsi->format = desc->format;
3759         dsi->lanes = desc->lanes;
3760
3761         err = mipi_dsi_attach(dsi);
3762         if (err) {
3763                 struct panel_simple *panel = dev_get_drvdata(&dsi->dev);
3764
3765                 drm_panel_remove(&panel->base);
3766         }
3767
3768         return err;
3769 }
3770
3771 static int panel_simple_dsi_remove(struct mipi_dsi_device *dsi)
3772 {
3773         int err;
3774
3775         err = mipi_dsi_detach(dsi);
3776         if (err < 0)
3777                 dev_err(&dsi->dev, "failed to detach from DSI host: %d\n", err);
3778
3779         return panel_simple_remove(&dsi->dev);
3780 }
3781
3782 static void panel_simple_dsi_shutdown(struct mipi_dsi_device *dsi)
3783 {
3784         panel_simple_shutdown(&dsi->dev);
3785 }
3786
3787 static struct mipi_dsi_driver panel_simple_dsi_driver = {
3788         .driver = {
3789                 .name = "panel-simple-dsi",
3790                 .of_match_table = dsi_of_match,
3791         },
3792         .probe = panel_simple_dsi_probe,
3793         .remove = panel_simple_dsi_remove,
3794         .shutdown = panel_simple_dsi_shutdown,
3795 };
3796
3797 static int __init panel_simple_init(void)
3798 {
3799         int err;
3800
3801         err = platform_driver_register(&panel_simple_platform_driver);
3802         if (err < 0)
3803                 return err;
3804
3805         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI)) {
3806                 err = mipi_dsi_driver_register(&panel_simple_dsi_driver);
3807                 if (err < 0)
3808                         return err;
3809         }
3810
3811         return 0;
3812 }
3813 module_init(panel_simple_init);
3814
3815 static void __exit panel_simple_exit(void)
3816 {
3817         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI))
3818                 mipi_dsi_driver_unregister(&panel_simple_dsi_driver);
3819
3820         platform_driver_unregister(&panel_simple_platform_driver);
3821 }
3822 module_exit(panel_simple_exit);
3823
3824 MODULE_AUTHOR("Thierry Reding <treding@nvidia.com>");
3825 MODULE_DESCRIPTION("DRM Driver for Simple Panels");
3826 MODULE_LICENSE("GPL and additional rights");