drivers/infiniband/hw/qedr/qedr.h

   1 /* QLogic qedr NIC Driver
   2  * Copyright (c) 2015-2016  QLogic Corporation
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and /or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef __QEDR_H__
  33 #define __QEDR_H__
  34
  35 #include <linux/pci.h>
  36 #include <rdma/ib_addr.h>
  37 #include <linux/qed/qed_if.h>
  38 #include <linux/qed/qed_chain.h>
  39 #include <linux/qed/qed_roce_if.h>
  40 #include <linux/qed/qede_roce.h>
  41 #include "qedr_hsi.h"
  42
  43 #define QEDR_MODULE_VERSION     "8.10.10.0"
  44 #define QEDR_NODE_DESC "QLogic 579xx RoCE HCA"
  45 #define DP_NAME(dev) ((dev)->ibdev.name)
  46
  47 #define DP_DEBUG(dev, module, fmt, ...)                                 \
  48         pr_debug("(%s) " module ": " fmt,                               \
  49                  DP_NAME(dev) ? DP_NAME(dev) : "", ## __VA_ARGS__)
  50
  51 #define QEDR_MSG_INIT "INIT"
  52 #define QEDR_MSG_MISC "MISC"
  53 #define QEDR_MSG_CQ   "  CQ"
  54 #define QEDR_MSG_MR   "  MR"
  55 #define QEDR_MSG_RQ   "  RQ"
  56 #define QEDR_MSG_SQ   "  SQ"
  57 #define QEDR_MSG_QP   "  QP"
  58 #define QEDR_MSG_GSI  " GSI"
  59
  60 #define QEDR_CQ_MAGIC_NUMBER   (0x11223344)
  61
  62 struct qedr_dev;
  63
  64 struct qedr_cnq {
  65         struct qedr_dev         *dev;
  66         struct qed_chain        pbl;
  67         struct qed_sb_info      *sb;
  68         char                    name[32];
  69         u64                     n_comp;
  70         __le16                  *hw_cons_ptr;
  71         u8                      index;
  72 };
  73
  74 #define QEDR_MAX_SGID 128
  75
  76 struct qedr_device_attr {
  77         u32     vendor_id;
  78         u32     vendor_part_id;
  79         u32     hw_ver;
  80         u64     fw_ver;
  81         u64     node_guid;
  82         u64     sys_image_guid;
  83         u8      max_cnq;
  84         u8      max_sge;
  85         u16     max_inline;
  86         u32     max_sqe;
  87         u32     max_rqe;
  88         u8      max_qp_resp_rd_atomic_resc;
  89         u8      max_qp_req_rd_atomic_resc;
  90         u64     max_dev_resp_rd_atomic_resc;
  91         u32     max_cq;
  92         u32     max_qp;
  93         u32     max_mr;
  94         u64     max_mr_size;
  95         u32     max_cqe;
  96         u32     max_mw;
  97         u32     max_fmr;
  98         u32     max_mr_mw_fmr_pbl;
  99         u64     max_mr_mw_fmr_size;
 100         u32     max_pd;
 101         u32     max_ah;
 102         u8      max_pkey;
 103         u32     max_srq;
 104         u32     max_srq_wr;
 105         u8      max_srq_sge;
 106         u8      max_stats_queues;
 107         u32     dev_caps;
 108
 109         u64     page_size_caps;
 110         u8      dev_ack_delay;
 111         u32     reserved_lkey;
 112         u32     bad_pkey_counter;
 113         struct qed_rdma_events events;
 114 };
 115
 116 struct qedr_dev {
 117         struct ib_device        ibdev;
 118         struct qed_dev          *cdev;
 119         struct pci_dev          *pdev;
 120         struct net_device       *ndev;
 121
 122         enum ib_atomic_cap      atomic_cap;
 123
 124         void *rdma_ctx;
 125         struct qedr_device_attr attr;
 126
 127         const struct qed_rdma_ops *ops;
 128         struct qed_int_info     int_info;
 129
 130         struct qed_sb_info      *sb_array;
 131         struct qedr_cnq         *cnq_array;
 132         int                     num_cnq;
 133         int                     sb_start;
 134
 135         void __iomem            *db_addr;
 136         u64                     db_phys_addr;
 137         u32                     db_size;
 138         u16                     dpi;
 139
 140         union ib_gid *sgid_tbl;
 141
 142         /* Lock for sgid table */
 143         spinlock_t sgid_lock;
 144
 145         u64                     guid;
 146
 147         u32                     dp_module;
 148         u8                      dp_level;
 149         u8                      num_hwfns;
 150         uint                    wq_multiplier;
 151         u8                      gsi_ll2_mac_address[ETH_ALEN];
 152         int                     gsi_qp_created;
 153         struct qedr_cq          *gsi_sqcq;
 154         struct qedr_cq          *gsi_rqcq;
 155         struct qedr_qp          *gsi_qp;
 156 };
 157
 158 #define QEDR_MAX_SQ_PBL                 (0x8000)
 159 #define QEDR_MAX_SQ_PBL_ENTRIES         (0x10000 / sizeof(void *))
 160 #define QEDR_SQE_ELEMENT_SIZE           (sizeof(struct rdma_sq_sge))
 161 #define QEDR_MAX_SQE_ELEMENTS_PER_SQE   (ROCE_REQ_MAX_SINGLE_SQ_WQE_SIZE / \
 162                                          QEDR_SQE_ELEMENT_SIZE)
 163 #define QEDR_MAX_SQE_ELEMENTS_PER_PAGE  ((RDMA_RING_PAGE_SIZE) / \
 164                                          QEDR_SQE_ELEMENT_SIZE)
 165 #define QEDR_MAX_SQE                    ((QEDR_MAX_SQ_PBL_ENTRIES) *\
 166                                          (RDMA_RING_PAGE_SIZE) / \
 167                                          (QEDR_SQE_ELEMENT_SIZE) /\
 168                                          (QEDR_MAX_SQE_ELEMENTS_PER_SQE))
 169 /* RQ */
 170 #define QEDR_MAX_RQ_PBL                 (0x2000)
 171 #define QEDR_MAX_RQ_PBL_ENTRIES         (0x10000 / sizeof(void *))
 172 #define QEDR_RQE_ELEMENT_SIZE           (sizeof(struct rdma_rq_sge))
 173 #define QEDR_MAX_RQE_ELEMENTS_PER_RQE   (RDMA_MAX_SGE_PER_RQ_WQE)
 174 #define QEDR_MAX_RQE_ELEMENTS_PER_PAGE  ((RDMA_RING_PAGE_SIZE) / \
 175                                          QEDR_RQE_ELEMENT_SIZE)
 176 #define QEDR_MAX_RQE                    ((QEDR_MAX_RQ_PBL_ENTRIES) *\
 177                                          (RDMA_RING_PAGE_SIZE) / \
 178                                          (QEDR_RQE_ELEMENT_SIZE) /\
 179                                          (QEDR_MAX_RQE_ELEMENTS_PER_RQE))
 180
 181 #define QEDR_CQE_SIZE   (sizeof(union rdma_cqe))
 182 #define QEDR_MAX_CQE_PBL_SIZE (512 * 1024)
 183 #define QEDR_MAX_CQE_PBL_ENTRIES (((QEDR_MAX_CQE_PBL_SIZE) / \
 184                                   sizeof(u64)) - 1)
 185 #define QEDR_MAX_CQES ((u32)((QEDR_MAX_CQE_PBL_ENTRIES) * \
 186                              (QED_CHAIN_PAGE_SIZE) / QEDR_CQE_SIZE))
 187
 188 #define QEDR_ROCE_MAX_CNQ_SIZE          (0x4000)
 189
 190 #define QEDR_MAX_PORT                   (1)
 191
 192 #define QEDR_UVERBS(CMD_NAME) (1ull << IB_USER_VERBS_CMD_##CMD_NAME)
 193
 194 #define QEDR_ROCE_PKEY_MAX 1
 195 #define QEDR_ROCE_PKEY_TABLE_LEN 1
 196 #define QEDR_ROCE_PKEY_DEFAULT 0xffff
 197
 198 struct qedr_pbl {
 199         struct list_head list_entry;
 200         void *va;
 201         dma_addr_t pa;
 202 };
 203
 204 struct qedr_ucontext {
 205         struct ib_ucontext ibucontext;
 206         struct qedr_dev *dev;
 207         struct qedr_pd *pd;
 208         u64 dpi_addr;
 209         u64 dpi_phys_addr;
 210         u32 dpi_size;
 211         u16 dpi;
 212
 213         struct list_head mm_head;
 214
 215         /* Lock to protect mm list */
 216         struct mutex mm_list_lock;
 217 };
 218
 219 union db_prod64 {
 220         struct rdma_pwm_val32_data data;
 221         u64 raw;
 222 };
 223
 224 enum qedr_cq_type {
 225         QEDR_CQ_TYPE_GSI,
 226         QEDR_CQ_TYPE_KERNEL,
 227         QEDR_CQ_TYPE_USER,
 228 };
 229
 230 struct qedr_pbl_info {
 231         u32 num_pbls;
 232         u32 num_pbes;
 233         u32 pbl_size;
 234         u32 pbe_size;
 235         bool two_layered;
 236 };
 237
 238 struct qedr_userq {
 239         struct ib_umem *umem;
 240         struct qedr_pbl_info pbl_info;
 241         struct qedr_pbl *pbl_tbl;
 242         u64 buf_addr;
 243         size_t buf_len;
 244 };
 245
 246 struct qedr_cq {
 247         struct ib_cq ibcq;
 248
 249         enum qedr_cq_type cq_type;
 250         u32 sig;
 251
 252         u16 icid;
 253
 254         /* Lock to protect multiplem CQ's */
 255         spinlock_t cq_lock;
 256         u8 arm_flags;
 257         struct qed_chain pbl;
 258
 259         void __iomem *db_addr;
 260         union db_prod64 db;
 261
 262         u8 pbl_toggle;
 263         union rdma_cqe *latest_cqe;
 264         union rdma_cqe *toggle_cqe;
 265
 266         u32 cq_cons;
 267
 268         struct qedr_userq q;
 269 };
 270
 271 struct qedr_pd {
 272         struct ib_pd ibpd;
 273         u32 pd_id;
 274         struct qedr_ucontext *uctx;
 275 };
 276
 277 struct qedr_mm {
 278         struct {
 279                 u64 phy_addr;
 280                 unsigned long len;
 281         } key;
 282         struct list_head entry;
 283 };
 284
 285 union db_prod32 {
 286         struct rdma_pwm_val16_data data;
 287         u32 raw;
 288 };
 289
 290 struct qedr_qp_hwq_info {
 291         /* WQE Elements */
 292         struct qed_chain pbl;
 293         u64 p_phys_addr_tbl;
 294         u32 max_sges;
 295
 296         /* WQE */
 297         u16 prod;
 298         u16 cons;
 299         u16 wqe_cons;
 300         u16 gsi_cons;
 301         u16 max_wr;
 302
 303         /* DB */
 304         void __iomem *db;
 305         union db_prod32 db_data;
 306 };
 307
 308 #define QEDR_INC_SW_IDX(p_info, index)                                  \
 309         do {                                                            \
 310                 p_info->index = (p_info->index + 1) &                   \
 311                                 qed_chain_get_capacity(p_info->pbl)     \
 312         } while (0)
 313
 314 enum qedr_qp_err_bitmap {
 315         QEDR_QP_ERR_SQ_FULL = 1,
 316         QEDR_QP_ERR_RQ_FULL = 2,
 317         QEDR_QP_ERR_BAD_SR = 4,
 318         QEDR_QP_ERR_BAD_RR = 8,
 319         QEDR_QP_ERR_SQ_PBL_FULL = 16,
 320         QEDR_QP_ERR_RQ_PBL_FULL = 32,
 321 };
 322
 323 struct qedr_qp {
 324         struct ib_qp ibqp;      /* must be first */
 325         struct qedr_dev *dev;
 326
 327         struct qedr_qp_hwq_info sq;
 328         struct qedr_qp_hwq_info rq;
 329
 330         u32 max_inline_data;
 331
 332         /* Lock for QP's */
 333         spinlock_t q_lock;
 334         struct qedr_cq *sq_cq;
 335         struct qedr_cq *rq_cq;
 336         struct qedr_srq *srq;
 337         enum qed_roce_qp_state state;
 338         u32 id;
 339         struct qedr_pd *pd;
 340         enum ib_qp_type qp_type;
 341         struct qed_rdma_qp *qed_qp;
 342         u32 qp_id;
 343         u16 icid;
 344         u16 mtu;
 345         int sgid_idx;
 346         u32 rq_psn;
 347         u32 sq_psn;
 348         u32 qkey;
 349         u32 dest_qp_num;
 350
 351         /* Relevant to qps created from kernel space only (ULPs) */
 352         u8 prev_wqe_size;
 353         u16 wqe_cons;
 354         u32 err_bitmap;
 355         bool signaled;
 356
 357         /* SQ shadow */
 358         struct {
 359                 u64 wr_id;
 360                 enum ib_wc_opcode opcode;
 361                 u32 bytes_len;
 362                 u8 wqe_size;
 363                 bool signaled;
 364                 dma_addr_t icrc_mapping;
 365                 u32 *icrc;
 366                 struct qedr_mr *mr;
 367         } *wqe_wr_id;
 368
 369         /* RQ shadow */
 370         struct {
 371                 u64 wr_id;
 372                 struct ib_sge sg_list[RDMA_MAX_SGE_PER_RQ_WQE];
 373                 u8 wqe_size;
 374
 375                 u8 smac[ETH_ALEN];
 376                 u16 vlan_id;
 377                 int rc;
 378         } *rqe_wr_id;
 379
 380         /* Relevant to qps created from user space only (applications) */
 381         struct qedr_userq usq;
 382         struct qedr_userq urq;
 383 };
 384
 385 struct qedr_ah {
 386         struct ib_ah ibah;
 387         struct ib_ah_attr attr;
 388 };
 389
 390 enum qedr_mr_type {
 391         QEDR_MR_USER,
 392         QEDR_MR_KERNEL,
 393         QEDR_MR_DMA,
 394         QEDR_MR_FRMR,
 395 };
 396
 397 struct mr_info {
 398         struct qedr_pbl *pbl_table;
 399         struct qedr_pbl_info pbl_info;
 400         struct list_head free_pbl_list;
 401         struct list_head inuse_pbl_list;
 402         u32 completed;
 403         u32 completed_handled;
 404 };
 405
 406 struct qedr_mr {
 407         struct ib_mr ibmr;
 408         struct ib_umem *umem;
 409
 410         struct qed_rdma_register_tid_in_params hw_mr;
 411         enum qedr_mr_type type;
 412
 413         struct qedr_dev *dev;
 414         struct mr_info info;
 415
 416         u64 *pages;
 417         u32 npages;
 418 };
 419
 420 #define SET_FIELD2(value, name, flag) ((value) |= ((flag) << (name ## _SHIFT)))
 421
 422 #define QEDR_RESP_IMM   (RDMA_CQE_RESPONDER_IMM_FLG_MASK << \
 423                          RDMA_CQE_RESPONDER_IMM_FLG_SHIFT)
 424 #define QEDR_RESP_RDMA  (RDMA_CQE_RESPONDER_RDMA_FLG_MASK << \
 425                          RDMA_CQE_RESPONDER_RDMA_FLG_SHIFT)
 426 #define QEDR_RESP_RDMA_IMM (QEDR_RESP_IMM | QEDR_RESP_RDMA)
 427
 428 static inline void qedr_inc_sw_cons(struct qedr_qp_hwq_info *info)
 429 {
 430         info->cons = (info->cons + 1) % info->max_wr;
 431         info->wqe_cons++;
 432 }
 433
 434 static inline void qedr_inc_sw_prod(struct qedr_qp_hwq_info *info)
 435 {
 436         info->prod = (info->prod + 1) % info->max_wr;
 437 }
 438
 439 static inline int qedr_get_dmac(struct qedr_dev *dev,
 440                                 struct ib_ah_attr *ah_attr, u8 *mac_addr)
 441 {
 442         union ib_gid zero_sgid = { { 0 } };
 443         struct in6_addr in6;
 444
 445         if (!memcmp(&ah_attr->grh.dgid, &zero_sgid, sizeof(union ib_gid))) {
 446                 DP_ERR(dev, "Local port GID not supported\n");
 447                 eth_zero_addr(mac_addr);
 448                 return -EINVAL;
 449         }
 450
 451         memcpy(&in6, ah_attr->grh.dgid.raw, sizeof(in6));
 452         ether_addr_copy(mac_addr, ah_attr->dmac);
 453
 454         return 0;
 455 }
 456
 457 static inline
 458 struct qedr_ucontext *get_qedr_ucontext(struct ib_ucontext *ibucontext)
 459 {
 460         return container_of(ibucontext, struct qedr_ucontext, ibucontext);
 461 }
 462
 463 static inline struct qedr_dev *get_qedr_dev(struct ib_device *ibdev)
 464 {
 465         return container_of(ibdev, struct qedr_dev, ibdev);
 466 }
 467
 468 static inline struct qedr_pd *get_qedr_pd(struct ib_pd *ibpd)
 469 {
 470         return container_of(ibpd, struct qedr_pd, ibpd);
 471 }
 472
 473 static inline struct qedr_cq *get_qedr_cq(struct ib_cq *ibcq)
 474 {
 475         return container_of(ibcq, struct qedr_cq, ibcq);
 476 }
 477
 478 static inline struct qedr_qp *get_qedr_qp(struct ib_qp *ibqp)
 479 {
 480         return container_of(ibqp, struct qedr_qp, ibqp);
 481 }
 482
 483 static inline struct qedr_ah *get_qedr_ah(struct ib_ah *ibah)
 484 {
 485         return container_of(ibah, struct qedr_ah, ibah);
 486 }
 487
 488 static inline struct qedr_mr *get_qedr_mr(struct ib_mr *ibmr)
 489 {
 490         return container_of(ibmr, struct qedr_mr, ibmr);
 491 }
 492 #endif