drivers/iommu/io-pgtable-arm.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * CPU-agnostic ARM page table allocator.
   4  *
   5  * Copyright (C) 2014 ARM Limited
   6  *
   7  * Author: Will Deacon <will.deacon@arm.com>
   8  */
   9
  10 #define pr_fmt(fmt)     "arm-lpae io-pgtable: " fmt
  11
  12 #include <linux/atomic.h>
  13 #include <linux/bitops.h>
  14 #include <linux/io-pgtable.h>
  15 #include <linux/iommu.h>
  16 #include <linux/kernel.h>
  17 #include <linux/sizes.h>
  18 #include <linux/slab.h>
  19 #include <linux/types.h>
  20 #include <linux/dma-mapping.h>
  21
  22 #include <asm/barrier.h>
  23
  24 #define ARM_LPAE_MAX_ADDR_BITS          52
  25 #define ARM_LPAE_S2_MAX_CONCAT_PAGES    16
  26 #define ARM_LPAE_MAX_LEVELS             4
  27
  28 /* Struct accessors */
  29 #define io_pgtable_to_data(x)                                           \
  30         container_of((x), struct arm_lpae_io_pgtable, iop)
  31
  32 #define io_pgtable_ops_to_data(x)                                       \
  33         io_pgtable_to_data(io_pgtable_ops_to_pgtable(x))
  34
  35 /*
  36  * For consistency with the architecture, we always consider
  37  * ARM_LPAE_MAX_LEVELS levels, with the walk starting at level n >=0
  38  */
  39 #define ARM_LPAE_START_LVL(d)           (ARM_LPAE_MAX_LEVELS - (d)->levels)
  40
  41 /*
  42  * Calculate the right shift amount to get to the portion describing level l
  43  * in a virtual address mapped by the pagetable in d.
  44  */
  45 #define ARM_LPAE_LVL_SHIFT(l,d)                                         \
  46         ((((d)->levels - ((l) - ARM_LPAE_START_LVL(d) + 1))             \
  47           * (d)->bits_per_level) + (d)->pg_shift)
  48
  49 #define ARM_LPAE_GRANULE(d)             (1UL << (d)->pg_shift)
  50
  51 #define ARM_LPAE_PAGES_PER_PGD(d)                                       \
  52         DIV_ROUND_UP((d)->pgd_size, ARM_LPAE_GRANULE(d))
  53
  54 /*
  55  * Calculate the index at level l used to map virtual address a using the
  56  * pagetable in d.
  57  */
  58 #define ARM_LPAE_PGD_IDX(l,d)                                           \
  59         ((l) == ARM_LPAE_START_LVL(d) ? ilog2(ARM_LPAE_PAGES_PER_PGD(d)) : 0)
  60
  61 #define ARM_LPAE_LVL_IDX(a,l,d)                                         \
  62         (((u64)(a) >> ARM_LPAE_LVL_SHIFT(l,d)) &                        \
  63          ((1 << ((d)->bits_per_level + ARM_LPAE_PGD_IDX(l,d))) - 1))
  64
  65 /* Calculate the block/page mapping size at level l for pagetable in d. */
  66 #define ARM_LPAE_BLOCK_SIZE(l,d)                                        \
  67         (1ULL << (ilog2(sizeof(arm_lpae_iopte)) +                       \
  68                 ((ARM_LPAE_MAX_LEVELS - (l)) * (d)->bits_per_level)))
  69
  70 /* Page table bits */
  71 #define ARM_LPAE_PTE_TYPE_SHIFT         0
  72 #define ARM_LPAE_PTE_TYPE_MASK          0x3
  73
  74 #define ARM_LPAE_PTE_TYPE_BLOCK         1
  75 #define ARM_LPAE_PTE_TYPE_TABLE         3
  76 #define ARM_LPAE_PTE_TYPE_PAGE          3
  77
  78 #define ARM_LPAE_PTE_ADDR_MASK          GENMASK_ULL(47,12)
  79
  80 #define ARM_LPAE_PTE_NSTABLE            (((arm_lpae_iopte)1) << 63)
  81 #define ARM_LPAE_PTE_XN                 (((arm_lpae_iopte)3) << 53)
  82 #define ARM_LPAE_PTE_AF                 (((arm_lpae_iopte)1) << 10)
  83 #define ARM_LPAE_PTE_SH_NS              (((arm_lpae_iopte)0) << 8)
  84 #define ARM_LPAE_PTE_SH_OS              (((arm_lpae_iopte)2) << 8)
  85 #define ARM_LPAE_PTE_SH_IS              (((arm_lpae_iopte)3) << 8)
  86 #define ARM_LPAE_PTE_NS                 (((arm_lpae_iopte)1) << 5)
  87 #define ARM_LPAE_PTE_VALID              (((arm_lpae_iopte)1) << 0)
  88
  89 #define ARM_LPAE_PTE_ATTR_LO_MASK       (((arm_lpae_iopte)0x3ff) << 2)
  90 /* Ignore the contiguous bit for block splitting */
  91 #define ARM_LPAE_PTE_ATTR_HI_MASK       (((arm_lpae_iopte)6) << 52)
  92 #define ARM_LPAE_PTE_ATTR_MASK          (ARM_LPAE_PTE_ATTR_LO_MASK |    \
  93                                          ARM_LPAE_PTE_ATTR_HI_MASK)
  94 /* Software bit for solving coherency races */
  95 #define ARM_LPAE_PTE_SW_SYNC            (((arm_lpae_iopte)1) << 55)
  96
  97 /* Stage-1 PTE */
  98 #define ARM_LPAE_PTE_AP_UNPRIV          (((arm_lpae_iopte)1) << 6)
  99 #define ARM_LPAE_PTE_AP_RDONLY          (((arm_lpae_iopte)2) << 6)
 100 #define ARM_LPAE_PTE_ATTRINDX_SHIFT     2
 101 #define ARM_LPAE_PTE_nG                 (((arm_lpae_iopte)1) << 11)
 102
 103 /* Stage-2 PTE */
 104 #define ARM_LPAE_PTE_HAP_FAULT          (((arm_lpae_iopte)0) << 6)
 105 #define ARM_LPAE_PTE_HAP_READ           (((arm_lpae_iopte)1) << 6)
 106 #define ARM_LPAE_PTE_HAP_WRITE          (((arm_lpae_iopte)2) << 6)
 107 #define ARM_LPAE_PTE_MEMATTR_OIWB       (((arm_lpae_iopte)0xf) << 2)
 108 #define ARM_LPAE_PTE_MEMATTR_NC         (((arm_lpae_iopte)0x5) << 2)
 109 #define ARM_LPAE_PTE_MEMATTR_DEV        (((arm_lpae_iopte)0x1) << 2)
 110
 111 /* Register bits */
 112 #define ARM_32_LPAE_TCR_EAE             (1 << 31)
 113 #define ARM_64_LPAE_S2_TCR_RES1         (1 << 31)
 114
 115 #define ARM_LPAE_TCR_EPD1               (1 << 23)
 116
 117 #define ARM_LPAE_TCR_TG0_4K             (0 << 14)
 118 #define ARM_LPAE_TCR_TG0_64K            (1 << 14)
 119 #define ARM_LPAE_TCR_TG0_16K            (2 << 14)
 120
 121 #define ARM_LPAE_TCR_SH0_SHIFT          12
 122 #define ARM_LPAE_TCR_SH0_MASK           0x3
 123 #define ARM_LPAE_TCR_SH_NS              0
 124 #define ARM_LPAE_TCR_SH_OS              2
 125 #define ARM_LPAE_TCR_SH_IS              3
 126
 127 #define ARM_LPAE_TCR_ORGN0_SHIFT        10
 128 #define ARM_LPAE_TCR_IRGN0_SHIFT        8
 129 #define ARM_LPAE_TCR_RGN_MASK           0x3
 130 #define ARM_LPAE_TCR_RGN_NC             0
 131 #define ARM_LPAE_TCR_RGN_WBWA           1
 132 #define ARM_LPAE_TCR_RGN_WT             2
 133 #define ARM_LPAE_TCR_RGN_WB             3
 134
 135 #define ARM_LPAE_TCR_SL0_SHIFT          6
 136 #define ARM_LPAE_TCR_SL0_MASK           0x3
 137
 138 #define ARM_LPAE_TCR_T0SZ_SHIFT         0
 139 #define ARM_LPAE_TCR_SZ_MASK            0xf
 140
 141 #define ARM_LPAE_TCR_PS_SHIFT           16
 142 #define ARM_LPAE_TCR_PS_MASK            0x7
 143
 144 #define ARM_LPAE_TCR_IPS_SHIFT          32
 145 #define ARM_LPAE_TCR_IPS_MASK           0x7
 146
 147 #define ARM_LPAE_TCR_PS_32_BIT          0x0ULL
 148 #define ARM_LPAE_TCR_PS_36_BIT          0x1ULL
 149 #define ARM_LPAE_TCR_PS_40_BIT          0x2ULL
 150 #define ARM_LPAE_TCR_PS_42_BIT          0x3ULL
 151 #define ARM_LPAE_TCR_PS_44_BIT          0x4ULL
 152 #define ARM_LPAE_TCR_PS_48_BIT          0x5ULL
 153 #define ARM_LPAE_TCR_PS_52_BIT          0x6ULL
 154
 155 #define ARM_LPAE_MAIR_ATTR_SHIFT(n)     ((n) << 3)
 156 #define ARM_LPAE_MAIR_ATTR_MASK         0xff
 157 #define ARM_LPAE_MAIR_ATTR_DEVICE       0x04
 158 #define ARM_LPAE_MAIR_ATTR_NC           0x44
 159 #define ARM_LPAE_MAIR_ATTR_INC_OWBRWA   0xf4
 160 #define ARM_LPAE_MAIR_ATTR_WBRWA        0xff
 161 #define ARM_LPAE_MAIR_ATTR_IDX_NC       0
 162 #define ARM_LPAE_MAIR_ATTR_IDX_CACHE    1
 163 #define ARM_LPAE_MAIR_ATTR_IDX_DEV      2
 164 #define ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE       3
 165
 166 #define ARM_MALI_LPAE_TTBR_ADRMODE_TABLE (3u << 0)
 167 #define ARM_MALI_LPAE_TTBR_READ_INNER   BIT(2)
 168 #define ARM_MALI_LPAE_TTBR_SHARE_OUTER  BIT(4)
 169
 170 /* IOPTE accessors */
 171 #define iopte_deref(pte,d) __va(iopte_to_paddr(pte, d))
 172
 173 #define iopte_type(pte,l)                                       \
 174         (((pte) >> ARM_LPAE_PTE_TYPE_SHIFT) & ARM_LPAE_PTE_TYPE_MASK)
 175
 176 #define iopte_prot(pte) ((pte) & ARM_LPAE_PTE_ATTR_MASK)
 177
 178 struct arm_lpae_io_pgtable {
 179         struct io_pgtable       iop;
 180
 181         int                     levels;
 182         size_t                  pgd_size;
 183         unsigned long           pg_shift;
 184         unsigned long           bits_per_level;
 185
 186         void                    *pgd;
 187 };
 188
 189 typedef u64 arm_lpae_iopte;
 190
 191 static inline bool iopte_leaf(arm_lpae_iopte pte, int lvl,
 192                               enum io_pgtable_fmt fmt)
 193 {
 194         if (lvl == (ARM_LPAE_MAX_LEVELS - 1) && fmt != ARM_MALI_LPAE)
 195                 return iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_PAGE;
 196
 197         return iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_BLOCK;
 198 }
 199
 200 static arm_lpae_iopte paddr_to_iopte(phys_addr_t paddr,
 201                                      struct arm_lpae_io_pgtable *data)
 202 {
 203         arm_lpae_iopte pte = paddr;
 204
 205         /* Of the bits which overlap, either 51:48 or 15:12 are always RES0 */
 206         return (pte | (pte >> (48 - 12))) & ARM_LPAE_PTE_ADDR_MASK;
 207 }
 208
 209 static phys_addr_t iopte_to_paddr(arm_lpae_iopte pte,
 210                                   struct arm_lpae_io_pgtable *data)
 211 {
 212         u64 paddr = pte & ARM_LPAE_PTE_ADDR_MASK;
 213
 214         if (data->pg_shift < 16)
 215                 return paddr;
 216
 217         /* Rotate the packed high-order bits back to the top */
 218         return (paddr | (paddr << (48 - 12))) & (ARM_LPAE_PTE_ADDR_MASK << 4);
 219 }
 220
 221 static bool selftest_running = false;
 222
 223 static dma_addr_t __arm_lpae_dma_addr(void *pages)
 224 {
 225         return (dma_addr_t)virt_to_phys(pages);
 226 }
 227
 228 static void *__arm_lpae_alloc_pages(size_t size, gfp_t gfp,
 229                                     struct io_pgtable_cfg *cfg)
 230 {
 231         struct device *dev = cfg->iommu_dev;
 232         int order = get_order(size);
 233         struct page *p;
 234         dma_addr_t dma;
 235         void *pages;
 236
 237         VM_BUG_ON((gfp & __GFP_HIGHMEM));
 238         p = alloc_pages_node(dev ? dev_to_node(dev) : NUMA_NO_NODE,
 239                              gfp | __GFP_ZERO, order);
 240         if (!p)
 241                 return NULL;
 242
 243         pages = page_address(p);
 244         if (!cfg->coherent_walk) {
 245                 dma = dma_map_single(dev, pages, size, DMA_TO_DEVICE);
 246                 if (dma_mapping_error(dev, dma))
 247                         goto out_free;
 248                 /*
 249                  * We depend on the IOMMU being able to work with any physical
 250                  * address directly, so if the DMA layer suggests otherwise by
 251                  * translating or truncating them, that bodes very badly...
 252                  */
 253                 if (dma != virt_to_phys(pages))
 254                         goto out_unmap;
 255         }
 256
 257         return pages;
 258
 259 out_unmap:
 260         dev_err(dev, "Cannot accommodate DMA translation for IOMMU page tables\n");
 261         dma_unmap_single(dev, dma, size, DMA_TO_DEVICE);
 262 out_free:
 263         __free_pages(p, order);
 264         return NULL;
 265 }
 266
 267 static void __arm_lpae_free_pages(void *pages, size_t size,
 268                                   struct io_pgtable_cfg *cfg)
 269 {
 270         if (!cfg->coherent_walk)
 271                 dma_unmap_single(cfg->iommu_dev, __arm_lpae_dma_addr(pages),
 272                                  size, DMA_TO_DEVICE);
 273         free_pages((unsigned long)pages, get_order(size));
 274 }
 275
 276 static void __arm_lpae_sync_pte(arm_lpae_iopte *ptep,
 277                                 struct io_pgtable_cfg *cfg)
 278 {
 279         dma_sync_single_for_device(cfg->iommu_dev, __arm_lpae_dma_addr(ptep),
 280                                    sizeof(*ptep), DMA_TO_DEVICE);
 281 }
 282
 283 static void __arm_lpae_set_pte(arm_lpae_iopte *ptep, arm_lpae_iopte pte,
 284                                struct io_pgtable_cfg *cfg)
 285 {
 286         *ptep = pte;
 287
 288         if (!cfg->coherent_walk)
 289                 __arm_lpae_sync_pte(ptep, cfg);
 290 }
 291
 292 static size_t __arm_lpae_unmap(struct arm_lpae_io_pgtable *data,
 293                                unsigned long iova, size_t size, int lvl,
 294                                arm_lpae_iopte *ptep);
 295
 296 static void __arm_lpae_init_pte(struct arm_lpae_io_pgtable *data,
 297                                 phys_addr_t paddr, arm_lpae_iopte prot,
 298                                 int lvl, arm_lpae_iopte *ptep)
 299 {
 300         arm_lpae_iopte pte = prot;
 301
 302         if (data->iop.cfg.quirks & IO_PGTABLE_QUIRK_ARM_NS)
 303                 pte |= ARM_LPAE_PTE_NS;
 304
 305         if (data->iop.fmt != ARM_MALI_LPAE && lvl == ARM_LPAE_MAX_LEVELS - 1)
 306                 pte |= ARM_LPAE_PTE_TYPE_PAGE;
 307         else
 308                 pte |= ARM_LPAE_PTE_TYPE_BLOCK;
 309
 310         if (data->iop.fmt != ARM_MALI_LPAE)
 311                 pte |= ARM_LPAE_PTE_AF;
 312         pte |= ARM_LPAE_PTE_SH_IS;
 313         pte |= paddr_to_iopte(paddr, data);
 314
 315         __arm_lpae_set_pte(ptep, pte, &data->iop.cfg);
 316 }
 317
 318 static int arm_lpae_init_pte(struct arm_lpae_io_pgtable *data,
 319                              unsigned long iova, phys_addr_t paddr,
 320                              arm_lpae_iopte prot, int lvl,
 321                              arm_lpae_iopte *ptep)
 322 {
 323         arm_lpae_iopte pte = *ptep;
 324
 325         if (iopte_leaf(pte, lvl, data->iop.fmt)) {
 326                 /* We require an unmap first */
 327                 WARN_ON(!selftest_running);
 328                 return -EEXIST;
 329         } else if (iopte_type(pte, lvl) == ARM_LPAE_PTE_TYPE_TABLE) {
 330                 /*
 331                  * We need to unmap and free the old table before
 332                  * overwriting it with a block entry.
 333                  */
 334                 arm_lpae_iopte *tblp;
 335                 size_t sz = ARM_LPAE_BLOCK_SIZE(lvl, data);
 336
 337                 tblp = ptep - ARM_LPAE_LVL_IDX(iova, lvl, data);
 338                 if (WARN_ON(__arm_lpae_unmap(data, iova, sz, lvl, tblp) != sz))
 339                         return -EINVAL;
 340         }
 341
 342         __arm_lpae_init_pte(data, paddr, prot, lvl, ptep);
 343         return 0;
 344 }
 345
 346 static arm_lpae_iopte arm_lpae_install_table(arm_lpae_iopte *table,
 347                                              arm_lpae_iopte *ptep,
 348                                              arm_lpae_iopte curr,
 349                                              struct io_pgtable_cfg *cfg)
 350 {
 351         arm_lpae_iopte old, new;
 352
 353         new = __pa(table) | ARM_LPAE_PTE_TYPE_TABLE;
 354         if (cfg->quirks & IO_PGTABLE_QUIRK_ARM_NS)
 355                 new |= ARM_LPAE_PTE_NSTABLE;
 356
 357         /*
 358          * Ensure the table itself is visible before its PTE can be.
 359          * Whilst we could get away with cmpxchg64_release below, this
 360          * doesn't have any ordering semantics when !CONFIG_SMP.
 361          */
 362         dma_wmb();
 363
 364         old = cmpxchg64_relaxed(ptep, curr, new);
 365
 366         if (cfg->coherent_walk || (old & ARM_LPAE_PTE_SW_SYNC))
 367                 return old;
 368
 369         /* Even if it's not ours, there's no point waiting; just kick it */
 370         __arm_lpae_sync_pte(ptep, cfg);
 371         if (old == curr)
 372                 WRITE_ONCE(*ptep, new | ARM_LPAE_PTE_SW_SYNC);
 373
 374         return old;
 375 }
 376
 377 static int __arm_lpae_map(struct arm_lpae_io_pgtable *data, unsigned long iova,
 378                           phys_addr_t paddr, size_t size, arm_lpae_iopte prot,
 379                           int lvl, arm_lpae_iopte *ptep)
 380 {
 381         arm_lpae_iopte *cptep, pte;
 382         size_t block_size = ARM_LPAE_BLOCK_SIZE(lvl, data);
 383         size_t tblsz = ARM_LPAE_GRANULE(data);
 384         struct io_pgtable_cfg *cfg = &data->iop.cfg;
 385
 386         /* Find our entry at the current level */
 387         ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
 388
 389         /* If we can install a leaf entry at this level, then do so */
 390         if (size == block_size && (size & cfg->pgsize_bitmap))
 391                 return arm_lpae_init_pte(data, iova, paddr, prot, lvl, ptep);
 392
 393         /* We can't allocate tables at the final level */
 394         if (WARN_ON(lvl >= ARM_LPAE_MAX_LEVELS - 1))
 395                 return -EINVAL;
 396
 397         /* Grab a pointer to the next level */
 398         pte = READ_ONCE(*ptep);
 399         if (!pte) {
 400                 cptep = __arm_lpae_alloc_pages(tblsz, GFP_ATOMIC, cfg);
 401                 if (!cptep)
 402                         return -ENOMEM;
 403
 404                 pte = arm_lpae_install_table(cptep, ptep, 0, cfg);
 405                 if (pte)
 406                         __arm_lpae_free_pages(cptep, tblsz, cfg);
 407         } else if (!cfg->coherent_walk && !(pte & ARM_LPAE_PTE_SW_SYNC)) {
 408                 __arm_lpae_sync_pte(ptep, cfg);
 409         }
 410
 411         if (pte && !iopte_leaf(pte, lvl, data->iop.fmt)) {
 412                 cptep = iopte_deref(pte, data);
 413         } else if (pte) {
 414                 /* We require an unmap first */
 415                 WARN_ON(!selftest_running);
 416                 return -EEXIST;
 417         }
 418
 419         /* Rinse, repeat */
 420         return __arm_lpae_map(data, iova, paddr, size, prot, lvl + 1, cptep);
 421 }
 422
 423 static arm_lpae_iopte arm_lpae_prot_to_pte(struct arm_lpae_io_pgtable *data,
 424                                            int prot)
 425 {
 426         arm_lpae_iopte pte;
 427
 428         if (data->iop.fmt == ARM_64_LPAE_S1 ||
 429             data->iop.fmt == ARM_32_LPAE_S1) {
 430                 pte = ARM_LPAE_PTE_nG;
 431                 if (!(prot & IOMMU_WRITE) && (prot & IOMMU_READ))
 432                         pte |= ARM_LPAE_PTE_AP_RDONLY;
 433                 if (!(prot & IOMMU_PRIV))
 434                         pte |= ARM_LPAE_PTE_AP_UNPRIV;
 435         } else {
 436                 pte = ARM_LPAE_PTE_HAP_FAULT;
 437                 if (prot & IOMMU_READ)
 438                         pte |= ARM_LPAE_PTE_HAP_READ;
 439                 if (prot & IOMMU_WRITE)
 440                         pte |= ARM_LPAE_PTE_HAP_WRITE;
 441         }
 442
 443         /*
 444          * Note that this logic is structured to accommodate Mali LPAE
 445          * having stage-1-like attributes but stage-2-like permissions.
 446          */
 447         if (data->iop.fmt == ARM_64_LPAE_S2 ||
 448             data->iop.fmt == ARM_32_LPAE_S2) {
 449                 if (prot & IOMMU_MMIO)
 450                         pte |= ARM_LPAE_PTE_MEMATTR_DEV;
 451                 else if (prot & IOMMU_CACHE)
 452                         pte |= ARM_LPAE_PTE_MEMATTR_OIWB;
 453                 else
 454                         pte |= ARM_LPAE_PTE_MEMATTR_NC;
 455         } else {
 456                 if (prot & IOMMU_MMIO)
 457                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_DEV
 458                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
 459                 else if (prot & IOMMU_CACHE)
 460                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_CACHE
 461                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
 462                 else if (prot & IOMMU_QCOM_SYS_CACHE)
 463                         pte |= (ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE
 464                                 << ARM_LPAE_PTE_ATTRINDX_SHIFT);
 465         }
 466
 467         if (prot & IOMMU_NOEXEC)
 468                 pte |= ARM_LPAE_PTE_XN;
 469
 470         return pte;
 471 }
 472
 473 static int arm_lpae_map(struct io_pgtable_ops *ops, unsigned long iova,
 474                         phys_addr_t paddr, size_t size, int iommu_prot)
 475 {
 476         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
 477         arm_lpae_iopte *ptep = data->pgd;
 478         int ret, lvl = ARM_LPAE_START_LVL(data);
 479         arm_lpae_iopte prot;
 480
 481         /* If no access, then nothing to do */
 482         if (!(iommu_prot & (IOMMU_READ | IOMMU_WRITE)))
 483                 return 0;
 484
 485         if (WARN_ON(iova >= (1ULL << data->iop.cfg.ias) ||
 486                     paddr >= (1ULL << data->iop.cfg.oas)))
 487                 return -ERANGE;
 488
 489         prot = arm_lpae_prot_to_pte(data, iommu_prot);
 490         ret = __arm_lpae_map(data, iova, paddr, size, prot, lvl, ptep);
 491         /*
 492          * Synchronise all PTE updates for the new mapping before there's
 493          * a chance for anything to kick off a table walk for the new iova.
 494          */
 495         wmb();
 496
 497         return ret;
 498 }
 499
 500 static void __arm_lpae_free_pgtable(struct arm_lpae_io_pgtable *data, int lvl,
 501                                     arm_lpae_iopte *ptep)
 502 {
 503         arm_lpae_iopte *start, *end;
 504         unsigned long table_size;
 505
 506         if (lvl == ARM_LPAE_START_LVL(data))
 507                 table_size = data->pgd_size;
 508         else
 509                 table_size = ARM_LPAE_GRANULE(data);
 510
 511         start = ptep;
 512
 513         /* Only leaf entries at the last level */
 514         if (lvl == ARM_LPAE_MAX_LEVELS - 1)
 515                 end = ptep;
 516         else
 517                 end = (void *)ptep + table_size;
 518
 519         while (ptep != end) {
 520                 arm_lpae_iopte pte = *ptep++;
 521
 522                 if (!pte || iopte_leaf(pte, lvl, data->iop.fmt))
 523                         continue;
 524
 525                 __arm_lpae_free_pgtable(data, lvl + 1, iopte_deref(pte, data));
 526         }
 527
 528         __arm_lpae_free_pages(start, table_size, &data->iop.cfg);
 529 }
 530
 531 static void arm_lpae_free_pgtable(struct io_pgtable *iop)
 532 {
 533         struct arm_lpae_io_pgtable *data = io_pgtable_to_data(iop);
 534
 535         __arm_lpae_free_pgtable(data, ARM_LPAE_START_LVL(data), data->pgd);
 536         kfree(data);
 537 }
 538
 539 static size_t arm_lpae_split_blk_unmap(struct arm_lpae_io_pgtable *data,
 540                                        unsigned long iova, size_t size,
 541                                        arm_lpae_iopte blk_pte, int lvl,
 542                                        arm_lpae_iopte *ptep)
 543 {
 544         struct io_pgtable_cfg *cfg = &data->iop.cfg;
 545         arm_lpae_iopte pte, *tablep;
 546         phys_addr_t blk_paddr;
 547         size_t tablesz = ARM_LPAE_GRANULE(data);
 548         size_t split_sz = ARM_LPAE_BLOCK_SIZE(lvl, data);
 549         int i, unmap_idx = -1;
 550
 551         if (WARN_ON(lvl == ARM_LPAE_MAX_LEVELS))
 552                 return 0;
 553
 554         tablep = __arm_lpae_alloc_pages(tablesz, GFP_ATOMIC, cfg);
 555         if (!tablep)
 556                 return 0; /* Bytes unmapped */
 557
 558         if (size == split_sz)
 559                 unmap_idx = ARM_LPAE_LVL_IDX(iova, lvl, data);
 560
 561         blk_paddr = iopte_to_paddr(blk_pte, data);
 562         pte = iopte_prot(blk_pte);
 563
 564         for (i = 0; i < tablesz / sizeof(pte); i++, blk_paddr += split_sz) {
 565                 /* Unmap! */
 566                 if (i == unmap_idx)
 567                         continue;
 568
 569                 __arm_lpae_init_pte(data, blk_paddr, pte, lvl, &tablep[i]);
 570         }
 571
 572         pte = arm_lpae_install_table(tablep, ptep, blk_pte, cfg);
 573         if (pte != blk_pte) {
 574                 __arm_lpae_free_pages(tablep, tablesz, cfg);
 575                 /*
 576                  * We may race against someone unmapping another part of this
 577                  * block, but anything else is invalid. We can't misinterpret
 578                  * a page entry here since we're never at the last level.
 579                  */
 580                 if (iopte_type(pte, lvl - 1) != ARM_LPAE_PTE_TYPE_TABLE)
 581                         return 0;
 582
 583                 tablep = iopte_deref(pte, data);
 584         } else if (unmap_idx >= 0) {
 585                 io_pgtable_tlb_add_flush(&data->iop, iova, size, size, true);
 586                 return size;
 587         }
 588
 589         return __arm_lpae_unmap(data, iova, size, lvl, tablep);
 590 }
 591
 592 static size_t __arm_lpae_unmap(struct arm_lpae_io_pgtable *data,
 593                                unsigned long iova, size_t size, int lvl,
 594                                arm_lpae_iopte *ptep)
 595 {
 596         arm_lpae_iopte pte;
 597         struct io_pgtable *iop = &data->iop;
 598
 599         /* Something went horribly wrong and we ran out of page table */
 600         if (WARN_ON(lvl == ARM_LPAE_MAX_LEVELS))
 601                 return 0;
 602
 603         ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
 604         pte = READ_ONCE(*ptep);
 605         if (WARN_ON(!pte))
 606                 return 0;
 607
 608         /* If the size matches this level, we're in the right place */
 609         if (size == ARM_LPAE_BLOCK_SIZE(lvl, data)) {
 610                 __arm_lpae_set_pte(ptep, 0, &iop->cfg);
 611
 612                 if (!iopte_leaf(pte, lvl, iop->fmt)) {
 613                         /* Also flush any partial walks */
 614                         io_pgtable_tlb_flush_walk(iop, iova, size,
 615                                                   ARM_LPAE_GRANULE(data));
 616                         ptep = iopte_deref(pte, data);
 617                         __arm_lpae_free_pgtable(data, lvl + 1, ptep);
 618                 } else if (iop->cfg.quirks & IO_PGTABLE_QUIRK_NON_STRICT) {
 619                         /*
 620                          * Order the PTE update against queueing the IOVA, to
 621                          * guarantee that a flush callback from a different CPU
 622                          * has observed it before the TLBIALL can be issued.
 623                          */
 624                         smp_wmb();
 625                 } else {
 626                         io_pgtable_tlb_add_flush(iop, iova, size, size, true);
 627                 }
 628
 629                 return size;
 630         } else if (iopte_leaf(pte, lvl, iop->fmt)) {
 631                 /*
 632                  * Insert a table at the next level to map the old region,
 633                  * minus the part we want to unmap
 634                  */
 635                 return arm_lpae_split_blk_unmap(data, iova, size, pte,
 636                                                 lvl + 1, ptep);
 637         }
 638
 639         /* Keep on walkin' */
 640         ptep = iopte_deref(pte, data);
 641         return __arm_lpae_unmap(data, iova, size, lvl + 1, ptep);
 642 }
 643
 644 static size_t arm_lpae_unmap(struct io_pgtable_ops *ops, unsigned long iova,
 645                              size_t size)
 646 {
 647         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
 648         arm_lpae_iopte *ptep = data->pgd;
 649         int lvl = ARM_LPAE_START_LVL(data);
 650
 651         if (WARN_ON(iova >= (1ULL << data->iop.cfg.ias)))
 652                 return 0;
 653
 654         return __arm_lpae_unmap(data, iova, size, lvl, ptep);
 655 }
 656
 657 static phys_addr_t arm_lpae_iova_to_phys(struct io_pgtable_ops *ops,
 658                                          unsigned long iova)
 659 {
 660         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
 661         arm_lpae_iopte pte, *ptep = data->pgd;
 662         int lvl = ARM_LPAE_START_LVL(data);
 663
 664         do {
 665                 /* Valid IOPTE pointer? */
 666                 if (!ptep)
 667                         return 0;
 668
 669                 /* Grab the IOPTE we're interested in */
 670                 ptep += ARM_LPAE_LVL_IDX(iova, lvl, data);
 671                 pte = READ_ONCE(*ptep);
 672
 673                 /* Valid entry? */
 674                 if (!pte)
 675                         return 0;
 676
 677                 /* Leaf entry? */
 678                 if (iopte_leaf(pte, lvl, data->iop.fmt))
 679                         goto found_translation;
 680
 681                 /* Take it to the next level */
 682                 ptep = iopte_deref(pte, data);
 683         } while (++lvl < ARM_LPAE_MAX_LEVELS);
 684
 685         /* Ran out of page tables to walk */
 686         return 0;
 687
 688 found_translation:
 689         iova &= (ARM_LPAE_BLOCK_SIZE(lvl, data) - 1);
 690         return iopte_to_paddr(pte, data) | iova;
 691 }
 692
 693 static void arm_lpae_restrict_pgsizes(struct io_pgtable_cfg *cfg)
 694 {
 695         unsigned long granule, page_sizes;
 696         unsigned int max_addr_bits = 48;
 697
 698         /*
 699          * We need to restrict the supported page sizes to match the
 700          * translation regime for a particular granule. Aim to match
 701          * the CPU page size if possible, otherwise prefer smaller sizes.
 702          * While we're at it, restrict the block sizes to match the
 703          * chosen granule.
 704          */
 705         if (cfg->pgsize_bitmap & PAGE_SIZE)
 706                 granule = PAGE_SIZE;
 707         else if (cfg->pgsize_bitmap & ~PAGE_MASK)
 708                 granule = 1UL << __fls(cfg->pgsize_bitmap & ~PAGE_MASK);
 709         else if (cfg->pgsize_bitmap & PAGE_MASK)
 710                 granule = 1UL << __ffs(cfg->pgsize_bitmap & PAGE_MASK);
 711         else
 712                 granule = 0;
 713
 714         switch (granule) {
 715         case SZ_4K:
 716                 page_sizes = (SZ_4K | SZ_2M | SZ_1G);
 717                 break;
 718         case SZ_16K:
 719                 page_sizes = (SZ_16K | SZ_32M);
 720                 break;
 721         case SZ_64K:
 722                 max_addr_bits = 52;
 723                 page_sizes = (SZ_64K | SZ_512M);
 724                 if (cfg->oas > 48)
 725                         page_sizes |= 1ULL << 42; /* 4TB */
 726                 break;
 727         default:
 728                 page_sizes = 0;
 729         }
 730
 731         cfg->pgsize_bitmap &= page_sizes;
 732         cfg->ias = min(cfg->ias, max_addr_bits);
 733         cfg->oas = min(cfg->oas, max_addr_bits);
 734 }
 735
 736 static struct arm_lpae_io_pgtable *
 737 arm_lpae_alloc_pgtable(struct io_pgtable_cfg *cfg)
 738 {
 739         unsigned long va_bits, pgd_bits;
 740         struct arm_lpae_io_pgtable *data;
 741
 742         arm_lpae_restrict_pgsizes(cfg);
 743
 744         if (!(cfg->pgsize_bitmap & (SZ_4K | SZ_16K | SZ_64K)))
 745                 return NULL;
 746
 747         if (cfg->ias > ARM_LPAE_MAX_ADDR_BITS)
 748                 return NULL;
 749
 750         if (cfg->oas > ARM_LPAE_MAX_ADDR_BITS)
 751                 return NULL;
 752
 753         if (!selftest_running && cfg->iommu_dev->dma_pfn_offset) {
 754                 dev_err(cfg->iommu_dev, "Cannot accommodate DMA offset for IOMMU page tables\n");
 755                 return NULL;
 756         }
 757
 758         data = kmalloc(sizeof(*data), GFP_KERNEL);
 759         if (!data)
 760                 return NULL;
 761
 762         data->pg_shift = __ffs(cfg->pgsize_bitmap);
 763         data->bits_per_level = data->pg_shift - ilog2(sizeof(arm_lpae_iopte));
 764
 765         va_bits = cfg->ias - data->pg_shift;
 766         data->levels = DIV_ROUND_UP(va_bits, data->bits_per_level);
 767
 768         /* Calculate the actual size of our pgd (without concatenation) */
 769         pgd_bits = va_bits - (data->bits_per_level * (data->levels - 1));
 770         data->pgd_size = 1UL << (pgd_bits + ilog2(sizeof(arm_lpae_iopte)));
 771
 772         data->iop.ops = (struct io_pgtable_ops) {
 773                 .map            = arm_lpae_map,
 774                 .unmap          = arm_lpae_unmap,
 775                 .iova_to_phys   = arm_lpae_iova_to_phys,
 776         };
 777
 778         return data;
 779 }
 780
 781 static struct io_pgtable *
 782 arm_64_lpae_alloc_pgtable_s1(struct io_pgtable_cfg *cfg, void *cookie)
 783 {
 784         u64 reg;
 785         struct arm_lpae_io_pgtable *data;
 786
 787         if (cfg->quirks & ~(IO_PGTABLE_QUIRK_ARM_NS |
 788                             IO_PGTABLE_QUIRK_NON_STRICT))
 789                 return NULL;
 790
 791         data = arm_lpae_alloc_pgtable(cfg);
 792         if (!data)
 793                 return NULL;
 794
 795         /* TCR */
 796         if (cfg->coherent_walk) {
 797                 reg = (ARM_LPAE_TCR_SH_IS << ARM_LPAE_TCR_SH0_SHIFT) |
 798                       (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_IRGN0_SHIFT) |
 799                       (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_ORGN0_SHIFT);
 800         } else {
 801                 reg = (ARM_LPAE_TCR_SH_OS << ARM_LPAE_TCR_SH0_SHIFT) |
 802                       (ARM_LPAE_TCR_RGN_NC << ARM_LPAE_TCR_IRGN0_SHIFT) |
 803                       (ARM_LPAE_TCR_RGN_NC << ARM_LPAE_TCR_ORGN0_SHIFT);
 804         }
 805
 806         switch (ARM_LPAE_GRANULE(data)) {
 807         case SZ_4K:
 808                 reg |= ARM_LPAE_TCR_TG0_4K;
 809                 break;
 810         case SZ_16K:
 811                 reg |= ARM_LPAE_TCR_TG0_16K;
 812                 break;
 813         case SZ_64K:
 814                 reg |= ARM_LPAE_TCR_TG0_64K;
 815                 break;
 816         }
 817
 818         switch (cfg->oas) {
 819         case 32:
 820                 reg |= (ARM_LPAE_TCR_PS_32_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 821                 break;
 822         case 36:
 823                 reg |= (ARM_LPAE_TCR_PS_36_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 824                 break;
 825         case 40:
 826                 reg |= (ARM_LPAE_TCR_PS_40_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 827                 break;
 828         case 42:
 829                 reg |= (ARM_LPAE_TCR_PS_42_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 830                 break;
 831         case 44:
 832                 reg |= (ARM_LPAE_TCR_PS_44_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 833                 break;
 834         case 48:
 835                 reg |= (ARM_LPAE_TCR_PS_48_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 836                 break;
 837         case 52:
 838                 reg |= (ARM_LPAE_TCR_PS_52_BIT << ARM_LPAE_TCR_IPS_SHIFT);
 839                 break;
 840         default:
 841                 goto out_free_data;
 842         }
 843
 844         reg |= (64ULL - cfg->ias) << ARM_LPAE_TCR_T0SZ_SHIFT;
 845
 846         /* Disable speculative walks through TTBR1 */
 847         reg |= ARM_LPAE_TCR_EPD1;
 848         cfg->arm_lpae_s1_cfg.tcr = reg;
 849
 850         /* MAIRs */
 851         reg = (ARM_LPAE_MAIR_ATTR_NC
 852                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_NC)) |
 853               (ARM_LPAE_MAIR_ATTR_WBRWA
 854                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_CACHE)) |
 855               (ARM_LPAE_MAIR_ATTR_DEVICE
 856                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_DEV)) |
 857               (ARM_LPAE_MAIR_ATTR_INC_OWBRWA
 858                << ARM_LPAE_MAIR_ATTR_SHIFT(ARM_LPAE_MAIR_ATTR_IDX_INC_OCACHE));
 859
 860         cfg->arm_lpae_s1_cfg.mair[0] = reg;
 861         cfg->arm_lpae_s1_cfg.mair[1] = 0;
 862
 863         /* Looking good; allocate a pgd */
 864         data->pgd = __arm_lpae_alloc_pages(data->pgd_size, GFP_KERNEL, cfg);
 865         if (!data->pgd)
 866                 goto out_free_data;
 867
 868         /* Ensure the empty pgd is visible before any actual TTBR write */
 869         wmb();
 870
 871         /* TTBRs */
 872         cfg->arm_lpae_s1_cfg.ttbr[0] = virt_to_phys(data->pgd);
 873         cfg->arm_lpae_s1_cfg.ttbr[1] = 0;
 874         return &data->iop;
 875
 876 out_free_data:
 877         kfree(data);
 878         return NULL;
 879 }
 880
 881 static struct io_pgtable *
 882 arm_64_lpae_alloc_pgtable_s2(struct io_pgtable_cfg *cfg, void *cookie)
 883 {
 884         u64 reg, sl;
 885         struct arm_lpae_io_pgtable *data;
 886
 887         /* The NS quirk doesn't apply at stage 2 */
 888         if (cfg->quirks & ~(IO_PGTABLE_QUIRK_NON_STRICT))
 889                 return NULL;
 890
 891         data = arm_lpae_alloc_pgtable(cfg);
 892         if (!data)
 893                 return NULL;
 894
 895         /*
 896          * Concatenate PGDs at level 1 if possible in order to reduce
 897          * the depth of the stage-2 walk.
 898          */
 899         if (data->levels == ARM_LPAE_MAX_LEVELS) {
 900                 unsigned long pgd_pages;
 901
 902                 pgd_pages = data->pgd_size >> ilog2(sizeof(arm_lpae_iopte));
 903                 if (pgd_pages <= ARM_LPAE_S2_MAX_CONCAT_PAGES) {
 904                         data->pgd_size = pgd_pages << data->pg_shift;
 905                         data->levels--;
 906                 }
 907         }
 908
 909         /* VTCR */
 910         reg = ARM_64_LPAE_S2_TCR_RES1 |
 911              (ARM_LPAE_TCR_SH_IS << ARM_LPAE_TCR_SH0_SHIFT) |
 912              (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_IRGN0_SHIFT) |
 913              (ARM_LPAE_TCR_RGN_WBWA << ARM_LPAE_TCR_ORGN0_SHIFT);
 914
 915         sl = ARM_LPAE_START_LVL(data);
 916
 917         switch (ARM_LPAE_GRANULE(data)) {
 918         case SZ_4K:
 919                 reg |= ARM_LPAE_TCR_TG0_4K;
 920                 sl++; /* SL0 format is different for 4K granule size */
 921                 break;
 922         case SZ_16K:
 923                 reg |= ARM_LPAE_TCR_TG0_16K;
 924                 break;
 925         case SZ_64K:
 926                 reg |= ARM_LPAE_TCR_TG0_64K;
 927                 break;
 928         }
 929
 930         switch (cfg->oas) {
 931         case 32:
 932                 reg |= (ARM_LPAE_TCR_PS_32_BIT << ARM_LPAE_TCR_PS_SHIFT);
 933                 break;
 934         case 36:
 935                 reg |= (ARM_LPAE_TCR_PS_36_BIT << ARM_LPAE_TCR_PS_SHIFT);
 936                 break;
 937         case 40:
 938                 reg |= (ARM_LPAE_TCR_PS_40_BIT << ARM_LPAE_TCR_PS_SHIFT);
 939                 break;
 940         case 42:
 941                 reg |= (ARM_LPAE_TCR_PS_42_BIT << ARM_LPAE_TCR_PS_SHIFT);
 942                 break;
 943         case 44:
 944                 reg |= (ARM_LPAE_TCR_PS_44_BIT << ARM_LPAE_TCR_PS_SHIFT);
 945                 break;
 946         case 48:
 947                 reg |= (ARM_LPAE_TCR_PS_48_BIT << ARM_LPAE_TCR_PS_SHIFT);
 948                 break;
 949         case 52:
 950                 reg |= (ARM_LPAE_TCR_PS_52_BIT << ARM_LPAE_TCR_PS_SHIFT);
 951                 break;
 952         default:
 953                 goto out_free_data;
 954         }
 955
 956         reg |= (64ULL - cfg->ias) << ARM_LPAE_TCR_T0SZ_SHIFT;
 957         reg |= (~sl & ARM_LPAE_TCR_SL0_MASK) << ARM_LPAE_TCR_SL0_SHIFT;
 958         cfg->arm_lpae_s2_cfg.vtcr = reg;
 959
 960         /* Allocate pgd pages */
 961         data->pgd = __arm_lpae_alloc_pages(data->pgd_size, GFP_KERNEL, cfg);
 962         if (!data->pgd)
 963                 goto out_free_data;
 964
 965         /* Ensure the empty pgd is visible before any actual TTBR write */
 966         wmb();
 967
 968         /* VTTBR */
 969         cfg->arm_lpae_s2_cfg.vttbr = virt_to_phys(data->pgd);
 970         return &data->iop;
 971
 972 out_free_data:
 973         kfree(data);
 974         return NULL;
 975 }
 976
 977 static struct io_pgtable *
 978 arm_32_lpae_alloc_pgtable_s1(struct io_pgtable_cfg *cfg, void *cookie)
 979 {
 980         struct io_pgtable *iop;
 981
 982         if (cfg->ias > 32 || cfg->oas > 40)
 983                 return NULL;
 984
 985         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
 986         iop = arm_64_lpae_alloc_pgtable_s1(cfg, cookie);
 987         if (iop) {
 988                 cfg->arm_lpae_s1_cfg.tcr |= ARM_32_LPAE_TCR_EAE;
 989                 cfg->arm_lpae_s1_cfg.tcr &= 0xffffffff;
 990         }
 991
 992         return iop;
 993 }
 994
 995 static struct io_pgtable *
 996 arm_32_lpae_alloc_pgtable_s2(struct io_pgtable_cfg *cfg, void *cookie)
 997 {
 998         struct io_pgtable *iop;
 999
1000         if (cfg->ias > 40 || cfg->oas > 40)
1001                 return NULL;
1002
1003         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
1004         iop = arm_64_lpae_alloc_pgtable_s2(cfg, cookie);
1005         if (iop)
1006                 cfg->arm_lpae_s2_cfg.vtcr &= 0xffffffff;
1007
1008         return iop;
1009 }
1010
1011 static struct io_pgtable *
1012 arm_mali_lpae_alloc_pgtable(struct io_pgtable_cfg *cfg, void *cookie)
1013 {
1014         struct io_pgtable *iop;
1015
1016         if (cfg->ias != 48 || cfg->oas > 40)
1017                 return NULL;
1018
1019         cfg->pgsize_bitmap &= (SZ_4K | SZ_2M | SZ_1G);
1020         iop = arm_64_lpae_alloc_pgtable_s1(cfg, cookie);
1021         if (iop) {
1022                 u64 mair, ttbr;
1023
1024                 /* Copy values as union fields overlap */
1025                 mair = cfg->arm_lpae_s1_cfg.mair[0];
1026                 ttbr = cfg->arm_lpae_s1_cfg.ttbr[0];
1027
1028                 cfg->arm_mali_lpae_cfg.memattr = mair;
1029                 cfg->arm_mali_lpae_cfg.transtab = ttbr |
1030                         ARM_MALI_LPAE_TTBR_READ_INNER |
1031                         ARM_MALI_LPAE_TTBR_ADRMODE_TABLE;
1032         }
1033
1034         return iop;
1035 }
1036
1037 struct io_pgtable_init_fns io_pgtable_arm_64_lpae_s1_init_fns = {
1038         .alloc  = arm_64_lpae_alloc_pgtable_s1,
1039         .free   = arm_lpae_free_pgtable,
1040 };
1041
1042 struct io_pgtable_init_fns io_pgtable_arm_64_lpae_s2_init_fns = {
1043         .alloc  = arm_64_lpae_alloc_pgtable_s2,
1044         .free   = arm_lpae_free_pgtable,
1045 };
1046
1047 struct io_pgtable_init_fns io_pgtable_arm_32_lpae_s1_init_fns = {
1048         .alloc  = arm_32_lpae_alloc_pgtable_s1,
1049         .free   = arm_lpae_free_pgtable,
1050 };
1051
1052 struct io_pgtable_init_fns io_pgtable_arm_32_lpae_s2_init_fns = {
1053         .alloc  = arm_32_lpae_alloc_pgtable_s2,
1054         .free   = arm_lpae_free_pgtable,
1055 };
1056
1057 struct io_pgtable_init_fns io_pgtable_arm_mali_lpae_init_fns = {
1058         .alloc  = arm_mali_lpae_alloc_pgtable,
1059         .free   = arm_lpae_free_pgtable,
1060 };
1061
1062 #ifdef CONFIG_IOMMU_IO_PGTABLE_LPAE_SELFTEST
1063
1064 static struct io_pgtable_cfg *cfg_cookie;
1065
1066 static void dummy_tlb_flush_all(void *cookie)
1067 {
1068         WARN_ON(cookie != cfg_cookie);
1069 }
1070
1071 static void dummy_tlb_flush(unsigned long iova, size_t size, size_t granule,
1072                             void *cookie)
1073 {
1074         WARN_ON(cookie != cfg_cookie);
1075         WARN_ON(!(size & cfg_cookie->pgsize_bitmap));
1076 }
1077
1078 static void dummy_tlb_add_flush(unsigned long iova, size_t size,
1079                                 size_t granule, bool leaf, void *cookie)
1080 {
1081         dummy_tlb_flush(iova, size, granule, cookie);
1082 }
1083
1084 static void dummy_tlb_sync(void *cookie)
1085 {
1086         WARN_ON(cookie != cfg_cookie);
1087 }
1088
1089 static const struct iommu_flush_ops dummy_tlb_ops __initconst = {
1090         .tlb_flush_all  = dummy_tlb_flush_all,
1091         .tlb_flush_walk = dummy_tlb_flush,
1092         .tlb_flush_leaf = dummy_tlb_flush,
1093         .tlb_add_flush  = dummy_tlb_add_flush,
1094         .tlb_sync       = dummy_tlb_sync,
1095 };
1096
1097 static void __init arm_lpae_dump_ops(struct io_pgtable_ops *ops)
1098 {
1099         struct arm_lpae_io_pgtable *data = io_pgtable_ops_to_data(ops);
1100         struct io_pgtable_cfg *cfg = &data->iop.cfg;
1101
1102         pr_err("cfg: pgsize_bitmap 0x%lx, ias %u-bit\n",
1103                 cfg->pgsize_bitmap, cfg->ias);
1104         pr_err("data: %d levels, 0x%zx pgd_size, %lu pg_shift, %lu bits_per_level, pgd @ %p\n",
1105                 data->levels, data->pgd_size, data->pg_shift,
1106                 data->bits_per_level, data->pgd);
1107 }
1108
1109 #define __FAIL(ops, i)  ({                                              \
1110                 WARN(1, "selftest: test failed for fmt idx %d\n", (i)); \
1111                 arm_lpae_dump_ops(ops);                                 \
1112                 selftest_running = false;                               \
1113                 -EFAULT;                                                \
1114 })
1115
1116 static int __init arm_lpae_run_tests(struct io_pgtable_cfg *cfg)
1117 {
1118         static const enum io_pgtable_fmt fmts[] = {
1119                 ARM_64_LPAE_S1,
1120                 ARM_64_LPAE_S2,
1121         };
1122
1123         int i, j;
1124         unsigned long iova;
1125         size_t size;
1126         struct io_pgtable_ops *ops;
1127
1128         selftest_running = true;
1129
1130         for (i = 0; i < ARRAY_SIZE(fmts); ++i) {
1131                 cfg_cookie = cfg;
1132                 ops = alloc_io_pgtable_ops(fmts[i], cfg, cfg);
1133                 if (!ops) {
1134                         pr_err("selftest: failed to allocate io pgtable ops\n");
1135                         return -ENOMEM;
1136                 }
1137
1138                 /*
1139                  * Initial sanity checks.
1140                  * Empty page tables shouldn't provide any translations.
1141                  */
1142                 if (ops->iova_to_phys(ops, 42))
1143                         return __FAIL(ops, i);
1144
1145                 if (ops->iova_to_phys(ops, SZ_1G + 42))
1146                         return __FAIL(ops, i);
1147
1148                 if (ops->iova_to_phys(ops, SZ_2G + 42))
1149                         return __FAIL(ops, i);
1150
1151                 /*
1152                  * Distinct mappings of different granule sizes.
1153                  */
1154                 iova = 0;
1155                 for_each_set_bit(j, &cfg->pgsize_bitmap, BITS_PER_LONG) {
1156                         size = 1UL << j;
1157
1158                         if (ops->map(ops, iova, iova, size, IOMMU_READ |
1159                                                             IOMMU_WRITE |
1160                                                             IOMMU_NOEXEC |
1161                                                             IOMMU_CACHE))
1162                                 return __FAIL(ops, i);
1163
1164                         /* Overlapping mappings */
1165                         if (!ops->map(ops, iova, iova + size, size,
1166                                       IOMMU_READ | IOMMU_NOEXEC))
1167                                 return __FAIL(ops, i);
1168
1169                         if (ops->iova_to_phys(ops, iova + 42) != (iova + 42))
1170                                 return __FAIL(ops, i);
1171
1172                         iova += SZ_1G;
1173                 }
1174
1175                 /* Partial unmap */
1176                 size = 1UL << __ffs(cfg->pgsize_bitmap);
1177                 if (ops->unmap(ops, SZ_1G + size, size) != size)
1178                         return __FAIL(ops, i);
1179
1180                 /* Remap of partial unmap */
1181                 if (ops->map(ops, SZ_1G + size, size, size, IOMMU_READ))
1182                         return __FAIL(ops, i);
1183
1184                 if (ops->iova_to_phys(ops, SZ_1G + size + 42) != (size + 42))
1185                         return __FAIL(ops, i);
1186
1187                 /* Full unmap */
1188                 iova = 0;
1189                 for_each_set_bit(j, &cfg->pgsize_bitmap, BITS_PER_LONG) {
1190                         size = 1UL << j;
1191
1192                         if (ops->unmap(ops, iova, size) != size)
1193                                 return __FAIL(ops, i);
1194
1195                         if (ops->iova_to_phys(ops, iova + 42))
1196                                 return __FAIL(ops, i);
1197
1198                         /* Remap full block */
1199                         if (ops->map(ops, iova, iova, size, IOMMU_WRITE))
1200                                 return __FAIL(ops, i);
1201
1202                         if (ops->iova_to_phys(ops, iova + 42) != (iova + 42))
1203                                 return __FAIL(ops, i);
1204
1205                         iova += SZ_1G;
1206                 }
1207
1208                 free_io_pgtable_ops(ops);
1209         }
1210
1211         selftest_running = false;
1212         return 0;
1213 }
1214
1215 static int __init arm_lpae_do_selftests(void)
1216 {
1217         static const unsigned long pgsize[] = {
1218                 SZ_4K | SZ_2M | SZ_1G,
1219                 SZ_16K | SZ_32M,
1220                 SZ_64K | SZ_512M,
1221         };
1222
1223         static const unsigned int ias[] = {
1224                 32, 36, 40, 42, 44, 48,
1225         };
1226
1227         int i, j, pass = 0, fail = 0;
1228         struct io_pgtable_cfg cfg = {
1229                 .tlb = &dummy_tlb_ops,
1230                 .oas = 48,
1231                 .coherent_walk = true,
1232         };
1233
1234         for (i = 0; i < ARRAY_SIZE(pgsize); ++i) {
1235                 for (j = 0; j < ARRAY_SIZE(ias); ++j) {
1236                         cfg.pgsize_bitmap = pgsize[i];
1237                         cfg.ias = ias[j];
1238                         pr_info("selftest: pgsize_bitmap 0x%08lx, IAS %u\n",
1239                                 pgsize[i], ias[j]);
1240                         if (arm_lpae_run_tests(&cfg))
1241                                 fail++;
1242                         else
1243                                 pass++;
1244                 }
1245         }
1246
1247         pr_info("selftest: completed with %d PASS %d FAIL\n", pass, fail);
1248         return fail ? -EFAULT : 0;
1249 }
1250 subsys_initcall(arm_lpae_do_selftests);
1251 #endif