drivers/media/i2c/ov772x.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * ov772x Camera Driver
   4  *
   5  * Copyright (C) 2017 Jacopo Mondi <jacopo+renesas@jmondi.org>
   6  *
   7  * Copyright (C) 2008 Renesas Solutions Corp.
   8  * Kuninori Morimoto <morimoto.kuninori@renesas.com>
   9  *
  10  * Based on ov7670 and soc_camera_platform driver,
  11  *
  12  * Copyright 2006-7 Jonathan Corbet <corbet@lwn.net>
  13  * Copyright (C) 2008 Magnus Damm
  14  * Copyright (C) 2008, Guennadi Liakhovetski <kernel@pengutronix.de>
  15  */
  16
  17 #include <linux/clk.h>
  18 #include <linux/delay.h>
  19 #include <linux/gpio/consumer.h>
  20 #include <linux/i2c.h>
  21 #include <linux/init.h>
  22 #include <linux/kernel.h>
  23 #include <linux/module.h>
  24 #include <linux/slab.h>
  25 #include <linux/v4l2-mediabus.h>
  26 #include <linux/videodev2.h>
  27
  28 #include <media/i2c/ov772x.h>
  29
  30 #include <media/v4l2-ctrls.h>
  31 #include <media/v4l2-device.h>
  32 #include <media/v4l2-image-sizes.h>
  33 #include <media/v4l2-subdev.h>
  34
  35 /*
  36  * register offset
  37  */
  38 #define GAIN        0x00 /* AGC - Gain control gain setting */
  39 #define BLUE        0x01 /* AWB - Blue channel gain setting */
  40 #define RED         0x02 /* AWB - Red   channel gain setting */
  41 #define GREEN       0x03 /* AWB - Green channel gain setting */
  42 #define COM1        0x04 /* Common control 1 */
  43 #define BAVG        0x05 /* U/B Average Level */
  44 #define GAVG        0x06 /* Y/Gb Average Level */
  45 #define RAVG        0x07 /* V/R Average Level */
  46 #define AECH        0x08 /* Exposure Value - AEC MSBs */
  47 #define COM2        0x09 /* Common control 2 */
  48 #define PID         0x0A /* Product ID Number MSB */
  49 #define VER         0x0B /* Product ID Number LSB */
  50 #define COM3        0x0C /* Common control 3 */
  51 #define COM4        0x0D /* Common control 4 */
  52 #define COM5        0x0E /* Common control 5 */
  53 #define COM6        0x0F /* Common control 6 */
  54 #define AEC         0x10 /* Exposure Value */
  55 #define CLKRC       0x11 /* Internal clock */
  56 #define COM7        0x12 /* Common control 7 */
  57 #define COM8        0x13 /* Common control 8 */
  58 #define COM9        0x14 /* Common control 9 */
  59 #define COM10       0x15 /* Common control 10 */
  60 #define REG16       0x16 /* Register 16 */
  61 #define HSTART      0x17 /* Horizontal sensor size */
  62 #define HSIZE       0x18 /* Horizontal frame (HREF column) end high 8-bit */
  63 #define VSTART      0x19 /* Vertical frame (row) start high 8-bit */
  64 #define VSIZE       0x1A /* Vertical sensor size */
  65 #define PSHFT       0x1B /* Data format - pixel delay select */
  66 #define MIDH        0x1C /* Manufacturer ID byte - high */
  67 #define MIDL        0x1D /* Manufacturer ID byte - low  */
  68 #define LAEC        0x1F /* Fine AEC value */
  69 #define COM11       0x20 /* Common control 11 */
  70 #define BDBASE      0x22 /* Banding filter Minimum AEC value */
  71 #define DBSTEP      0x23 /* Banding filter Maximum Setp */
  72 #define AEW         0x24 /* AGC/AEC - Stable operating region (upper limit) */
  73 #define AEB         0x25 /* AGC/AEC - Stable operating region (lower limit) */
  74 #define VPT         0x26 /* AGC/AEC Fast mode operating region */
  75 #define REG28       0x28 /* Register 28 */
  76 #define HOUTSIZE    0x29 /* Horizontal data output size MSBs */
  77 #define EXHCH       0x2A /* Dummy pixel insert MSB */
  78 #define EXHCL       0x2B /* Dummy pixel insert LSB */
  79 #define VOUTSIZE    0x2C /* Vertical data output size MSBs */
  80 #define ADVFL       0x2D /* LSB of insert dummy lines in Vertical direction */
  81 #define ADVFH       0x2E /* MSG of insert dummy lines in Vertical direction */
  82 #define YAVE        0x2F /* Y/G Channel Average value */
  83 #define LUMHTH      0x30 /* Histogram AEC/AGC Luminance high level threshold */
  84 #define LUMLTH      0x31 /* Histogram AEC/AGC Luminance low  level threshold */
  85 #define HREF        0x32 /* Image start and size control */
  86 #define DM_LNL      0x33 /* Dummy line low  8 bits */
  87 #define DM_LNH      0x34 /* Dummy line high 8 bits */
  88 #define ADOFF_B     0x35 /* AD offset compensation value for B  channel */
  89 #define ADOFF_R     0x36 /* AD offset compensation value for R  channel */
  90 #define ADOFF_GB    0x37 /* AD offset compensation value for Gb channel */
  91 #define ADOFF_GR    0x38 /* AD offset compensation value for Gr channel */
  92 #define OFF_B       0x39 /* Analog process B  channel offset value */
  93 #define OFF_R       0x3A /* Analog process R  channel offset value */
  94 #define OFF_GB      0x3B /* Analog process Gb channel offset value */
  95 #define OFF_GR      0x3C /* Analog process Gr channel offset value */
  96 #define COM12       0x3D /* Common control 12 */
  97 #define COM13       0x3E /* Common control 13 */
  98 #define COM14       0x3F /* Common control 14 */
  99 #define COM15       0x40 /* Common control 15*/
 100 #define COM16       0x41 /* Common control 16 */
 101 #define TGT_B       0x42 /* BLC blue channel target value */
 102 #define TGT_R       0x43 /* BLC red  channel target value */
 103 #define TGT_GB      0x44 /* BLC Gb   channel target value */
 104 #define TGT_GR      0x45 /* BLC Gr   channel target value */
 105 /* for ov7720 */
 106 #define LCC0        0x46 /* Lens correction control 0 */
 107 #define LCC1        0x47 /* Lens correction option 1 - X coordinate */
 108 #define LCC2        0x48 /* Lens correction option 2 - Y coordinate */
 109 #define LCC3        0x49 /* Lens correction option 3 */
 110 #define LCC4        0x4A /* Lens correction option 4 - radius of the circular */
 111 #define LCC5        0x4B /* Lens correction option 5 */
 112 #define LCC6        0x4C /* Lens correction option 6 */
 113 /* for ov7725 */
 114 #define LC_CTR      0x46 /* Lens correction control */
 115 #define LC_XC       0x47 /* X coordinate of lens correction center relative */
 116 #define LC_YC       0x48 /* Y coordinate of lens correction center relative */
 117 #define LC_COEF     0x49 /* Lens correction coefficient */
 118 #define LC_RADI     0x4A /* Lens correction radius */
 119 #define LC_COEFB    0x4B /* Lens B channel compensation coefficient */
 120 #define LC_COEFR    0x4C /* Lens R channel compensation coefficient */
 121
 122 #define FIXGAIN     0x4D /* Analog fix gain amplifer */
 123 #define AREF0       0x4E /* Sensor reference control */
 124 #define AREF1       0x4F /* Sensor reference current control */
 125 #define AREF2       0x50 /* Analog reference control */
 126 #define AREF3       0x51 /* ADC    reference control */
 127 #define AREF4       0x52 /* ADC    reference control */
 128 #define AREF5       0x53 /* ADC    reference control */
 129 #define AREF6       0x54 /* Analog reference control */
 130 #define AREF7       0x55 /* Analog reference control */
 131 #define UFIX        0x60 /* U channel fixed value output */
 132 #define VFIX        0x61 /* V channel fixed value output */
 133 #define AWBB_BLK    0x62 /* AWB option for advanced AWB */
 134 #define AWB_CTRL0   0x63 /* AWB control byte 0 */
 135 #define DSP_CTRL1   0x64 /* DSP control byte 1 */
 136 #define DSP_CTRL2   0x65 /* DSP control byte 2 */
 137 #define DSP_CTRL3   0x66 /* DSP control byte 3 */
 138 #define DSP_CTRL4   0x67 /* DSP control byte 4 */
 139 #define AWB_BIAS    0x68 /* AWB BLC level clip */
 140 #define AWB_CTRL1   0x69 /* AWB control  1 */
 141 #define AWB_CTRL2   0x6A /* AWB control  2 */
 142 #define AWB_CTRL3   0x6B /* AWB control  3 */
 143 #define AWB_CTRL4   0x6C /* AWB control  4 */
 144 #define AWB_CTRL5   0x6D /* AWB control  5 */
 145 #define AWB_CTRL6   0x6E /* AWB control  6 */
 146 #define AWB_CTRL7   0x6F /* AWB control  7 */
 147 #define AWB_CTRL8   0x70 /* AWB control  8 */
 148 #define AWB_CTRL9   0x71 /* AWB control  9 */
 149 #define AWB_CTRL10  0x72 /* AWB control 10 */
 150 #define AWB_CTRL11  0x73 /* AWB control 11 */
 151 #define AWB_CTRL12  0x74 /* AWB control 12 */
 152 #define AWB_CTRL13  0x75 /* AWB control 13 */
 153 #define AWB_CTRL14  0x76 /* AWB control 14 */
 154 #define AWB_CTRL15  0x77 /* AWB control 15 */
 155 #define AWB_CTRL16  0x78 /* AWB control 16 */
 156 #define AWB_CTRL17  0x79 /* AWB control 17 */
 157 #define AWB_CTRL18  0x7A /* AWB control 18 */
 158 #define AWB_CTRL19  0x7B /* AWB control 19 */
 159 #define AWB_CTRL20  0x7C /* AWB control 20 */
 160 #define AWB_CTRL21  0x7D /* AWB control 21 */
 161 #define GAM1        0x7E /* Gamma Curve  1st segment input end point */
 162 #define GAM2        0x7F /* Gamma Curve  2nd segment input end point */
 163 #define GAM3        0x80 /* Gamma Curve  3rd segment input end point */
 164 #define GAM4        0x81 /* Gamma Curve  4th segment input end point */
 165 #define GAM5        0x82 /* Gamma Curve  5th segment input end point */
 166 #define GAM6        0x83 /* Gamma Curve  6th segment input end point */
 167 #define GAM7        0x84 /* Gamma Curve  7th segment input end point */
 168 #define GAM8        0x85 /* Gamma Curve  8th segment input end point */
 169 #define GAM9        0x86 /* Gamma Curve  9th segment input end point */
 170 #define GAM10       0x87 /* Gamma Curve 10th segment input end point */
 171 #define GAM11       0x88 /* Gamma Curve 11th segment input end point */
 172 #define GAM12       0x89 /* Gamma Curve 12th segment input end point */
 173 #define GAM13       0x8A /* Gamma Curve 13th segment input end point */
 174 #define GAM14       0x8B /* Gamma Curve 14th segment input end point */
 175 #define GAM15       0x8C /* Gamma Curve 15th segment input end point */
 176 #define SLOP        0x8D /* Gamma curve highest segment slope */
 177 #define DNSTH       0x8E /* De-noise threshold */
 178 #define EDGE_STRNGT 0x8F /* Edge strength  control when manual mode */
 179 #define EDGE_TRSHLD 0x90 /* Edge threshold control when manual mode */
 180 #define DNSOFF      0x91 /* Auto De-noise threshold control */
 181 #define EDGE_UPPER  0x92 /* Edge strength upper limit when Auto mode */
 182 #define EDGE_LOWER  0x93 /* Edge strength lower limit when Auto mode */
 183 #define MTX1        0x94 /* Matrix coefficient 1 */
 184 #define MTX2        0x95 /* Matrix coefficient 2 */
 185 #define MTX3        0x96 /* Matrix coefficient 3 */
 186 #define MTX4        0x97 /* Matrix coefficient 4 */
 187 #define MTX5        0x98 /* Matrix coefficient 5 */
 188 #define MTX6        0x99 /* Matrix coefficient 6 */
 189 #define MTX_CTRL    0x9A /* Matrix control */
 190 #define BRIGHT      0x9B /* Brightness control */
 191 #define CNTRST      0x9C /* Contrast contrast */
 192 #define CNTRST_CTRL 0x9D /* Contrast contrast center */
 193 #define UVAD_J0     0x9E /* Auto UV adjust contrast 0 */
 194 #define UVAD_J1     0x9F /* Auto UV adjust contrast 1 */
 195 #define SCAL0       0xA0 /* Scaling control 0 */
 196 #define SCAL1       0xA1 /* Scaling control 1 */
 197 #define SCAL2       0xA2 /* Scaling control 2 */
 198 #define FIFODLYM    0xA3 /* FIFO manual mode delay control */
 199 #define FIFODLYA    0xA4 /* FIFO auto   mode delay control */
 200 #define SDE         0xA6 /* Special digital effect control */
 201 #define USAT        0xA7 /* U component saturation control */
 202 #define VSAT        0xA8 /* V component saturation control */
 203 /* for ov7720 */
 204 #define HUE0        0xA9 /* Hue control 0 */
 205 #define HUE1        0xAA /* Hue control 1 */
 206 /* for ov7725 */
 207 #define HUECOS      0xA9 /* Cosine value */
 208 #define HUESIN      0xAA /* Sine value */
 209
 210 #define SIGN        0xAB /* Sign bit for Hue and contrast */
 211 #define DSPAUTO     0xAC /* DSP auto function ON/OFF control */
 212
 213 /*
 214  * register detail
 215  */
 216
 217 /* COM2 */
 218 #define SOFT_SLEEP_MODE 0x10    /* Soft sleep mode */
 219                                 /* Output drive capability */
 220 #define OCAP_1x         0x00    /* 1x */
 221 #define OCAP_2x         0x01    /* 2x */
 222 #define OCAP_3x         0x02    /* 3x */
 223 #define OCAP_4x         0x03    /* 4x */
 224
 225 /* COM3 */
 226 #define SWAP_MASK       (SWAP_RGB | SWAP_YUV | SWAP_ML)
 227 #define IMG_MASK        (VFLIP_IMG | HFLIP_IMG)
 228
 229 #define VFLIP_IMG       0x80    /* Vertical flip image ON/OFF selection */
 230 #define HFLIP_IMG       0x40    /* Horizontal mirror image ON/OFF selection */
 231 #define SWAP_RGB        0x20    /* Swap B/R  output sequence in RGB mode */
 232 #define SWAP_YUV        0x10    /* Swap Y/UV output sequence in YUV mode */
 233 #define SWAP_ML         0x08    /* Swap output MSB/LSB */
 234                                 /* Tri-state option for output clock */
 235 #define NOTRI_CLOCK     0x04    /*   0: Tri-state    at this period */
 236                                 /*   1: No tri-state at this period */
 237                                 /* Tri-state option for output data */
 238 #define NOTRI_DATA      0x02    /*   0: Tri-state    at this period */
 239                                 /*   1: No tri-state at this period */
 240 #define SCOLOR_TEST     0x01    /* Sensor color bar test pattern */
 241
 242 /* COM4 */
 243                                 /* PLL frequency control */
 244 #define PLL_BYPASS      0x00    /*  00: Bypass PLL */
 245 #define PLL_4x          0x40    /*  01: PLL 4x */
 246 #define PLL_6x          0x80    /*  10: PLL 6x */
 247 #define PLL_8x          0xc0    /*  11: PLL 8x */
 248                                 /* AEC evaluate window */
 249 #define AEC_FULL        0x00    /*  00: Full window */
 250 #define AEC_1p2         0x10    /*  01: 1/2  window */
 251 #define AEC_1p4         0x20    /*  10: 1/4  window */
 252 #define AEC_2p3         0x30    /*  11: Low 2/3 window */
 253 #define COM4_RESERVED   0x01    /* Reserved bit */
 254
 255 /* COM5 */
 256 #define AFR_ON_OFF      0x80    /* Auto frame rate control ON/OFF selection */
 257 #define AFR_SPPED       0x40    /* Auto frame rate control speed selection */
 258                                 /* Auto frame rate max rate control */
 259 #define AFR_NO_RATE     0x00    /*     No  reduction of frame rate */
 260 #define AFR_1p2         0x10    /*     Max reduction to 1/2 frame rate */
 261 #define AFR_1p4         0x20    /*     Max reduction to 1/4 frame rate */
 262 #define AFR_1p8         0x30    /* Max reduction to 1/8 frame rate */
 263                                 /* Auto frame rate active point control */
 264 #define AF_2x           0x00    /*     Add frame when AGC reaches  2x gain */
 265 #define AF_4x           0x04    /*     Add frame when AGC reaches  4x gain */
 266 #define AF_8x           0x08    /*     Add frame when AGC reaches  8x gain */
 267 #define AF_16x          0x0c    /* Add frame when AGC reaches 16x gain */
 268                                 /* AEC max step control */
 269 #define AEC_NO_LIMIT    0x01    /*   0 : AEC incease step has limit */
 270                                 /*   1 : No limit to AEC increase step */
 271 /* CLKRC */
 272                                 /* Input clock divider register */
 273 #define CLKRC_RESERVED  0x80    /* Reserved bit */
 274 #define CLKRC_DIV(n)    ((n) - 1)
 275
 276 /* COM7 */
 277                                 /* SCCB Register Reset */
 278 #define SCCB_RESET      0x80    /*   0 : No change */
 279                                 /*   1 : Resets all registers to default */
 280                                 /* Resolution selection */
 281 #define SLCT_MASK       0x40    /*   Mask of VGA or QVGA */
 282 #define SLCT_VGA        0x00    /*   0 : VGA */
 283 #define SLCT_QVGA       0x40    /*   1 : QVGA */
 284 #define ITU656_ON_OFF   0x20    /* ITU656 protocol ON/OFF selection */
 285 #define SENSOR_RAW      0x10    /* Sensor RAW */
 286                                 /* RGB output format control */
 287 #define FMT_MASK        0x0c    /*      Mask of color format */
 288 #define FMT_GBR422      0x00    /*      00 : GBR 4:2:2 */
 289 #define FMT_RGB565      0x04    /*      01 : RGB 565 */
 290 #define FMT_RGB555      0x08    /*      10 : RGB 555 */
 291 #define FMT_RGB444      0x0c    /* 11 : RGB 444 */
 292                                 /* Output format control */
 293 #define OFMT_MASK       0x03    /*      Mask of output format */
 294 #define OFMT_YUV        0x00    /*      00 : YUV */
 295 #define OFMT_P_BRAW     0x01    /*      01 : Processed Bayer RAW */
 296 #define OFMT_RGB        0x02    /*      10 : RGB */
 297 #define OFMT_BRAW       0x03    /* 11 : Bayer RAW */
 298
 299 /* COM8 */
 300 #define FAST_ALGO       0x80    /* Enable fast AGC/AEC algorithm */
 301                                 /* AEC Setp size limit */
 302 #define UNLMT_STEP      0x40    /*   0 : Step size is limited */
 303                                 /*   1 : Unlimited step size */
 304 #define BNDF_ON_OFF     0x20    /* Banding filter ON/OFF */
 305 #define AEC_BND         0x10    /* Enable AEC below banding value */
 306 #define AEC_ON_OFF      0x08    /* Fine AEC ON/OFF control */
 307 #define AGC_ON          0x04    /* AGC Enable */
 308 #define AWB_ON          0x02    /* AWB Enable */
 309 #define AEC_ON          0x01    /* AEC Enable */
 310
 311 /* COM9 */
 312 #define BASE_AECAGC     0x80    /* Histogram or average based AEC/AGC */
 313                                 /* Automatic gain ceiling - maximum AGC value */
 314 #define GAIN_2x         0x00    /*    000 :   2x */
 315 #define GAIN_4x         0x10    /*    001 :   4x */
 316 #define GAIN_8x         0x20    /*    010 :   8x */
 317 #define GAIN_16x        0x30    /*    011 :  16x */
 318 #define GAIN_32x        0x40    /*    100 :  32x */
 319 #define GAIN_64x        0x50    /* 101 :  64x */
 320 #define GAIN_128x       0x60    /* 110 : 128x */
 321 #define DROP_VSYNC      0x04    /* Drop VSYNC output of corrupt frame */
 322 #define DROP_HREF       0x02    /* Drop HREF  output of corrupt frame */
 323
 324 /* COM11 */
 325 #define SGLF_ON_OFF     0x02    /* Single frame ON/OFF selection */
 326 #define SGLF_TRIG       0x01    /* Single frame transfer trigger */
 327
 328 /* HREF */
 329 #define HREF_VSTART_SHIFT       6       /* VSTART LSB */
 330 #define HREF_HSTART_SHIFT       4       /* HSTART 2 LSBs */
 331 #define HREF_VSIZE_SHIFT        2       /* VSIZE LSB */
 332 #define HREF_HSIZE_SHIFT        0       /* HSIZE 2 LSBs */
 333
 334 /* EXHCH */
 335 #define EXHCH_VSIZE_SHIFT       2       /* VOUTSIZE LSB */
 336 #define EXHCH_HSIZE_SHIFT       0       /* HOUTSIZE 2 LSBs */
 337
 338 /* DSP_CTRL1 */
 339 #define FIFO_ON         0x80    /* FIFO enable/disable selection */
 340 #define UV_ON_OFF       0x40    /* UV adjust function ON/OFF selection */
 341 #define YUV444_2_422    0x20    /* YUV444 to 422 UV channel option selection */
 342 #define CLR_MTRX_ON_OFF 0x10    /* Color matrix ON/OFF selection */
 343 #define INTPLT_ON_OFF   0x08    /* Interpolation ON/OFF selection */
 344 #define GMM_ON_OFF      0x04    /* Gamma function ON/OFF selection */
 345 #define AUTO_BLK_ON_OFF 0x02    /* Black defect auto correction ON/OFF */
 346 #define AUTO_WHT_ON_OFF 0x01    /* White define auto correction ON/OFF */
 347
 348 /* DSP_CTRL3 */
 349 #define UV_MASK         0x80    /* UV output sequence option */
 350 #define UV_ON           0x80    /*   ON */
 351 #define UV_OFF          0x00    /*   OFF */
 352 #define CBAR_MASK       0x20    /* DSP Color bar mask */
 353 #define CBAR_ON         0x20    /*   ON */
 354 #define CBAR_OFF        0x00    /*   OFF */
 355
 356 /* DSP_CTRL4 */
 357 #define DSP_OFMT_YUV    0x00
 358 #define DSP_OFMT_RGB    0x00
 359 #define DSP_OFMT_RAW8   0x02
 360 #define DSP_OFMT_RAW10  0x03
 361
 362 /* DSPAUTO (DSP Auto Function ON/OFF Control) */
 363 #define AWB_ACTRL       0x80 /* AWB auto threshold control */
 364 #define DENOISE_ACTRL   0x40 /* De-noise auto threshold control */
 365 #define EDGE_ACTRL      0x20 /* Edge enhancement auto strength control */
 366 #define UV_ACTRL        0x10 /* UV adjust auto slope control */
 367 #define SCAL0_ACTRL     0x08 /* Auto scaling factor control */
 368 #define SCAL1_2_ACTRL   0x04 /* Auto scaling factor control */
 369
 370 #define OV772X_MAX_WIDTH        VGA_WIDTH
 371 #define OV772X_MAX_HEIGHT       VGA_HEIGHT
 372
 373 /*
 374  * ID
 375  */
 376 #define OV7720  0x7720
 377 #define OV7725  0x7721
 378 #define VERSION(pid, ver) ((pid << 8) | (ver & 0xFF))
 379
 380 /*
 381  * PLL multipliers
 382  */
 383 static struct {
 384         unsigned int mult;
 385         u8 com4;
 386 } ov772x_pll[] = {
 387         { 1, PLL_BYPASS, },
 388         { 4, PLL_4x, },
 389         { 6, PLL_6x, },
 390         { 8, PLL_8x, },
 391 };
 392
 393 /*
 394  * struct
 395  */
 396
 397 struct ov772x_color_format {
 398         u32 code;
 399         enum v4l2_colorspace colorspace;
 400         u8 dsp3;
 401         u8 dsp4;
 402         u8 com3;
 403         u8 com7;
 404 };
 405
 406 struct ov772x_win_size {
 407         char                     *name;
 408         unsigned char             com7_bit;
 409         unsigned int              sizeimage;
 410         struct v4l2_rect          rect;
 411 };
 412
 413 struct ov772x_priv {
 414         struct v4l2_subdev                subdev;
 415         struct v4l2_ctrl_handler          hdl;
 416         struct clk                       *clk;
 417         struct ov772x_camera_info        *info;
 418         struct gpio_desc                 *pwdn_gpio;
 419         struct gpio_desc                 *rstb_gpio;
 420         const struct ov772x_color_format *cfmt;
 421         const struct ov772x_win_size     *win;
 422         unsigned short                    flag_vflip:1;
 423         unsigned short                    flag_hflip:1;
 424         /* band_filter = COM8[5] ? 256 - BDBASE : 0 */
 425         unsigned short                    band_filter;
 426         unsigned int                      fps;
 427         /* lock to protect power_count */
 428         struct mutex                      lock;
 429         int                               power_count;
 430 #ifdef CONFIG_MEDIA_CONTROLLER
 431         struct media_pad pad;
 432 #endif
 433 };
 434
 435 /*
 436  * supported color format list
 437  */
 438 static const struct ov772x_color_format ov772x_cfmts[] = {
 439         {
 440                 .code           = MEDIA_BUS_FMT_YUYV8_2X8,
 441                 .colorspace     = V4L2_COLORSPACE_SRGB,
 442                 .dsp3           = 0x0,
 443                 .dsp4           = DSP_OFMT_YUV,
 444                 .com3           = SWAP_YUV,
 445                 .com7           = OFMT_YUV,
 446         },
 447         {
 448                 .code           = MEDIA_BUS_FMT_YVYU8_2X8,
 449                 .colorspace     = V4L2_COLORSPACE_SRGB,
 450                 .dsp3           = UV_ON,
 451                 .dsp4           = DSP_OFMT_YUV,
 452                 .com3           = SWAP_YUV,
 453                 .com7           = OFMT_YUV,
 454         },
 455         {
 456                 .code           = MEDIA_BUS_FMT_UYVY8_2X8,
 457                 .colorspace     = V4L2_COLORSPACE_SRGB,
 458                 .dsp3           = 0x0,
 459                 .dsp4           = DSP_OFMT_YUV,
 460                 .com3           = 0x0,
 461                 .com7           = OFMT_YUV,
 462         },
 463         {
 464                 .code           = MEDIA_BUS_FMT_RGB555_2X8_PADHI_LE,
 465                 .colorspace     = V4L2_COLORSPACE_SRGB,
 466                 .dsp3           = 0x0,
 467                 .dsp4           = DSP_OFMT_YUV,
 468                 .com3           = SWAP_RGB,
 469                 .com7           = FMT_RGB555 | OFMT_RGB,
 470         },
 471         {
 472                 .code           = MEDIA_BUS_FMT_RGB555_2X8_PADHI_BE,
 473                 .colorspace     = V4L2_COLORSPACE_SRGB,
 474                 .dsp3           = 0x0,
 475                 .dsp4           = DSP_OFMT_YUV,
 476                 .com3           = 0x0,
 477                 .com7           = FMT_RGB555 | OFMT_RGB,
 478         },
 479         {
 480                 .code           = MEDIA_BUS_FMT_RGB565_2X8_LE,
 481                 .colorspace     = V4L2_COLORSPACE_SRGB,
 482                 .dsp3           = 0x0,
 483                 .dsp4           = DSP_OFMT_YUV,
 484                 .com3           = SWAP_RGB,
 485                 .com7           = FMT_RGB565 | OFMT_RGB,
 486         },
 487         {
 488                 .code           = MEDIA_BUS_FMT_RGB565_2X8_BE,
 489                 .colorspace     = V4L2_COLORSPACE_SRGB,
 490                 .dsp3           = 0x0,
 491                 .dsp4           = DSP_OFMT_YUV,
 492                 .com3           = 0x0,
 493                 .com7           = FMT_RGB565 | OFMT_RGB,
 494         },
 495         {
 496                 /* Setting DSP4 to DSP_OFMT_RAW8 still gives 10-bit output,
 497                  * regardless of the COM7 value. We can thus only support 10-bit
 498                  * Bayer until someone figures it out.
 499                  */
 500                 .code           = MEDIA_BUS_FMT_SBGGR10_1X10,
 501                 .colorspace     = V4L2_COLORSPACE_SRGB,
 502                 .dsp3           = 0x0,
 503                 .dsp4           = DSP_OFMT_RAW10,
 504                 .com3           = 0x0,
 505                 .com7           = SENSOR_RAW | OFMT_BRAW,
 506         },
 507 };
 508
 509 /*
 510  * window size list
 511  */
 512
 513 static const struct ov772x_win_size ov772x_win_sizes[] = {
 514         {
 515                 .name           = "VGA",
 516                 .com7_bit       = SLCT_VGA,
 517                 .sizeimage      = 510 * 748,
 518                 .rect = {
 519                         .left   = 140,
 520                         .top    = 14,
 521                         .width  = VGA_WIDTH,
 522                         .height = VGA_HEIGHT,
 523                 },
 524         }, {
 525                 .name           = "QVGA",
 526                 .com7_bit       = SLCT_QVGA,
 527                 .sizeimage      = 278 * 576,
 528                 .rect = {
 529                         .left   = 252,
 530                         .top    = 6,
 531                         .width  = QVGA_WIDTH,
 532                         .height = QVGA_HEIGHT,
 533                 },
 534         },
 535 };
 536
 537 /*
 538  * frame rate settings lists
 539  */
 540 static const unsigned int ov772x_frame_intervals[] = { 5, 10, 15, 20, 30, 60 };
 541
 542 /*
 543  * general function
 544  */
 545
 546 static struct ov772x_priv *to_ov772x(struct v4l2_subdev *sd)
 547 {
 548         return container_of(sd, struct ov772x_priv, subdev);
 549 }
 550
 551 static int ov772x_read(struct i2c_client *client, u8 addr)
 552 {
 553         int ret;
 554         u8 val;
 555
 556         ret = i2c_master_send(client, &addr, 1);
 557         if (ret < 0)
 558                 return ret;
 559         ret = i2c_master_recv(client, &val, 1);
 560         if (ret < 0)
 561                 return ret;
 562
 563         return val;
 564 }
 565
 566 static inline int ov772x_write(struct i2c_client *client, u8 addr, u8 value)
 567 {
 568         return i2c_smbus_write_byte_data(client, addr, value);
 569 }
 570
 571 static int ov772x_mask_set(struct i2c_client *client, u8  command, u8  mask,
 572                            u8  set)
 573 {
 574         s32 val = ov772x_read(client, command);
 575
 576         if (val < 0)
 577                 return val;
 578
 579         val &= ~mask;
 580         val |= set & mask;
 581
 582         return ov772x_write(client, command, val);
 583 }
 584
 585 static int ov772x_reset(struct i2c_client *client)
 586 {
 587         int ret;
 588
 589         ret = ov772x_write(client, COM7, SCCB_RESET);
 590         if (ret < 0)
 591                 return ret;
 592
 593         usleep_range(1000, 5000);
 594
 595         return ov772x_mask_set(client, COM2, SOFT_SLEEP_MODE, SOFT_SLEEP_MODE);
 596 }
 597
 598 /*
 599  * subdev ops
 600  */
 601
 602 static int ov772x_s_stream(struct v4l2_subdev *sd, int enable)
 603 {
 604         struct i2c_client *client = v4l2_get_subdevdata(sd);
 605         struct ov772x_priv *priv = to_ov772x(sd);
 606
 607         if (!enable) {
 608                 ov772x_mask_set(client, COM2, SOFT_SLEEP_MODE, SOFT_SLEEP_MODE);
 609                 return 0;
 610         }
 611
 612         ov772x_mask_set(client, COM2, SOFT_SLEEP_MODE, 0);
 613
 614         dev_dbg(&client->dev, "format %d, win %s\n",
 615                 priv->cfmt->code, priv->win->name);
 616
 617         return 0;
 618 }
 619
 620 static int ov772x_set_frame_rate(struct ov772x_priv *priv,
 621                                  struct v4l2_fract *tpf,
 622                                  const struct ov772x_color_format *cfmt,
 623                                  const struct ov772x_win_size *win)
 624 {
 625         struct i2c_client *client = v4l2_get_subdevdata(&priv->subdev);
 626         unsigned long fin = clk_get_rate(priv->clk);
 627         unsigned int fps = tpf->numerator ?
 628                            tpf->denominator / tpf->numerator :
 629                            tpf->denominator;
 630         unsigned int best_diff;
 631         unsigned int fsize;
 632         unsigned int pclk;
 633         unsigned int diff;
 634         unsigned int idx;
 635         unsigned int i;
 636         u8 clkrc = 0;
 637         u8 com4 = 0;
 638         int ret;
 639
 640         /* Approximate to the closest supported frame interval. */
 641         best_diff = ~0L;
 642         for (i = 0, idx = 0; i < ARRAY_SIZE(ov772x_frame_intervals); i++) {
 643                 diff = abs(fps - ov772x_frame_intervals[i]);
 644                 if (diff < best_diff) {
 645                         idx = i;
 646                         best_diff = diff;
 647                 }
 648         }
 649         fps = ov772x_frame_intervals[idx];
 650
 651         /* Use image size (with blankings) to calculate desired pixel clock. */
 652         switch (cfmt->com7 & OFMT_MASK) {
 653         case OFMT_BRAW:
 654                 fsize = win->sizeimage;
 655                 break;
 656         case OFMT_RGB:
 657         case OFMT_YUV:
 658         default:
 659                 fsize = win->sizeimage * 2;
 660                 break;
 661         }
 662
 663         pclk = fps * fsize;
 664
 665         /*
 666          * Pixel clock generation circuit is pretty simple:
 667          *
 668          * Fin -> [ / CLKRC_div] -> [ * PLL_mult] -> pclk
 669          *
 670          * Try to approximate the desired pixel clock testing all available
 671          * PLL multipliers (1x, 4x, 6x, 8x) and calculate corresponding
 672          * divisor with:
 673          *
 674          * div = PLL_mult * Fin / pclk
 675          *
 676          * and re-calculate the pixel clock using it:
 677          *
 678          * pclk = Fin * PLL_mult / CLKRC_div
 679          *
 680          * Choose the PLL_mult and CLKRC_div pair that gives a pixel clock
 681          * closer to the desired one.
 682          *
 683          * The desired pixel clock is calculated using a known frame size
 684          * (blanking included) and FPS.
 685          */
 686         best_diff = ~0L;
 687         for (i = 0; i < ARRAY_SIZE(ov772x_pll); i++) {
 688                 unsigned int pll_mult = ov772x_pll[i].mult;
 689                 unsigned int pll_out = pll_mult * fin;
 690                 unsigned int t_pclk;
 691                 unsigned int div;
 692
 693                 if (pll_out < pclk)
 694                         continue;
 695
 696                 div = DIV_ROUND_CLOSEST(pll_out, pclk);
 697                 t_pclk = DIV_ROUND_CLOSEST(fin * pll_mult, div);
 698                 diff = abs(pclk - t_pclk);
 699                 if (diff < best_diff) {
 700                         best_diff = diff;
 701                         clkrc = CLKRC_DIV(div);
 702                         com4 = ov772x_pll[i].com4;
 703                 }
 704         }
 705
 706         ret = ov772x_write(client, COM4, com4 | COM4_RESERVED);
 707         if (ret < 0)
 708                 return ret;
 709
 710         ret = ov772x_write(client, CLKRC, clkrc | CLKRC_RESERVED);
 711         if (ret < 0)
 712                 return ret;
 713
 714         tpf->numerator = 1;
 715         tpf->denominator = fps;
 716         priv->fps = tpf->denominator;
 717
 718         return 0;
 719 }
 720
 721 static int ov772x_g_frame_interval(struct v4l2_subdev *sd,
 722                                    struct v4l2_subdev_frame_interval *ival)
 723 {
 724         struct ov772x_priv *priv = to_ov772x(sd);
 725         struct v4l2_fract *tpf = &ival->interval;
 726
 727         tpf->numerator = 1;
 728         tpf->denominator = priv->fps;
 729
 730         return 0;
 731 }
 732
 733 static int ov772x_s_frame_interval(struct v4l2_subdev *sd,
 734                                    struct v4l2_subdev_frame_interval *ival)
 735 {
 736         struct ov772x_priv *priv = to_ov772x(sd);
 737         struct v4l2_fract *tpf = &ival->interval;
 738
 739         return ov772x_set_frame_rate(priv, tpf, priv->cfmt, priv->win);
 740 }
 741
 742 static int ov772x_s_ctrl(struct v4l2_ctrl *ctrl)
 743 {
 744         struct ov772x_priv *priv = container_of(ctrl->handler,
 745                                                 struct ov772x_priv, hdl);
 746         struct v4l2_subdev *sd = &priv->subdev;
 747         struct i2c_client *client = v4l2_get_subdevdata(sd);
 748         int ret = 0;
 749         u8 val;
 750
 751         switch (ctrl->id) {
 752         case V4L2_CID_VFLIP:
 753                 val = ctrl->val ? VFLIP_IMG : 0x00;
 754                 priv->flag_vflip = ctrl->val;
 755                 if (priv->info && (priv->info->flags & OV772X_FLAG_VFLIP))
 756                         val ^= VFLIP_IMG;
 757                 return ov772x_mask_set(client, COM3, VFLIP_IMG, val);
 758         case V4L2_CID_HFLIP:
 759                 val = ctrl->val ? HFLIP_IMG : 0x00;
 760                 priv->flag_hflip = ctrl->val;
 761                 if (priv->info && (priv->info->flags & OV772X_FLAG_HFLIP))
 762                         val ^= HFLIP_IMG;
 763                 return ov772x_mask_set(client, COM3, HFLIP_IMG, val);
 764         case V4L2_CID_BAND_STOP_FILTER:
 765                 if (!ctrl->val) {
 766                         /* Switch the filter off, it is on now */
 767                         ret = ov772x_mask_set(client, BDBASE, 0xff, 0xff);
 768                         if (!ret)
 769                                 ret = ov772x_mask_set(client, COM8,
 770                                                       BNDF_ON_OFF, 0);
 771                 } else {
 772                         /* Switch the filter on, set AEC low limit */
 773                         val = 256 - ctrl->val;
 774                         ret = ov772x_mask_set(client, COM8,
 775                                               BNDF_ON_OFF, BNDF_ON_OFF);
 776                         if (!ret)
 777                                 ret = ov772x_mask_set(client, BDBASE,
 778                                                       0xff, val);
 779                 }
 780                 if (!ret)
 781                         priv->band_filter = ctrl->val;
 782                 return ret;
 783         }
 784
 785         return -EINVAL;
 786 }
 787
 788 #ifdef CONFIG_VIDEO_ADV_DEBUG
 789 static int ov772x_g_register(struct v4l2_subdev *sd,
 790                              struct v4l2_dbg_register *reg)
 791 {
 792         struct i2c_client *client = v4l2_get_subdevdata(sd);
 793         int ret;
 794
 795         reg->size = 1;
 796         if (reg->reg > 0xff)
 797                 return -EINVAL;
 798
 799         ret = ov772x_read(client, reg->reg);
 800         if (ret < 0)
 801                 return ret;
 802
 803         reg->val = (__u64)ret;
 804
 805         return 0;
 806 }
 807
 808 static int ov772x_s_register(struct v4l2_subdev *sd,
 809                              const struct v4l2_dbg_register *reg)
 810 {
 811         struct i2c_client *client = v4l2_get_subdevdata(sd);
 812
 813         if (reg->reg > 0xff ||
 814             reg->val > 0xff)
 815                 return -EINVAL;
 816
 817         return ov772x_write(client, reg->reg, reg->val);
 818 }
 819 #endif
 820
 821 static int ov772x_power_on(struct ov772x_priv *priv)
 822 {
 823         struct i2c_client *client = v4l2_get_subdevdata(&priv->subdev);
 824         int ret;
 825
 826         if (priv->clk) {
 827                 ret = clk_prepare_enable(priv->clk);
 828                 if (ret)
 829                         return ret;
 830         }
 831
 832         if (priv->pwdn_gpio) {
 833                 gpiod_set_value(priv->pwdn_gpio, 1);
 834                 usleep_range(500, 1000);
 835         }
 836
 837         /*
 838          * FIXME: The reset signal is connected to a shared GPIO on some
 839          * platforms (namely the SuperH Migo-R). Until a framework becomes
 840          * available to handle this cleanly, request the GPIO temporarily
 841          * to avoid conflicts.
 842          */
 843         priv->rstb_gpio = gpiod_get_optional(&client->dev, "reset",
 844                                              GPIOD_OUT_LOW);
 845         if (IS_ERR(priv->rstb_gpio)) {
 846                 dev_info(&client->dev, "Unable to get GPIO \"reset\"");
 847                 return PTR_ERR(priv->rstb_gpio);
 848         }
 849
 850         if (priv->rstb_gpio) {
 851                 gpiod_set_value(priv->rstb_gpio, 1);
 852                 usleep_range(500, 1000);
 853                 gpiod_set_value(priv->rstb_gpio, 0);
 854                 usleep_range(500, 1000);
 855
 856                 gpiod_put(priv->rstb_gpio);
 857         }
 858
 859         return 0;
 860 }
 861
 862 static int ov772x_power_off(struct ov772x_priv *priv)
 863 {
 864         clk_disable_unprepare(priv->clk);
 865
 866         if (priv->pwdn_gpio) {
 867                 gpiod_set_value(priv->pwdn_gpio, 0);
 868                 usleep_range(500, 1000);
 869         }
 870
 871         return 0;
 872 }
 873
 874 static int ov772x_s_power(struct v4l2_subdev *sd, int on)
 875 {
 876         struct ov772x_priv *priv = to_ov772x(sd);
 877         int ret = 0;
 878
 879         mutex_lock(&priv->lock);
 880
 881         /* If the power count is modified from 0 to != 0 or from != 0 to 0,
 882          * update the power state.
 883          */
 884         if (priv->power_count == !on)
 885                 ret = on ? ov772x_power_on(priv) : ov772x_power_off(priv);
 886
 887         if (!ret) {
 888                 /* Update the power count. */
 889                 priv->power_count += on ? 1 : -1;
 890                 WARN(priv->power_count < 0, "Unbalanced power count\n");
 891                 WARN(priv->power_count > 1, "Duplicated s_power call\n");
 892         }
 893
 894         mutex_unlock(&priv->lock);
 895
 896         return ret;
 897 }
 898
 899 static const struct ov772x_win_size *ov772x_select_win(u32 width, u32 height)
 900 {
 901         const struct ov772x_win_size *win = &ov772x_win_sizes[0];
 902         u32 best_diff = UINT_MAX;
 903         unsigned int i;
 904
 905         for (i = 0; i < ARRAY_SIZE(ov772x_win_sizes); ++i) {
 906                 u32 diff = abs(width - ov772x_win_sizes[i].rect.width)
 907                          + abs(height - ov772x_win_sizes[i].rect.height);
 908                 if (diff < best_diff) {
 909                         best_diff = diff;
 910                         win = &ov772x_win_sizes[i];
 911                 }
 912         }
 913
 914         return win;
 915 }
 916
 917 static void ov772x_select_params(const struct v4l2_mbus_framefmt *mf,
 918                                  const struct ov772x_color_format **cfmt,
 919                                  const struct ov772x_win_size **win)
 920 {
 921         unsigned int i;
 922
 923         /* Select a format. */
 924         *cfmt = &ov772x_cfmts[0];
 925
 926         for (i = 0; i < ARRAY_SIZE(ov772x_cfmts); i++) {
 927                 if (mf->code == ov772x_cfmts[i].code) {
 928                         *cfmt = &ov772x_cfmts[i];
 929                         break;
 930                 }
 931         }
 932
 933         /* Select a window size. */
 934         *win = ov772x_select_win(mf->width, mf->height);
 935 }
 936
 937 static int ov772x_edgectrl(struct ov772x_priv *priv)
 938 {
 939         struct i2c_client *client = v4l2_get_subdevdata(&priv->subdev);
 940         int ret;
 941
 942         if (!priv->info)
 943                 return 0;
 944
 945         if (priv->info->edgectrl.strength & OV772X_MANUAL_EDGE_CTRL) {
 946                 /*
 947                  * Manual Edge Control Mode.
 948                  *
 949                  * Edge auto strength bit is set by default.
 950                  * Remove it when manual mode.
 951                  */
 952
 953                 ret = ov772x_mask_set(client, DSPAUTO, EDGE_ACTRL, 0x00);
 954                 if (ret < 0)
 955                         return ret;
 956
 957                 ret = ov772x_mask_set(client,
 958                                       EDGE_TRSHLD, OV772X_EDGE_THRESHOLD_MASK,
 959                                       priv->info->edgectrl.threshold);
 960                 if (ret < 0)
 961                         return ret;
 962
 963                 ret = ov772x_mask_set(client,
 964                                       EDGE_STRNGT, OV772X_EDGE_STRENGTH_MASK,
 965                                       priv->info->edgectrl.strength);
 966                 if (ret < 0)
 967                         return ret;
 968
 969         } else if (priv->info->edgectrl.upper > priv->info->edgectrl.lower) {
 970                 /*
 971                  * Auto Edge Control Mode.
 972                  *
 973                  * Set upper and lower limit.
 974                  */
 975                 ret = ov772x_mask_set(client,
 976                                       EDGE_UPPER, OV772X_EDGE_UPPER_MASK,
 977                                       priv->info->edgectrl.upper);
 978                 if (ret < 0)
 979                         return ret;
 980
 981                 ret = ov772x_mask_set(client,
 982                                       EDGE_LOWER, OV772X_EDGE_LOWER_MASK,
 983                                       priv->info->edgectrl.lower);
 984                 if (ret < 0)
 985                         return ret;
 986         }
 987
 988         return 0;
 989 }
 990
 991 static int ov772x_set_params(struct ov772x_priv *priv,
 992                              const struct ov772x_color_format *cfmt,
 993                              const struct ov772x_win_size *win)
 994 {
 995         struct i2c_client *client = v4l2_get_subdevdata(&priv->subdev);
 996         struct v4l2_fract tpf;
 997         int ret;
 998         u8  val;
 999
1000         /* Reset hardware. */
1001         ov772x_reset(client);
1002
1003         /* Edge Ctrl. */
1004         ret = ov772x_edgectrl(priv);
1005         if (ret < 0)
1006                 return ret;
1007
1008         /* Format and window size. */
1009         ret = ov772x_write(client, HSTART, win->rect.left >> 2);
1010         if (ret < 0)
1011                 goto ov772x_set_fmt_error;
1012         ret = ov772x_write(client, HSIZE, win->rect.width >> 2);
1013         if (ret < 0)
1014                 goto ov772x_set_fmt_error;
1015         ret = ov772x_write(client, VSTART, win->rect.top >> 1);
1016         if (ret < 0)
1017                 goto ov772x_set_fmt_error;
1018         ret = ov772x_write(client, VSIZE, win->rect.height >> 1);
1019         if (ret < 0)
1020                 goto ov772x_set_fmt_error;
1021         ret = ov772x_write(client, HOUTSIZE, win->rect.width >> 2);
1022         if (ret < 0)
1023                 goto ov772x_set_fmt_error;
1024         ret = ov772x_write(client, VOUTSIZE, win->rect.height >> 1);
1025         if (ret < 0)
1026                 goto ov772x_set_fmt_error;
1027         ret = ov772x_write(client, HREF,
1028                            ((win->rect.top & 1) << HREF_VSTART_SHIFT) |
1029                            ((win->rect.left & 3) << HREF_HSTART_SHIFT) |
1030                            ((win->rect.height & 1) << HREF_VSIZE_SHIFT) |
1031                            ((win->rect.width & 3) << HREF_HSIZE_SHIFT));
1032         if (ret < 0)
1033                 goto ov772x_set_fmt_error;
1034         ret = ov772x_write(client, EXHCH,
1035                            ((win->rect.height & 1) << EXHCH_VSIZE_SHIFT) |
1036                            ((win->rect.width & 3) << EXHCH_HSIZE_SHIFT));
1037         if (ret < 0)
1038                 goto ov772x_set_fmt_error;
1039
1040         /* Set DSP_CTRL3. */
1041         val = cfmt->dsp3;
1042         if (val) {
1043                 ret = ov772x_mask_set(client,
1044                                       DSP_CTRL3, UV_MASK, val);
1045                 if (ret < 0)
1046                         goto ov772x_set_fmt_error;
1047         }
1048
1049         /* DSP_CTRL4: AEC reference point and DSP output format. */
1050         if (cfmt->dsp4) {
1051                 ret = ov772x_write(client, DSP_CTRL4, cfmt->dsp4);
1052                 if (ret < 0)
1053                         goto ov772x_set_fmt_error;
1054         }
1055
1056         /* Set COM3. */
1057         val = cfmt->com3;
1058         if (priv->info && (priv->info->flags & OV772X_FLAG_VFLIP))
1059                 val |= VFLIP_IMG;
1060         if (priv->info && (priv->info->flags & OV772X_FLAG_HFLIP))
1061                 val |= HFLIP_IMG;
1062         if (priv->flag_vflip)
1063                 val ^= VFLIP_IMG;
1064         if (priv->flag_hflip)
1065                 val ^= HFLIP_IMG;
1066
1067         ret = ov772x_mask_set(client,
1068                               COM3, SWAP_MASK | IMG_MASK, val);
1069         if (ret < 0)
1070                 goto ov772x_set_fmt_error;
1071
1072         /* COM7: Sensor resolution and output format control. */
1073         ret = ov772x_write(client, COM7, win->com7_bit | cfmt->com7);
1074         if (ret < 0)
1075                 goto ov772x_set_fmt_error;
1076
1077         /* COM4, CLKRC: Set pixel clock and framerate. */
1078         tpf.numerator = 1;
1079         tpf.denominator = priv->fps;
1080         ret = ov772x_set_frame_rate(priv, &tpf, cfmt, win);
1081         if (ret < 0)
1082                 goto ov772x_set_fmt_error;
1083
1084         /* Set COM8. */
1085         if (priv->band_filter) {
1086                 ret = ov772x_mask_set(client, COM8, BNDF_ON_OFF, BNDF_ON_OFF);
1087                 if (!ret)
1088                         ret = ov772x_mask_set(client, BDBASE,
1089                                               0xff, 256 - priv->band_filter);
1090                 if (ret < 0)
1091                         goto ov772x_set_fmt_error;
1092         }
1093
1094         return ret;
1095
1096 ov772x_set_fmt_error:
1097
1098         ov772x_reset(client);
1099
1100         return ret;
1101 }
1102
1103 static int ov772x_get_selection(struct v4l2_subdev *sd,
1104                                 struct v4l2_subdev_pad_config *cfg,
1105                                 struct v4l2_subdev_selection *sel)
1106 {
1107         struct ov772x_priv *priv = to_ov772x(sd);
1108
1109         if (sel->which != V4L2_SUBDEV_FORMAT_ACTIVE)
1110                 return -EINVAL;
1111
1112         sel->r.left = 0;
1113         sel->r.top = 0;
1114         switch (sel->target) {
1115         case V4L2_SEL_TGT_CROP_BOUNDS:
1116         case V4L2_SEL_TGT_CROP_DEFAULT:
1117         case V4L2_SEL_TGT_CROP:
1118                 sel->r.width = priv->win->rect.width;
1119                 sel->r.height = priv->win->rect.height;
1120                 return 0;
1121         default:
1122                 return -EINVAL;
1123         }
1124 }
1125
1126 static int ov772x_get_fmt(struct v4l2_subdev *sd,
1127                           struct v4l2_subdev_pad_config *cfg,
1128                           struct v4l2_subdev_format *format)
1129 {
1130         struct v4l2_mbus_framefmt *mf = &format->format;
1131         struct ov772x_priv *priv = to_ov772x(sd);
1132
1133         if (format->pad)
1134                 return -EINVAL;
1135
1136         mf->width       = priv->win->rect.width;
1137         mf->height      = priv->win->rect.height;
1138         mf->code        = priv->cfmt->code;
1139         mf->colorspace  = priv->cfmt->colorspace;
1140         mf->field       = V4L2_FIELD_NONE;
1141
1142         return 0;
1143 }
1144
1145 static int ov772x_set_fmt(struct v4l2_subdev *sd,
1146                           struct v4l2_subdev_pad_config *cfg,
1147                           struct v4l2_subdev_format *format)
1148 {
1149         struct ov772x_priv *priv = to_ov772x(sd);
1150         struct v4l2_mbus_framefmt *mf = &format->format;
1151         const struct ov772x_color_format *cfmt;
1152         const struct ov772x_win_size *win;
1153         int ret;
1154
1155         if (format->pad)
1156                 return -EINVAL;
1157
1158         ov772x_select_params(mf, &cfmt, &win);
1159
1160         mf->code = cfmt->code;
1161         mf->width = win->rect.width;
1162         mf->height = win->rect.height;
1163         mf->field = V4L2_FIELD_NONE;
1164         mf->colorspace = cfmt->colorspace;
1165         mf->ycbcr_enc = V4L2_YCBCR_ENC_DEFAULT;
1166         mf->quantization = V4L2_QUANTIZATION_DEFAULT;
1167         mf->xfer_func = V4L2_XFER_FUNC_DEFAULT;
1168
1169         if (format->which == V4L2_SUBDEV_FORMAT_TRY) {
1170                 cfg->try_fmt = *mf;
1171                 return 0;
1172         }
1173
1174         ret = ov772x_set_params(priv, cfmt, win);
1175         if (ret < 0)
1176                 return ret;
1177
1178         priv->win = win;
1179         priv->cfmt = cfmt;
1180
1181         return 0;
1182 }
1183
1184 static int ov772x_video_probe(struct ov772x_priv *priv)
1185 {
1186         struct i2c_client  *client = v4l2_get_subdevdata(&priv->subdev);
1187         int                 pid, ver, midh, midl;
1188         const char         *devname;
1189         int                 ret;
1190
1191         ret = ov772x_s_power(&priv->subdev, 1);
1192         if (ret < 0)
1193                 return ret;
1194
1195         /* Check and show product ID and manufacturer ID. */
1196         pid = ov772x_read(client, PID);
1197         if (pid < 0)
1198                 return pid;
1199         ver = ov772x_read(client, VER);
1200         if (ver < 0)
1201                 return ver;
1202
1203         switch (VERSION(pid, ver)) {
1204         case OV7720:
1205                 devname     = "ov7720";
1206                 break;
1207         case OV7725:
1208                 devname     = "ov7725";
1209                 break;
1210         default:
1211                 dev_err(&client->dev,
1212                         "Product ID error %x:%x\n", pid, ver);
1213                 ret = -ENODEV;
1214                 goto done;
1215         }
1216
1217         midh = ov772x_read(client, MIDH);
1218         if (midh < 0)
1219                 return midh;
1220         midl = ov772x_read(client, MIDL);
1221         if (midl < 0)
1222                 return midl;
1223
1224         dev_info(&client->dev,
1225                  "%s Product ID %0x:%0x Manufacturer ID %x:%x\n",
1226                  devname, pid, ver, midh, midl);
1227
1228         ret = v4l2_ctrl_handler_setup(&priv->hdl);
1229
1230 done:
1231         ov772x_s_power(&priv->subdev, 0);
1232
1233         return ret;
1234 }
1235
1236 static const struct v4l2_ctrl_ops ov772x_ctrl_ops = {
1237         .s_ctrl = ov772x_s_ctrl,
1238 };
1239
1240 static const struct v4l2_subdev_core_ops ov772x_subdev_core_ops = {
1241 #ifdef CONFIG_VIDEO_ADV_DEBUG
1242         .g_register     = ov772x_g_register,
1243         .s_register     = ov772x_s_register,
1244 #endif
1245         .s_power        = ov772x_s_power,
1246 };
1247
1248 static int ov772x_enum_frame_interval(struct v4l2_subdev *sd,
1249                                       struct v4l2_subdev_pad_config *cfg,
1250                                       struct v4l2_subdev_frame_interval_enum *fie)
1251 {
1252         if (fie->pad || fie->index >= ARRAY_SIZE(ov772x_frame_intervals))
1253                 return -EINVAL;
1254
1255         if (fie->width != VGA_WIDTH && fie->width != QVGA_WIDTH)
1256                 return -EINVAL;
1257         if (fie->height != VGA_HEIGHT && fie->height != QVGA_HEIGHT)
1258                 return -EINVAL;
1259
1260         fie->interval.numerator = 1;
1261         fie->interval.denominator = ov772x_frame_intervals[fie->index];
1262
1263         return 0;
1264 }
1265
1266 static int ov772x_enum_mbus_code(struct v4l2_subdev *sd,
1267                                  struct v4l2_subdev_pad_config *cfg,
1268                                  struct v4l2_subdev_mbus_code_enum *code)
1269 {
1270         if (code->pad || code->index >= ARRAY_SIZE(ov772x_cfmts))
1271                 return -EINVAL;
1272
1273         code->code = ov772x_cfmts[code->index].code;
1274
1275         return 0;
1276 }
1277
1278 static const struct v4l2_subdev_video_ops ov772x_subdev_video_ops = {
1279         .s_stream               = ov772x_s_stream,
1280         .s_frame_interval       = ov772x_s_frame_interval,
1281         .g_frame_interval       = ov772x_g_frame_interval,
1282 };
1283
1284 static const struct v4l2_subdev_pad_ops ov772x_subdev_pad_ops = {
1285         .enum_frame_interval    = ov772x_enum_frame_interval,
1286         .enum_mbus_code         = ov772x_enum_mbus_code,
1287         .get_selection          = ov772x_get_selection,
1288         .get_fmt                = ov772x_get_fmt,
1289         .set_fmt                = ov772x_set_fmt,
1290 };
1291
1292 static const struct v4l2_subdev_ops ov772x_subdev_ops = {
1293         .core   = &ov772x_subdev_core_ops,
1294         .video  = &ov772x_subdev_video_ops,
1295         .pad    = &ov772x_subdev_pad_ops,
1296 };
1297
1298 /*
1299  * i2c_driver function
1300  */
1301
1302 static int ov772x_probe(struct i2c_client *client,
1303                         const struct i2c_device_id *did)
1304 {
1305         struct ov772x_priv      *priv;
1306         struct i2c_adapter      *adapter = client->adapter;
1307         int                     ret;
1308
1309         if (!client->dev.of_node && !client->dev.platform_data) {
1310                 dev_err(&client->dev,
1311                         "Missing ov772x platform data for non-DT device\n");
1312                 return -EINVAL;
1313         }
1314
1315         if (!i2c_check_functionality(adapter, I2C_FUNC_SMBUS_BYTE_DATA)) {
1316                 dev_err(&adapter->dev,
1317                         "I2C-Adapter doesn't support SMBUS_BYTE_DATA\n");
1318                 return -EIO;
1319         }
1320
1321         priv = devm_kzalloc(&client->dev, sizeof(*priv), GFP_KERNEL);
1322         if (!priv)
1323                 return -ENOMEM;
1324
1325         priv->info = client->dev.platform_data;
1326         mutex_init(&priv->lock);
1327
1328         v4l2_i2c_subdev_init(&priv->subdev, client, &ov772x_subdev_ops);
1329         v4l2_ctrl_handler_init(&priv->hdl, 3);
1330         v4l2_ctrl_new_std(&priv->hdl, &ov772x_ctrl_ops,
1331                           V4L2_CID_VFLIP, 0, 1, 1, 0);
1332         v4l2_ctrl_new_std(&priv->hdl, &ov772x_ctrl_ops,
1333                           V4L2_CID_HFLIP, 0, 1, 1, 0);
1334         v4l2_ctrl_new_std(&priv->hdl, &ov772x_ctrl_ops,
1335                           V4L2_CID_BAND_STOP_FILTER, 0, 256, 1, 0);
1336         priv->subdev.ctrl_handler = &priv->hdl;
1337         if (priv->hdl.error) {
1338                 ret = priv->hdl.error;
1339                 goto error_mutex_destroy;
1340         }
1341
1342         priv->clk = clk_get(&client->dev, NULL);
1343         if (IS_ERR(priv->clk)) {
1344                 dev_err(&client->dev, "Unable to get xclk clock\n");
1345                 ret = PTR_ERR(priv->clk);
1346                 goto error_ctrl_free;
1347         }
1348
1349         priv->pwdn_gpio = gpiod_get_optional(&client->dev, "powerdown",
1350                                              GPIOD_OUT_LOW);
1351         if (IS_ERR(priv->pwdn_gpio)) {
1352                 dev_info(&client->dev, "Unable to get GPIO \"powerdown\"");
1353                 ret = PTR_ERR(priv->pwdn_gpio);
1354                 goto error_clk_put;
1355         }
1356
1357         ret = ov772x_video_probe(priv);
1358         if (ret < 0)
1359                 goto error_gpio_put;
1360
1361 #ifdef CONFIG_MEDIA_CONTROLLER
1362         priv->pad.flags = MEDIA_PAD_FL_SOURCE;
1363         priv->subdev.entity.function = MEDIA_ENT_F_CAM_SENSOR;
1364         ret = media_entity_pads_init(&priv->subdev.entity, 1, &priv->pad);
1365         if (ret < 0)
1366                 goto error_gpio_put;
1367 #endif
1368
1369         priv->cfmt = &ov772x_cfmts[0];
1370         priv->win = &ov772x_win_sizes[0];
1371         priv->fps = 15;
1372
1373         ret = v4l2_async_register_subdev(&priv->subdev);
1374         if (ret)
1375                 goto error_entity_cleanup;
1376
1377         return 0;
1378
1379 error_entity_cleanup:
1380         media_entity_cleanup(&priv->subdev.entity);
1381 error_gpio_put:
1382         if (priv->pwdn_gpio)
1383                 gpiod_put(priv->pwdn_gpio);
1384 error_clk_put:
1385         clk_put(priv->clk);
1386 error_ctrl_free:
1387         v4l2_ctrl_handler_free(&priv->hdl);
1388 error_mutex_destroy:
1389         mutex_destroy(&priv->lock);
1390
1391         return ret;
1392 }
1393
1394 static int ov772x_remove(struct i2c_client *client)
1395 {
1396         struct ov772x_priv *priv = to_ov772x(i2c_get_clientdata(client));
1397
1398         media_entity_cleanup(&priv->subdev.entity);
1399         clk_put(priv->clk);
1400         if (priv->pwdn_gpio)
1401                 gpiod_put(priv->pwdn_gpio);
1402         v4l2_async_unregister_subdev(&priv->subdev);
1403         v4l2_ctrl_handler_free(&priv->hdl);
1404         mutex_destroy(&priv->lock);
1405
1406         return 0;
1407 }
1408
1409 static const struct i2c_device_id ov772x_id[] = {
1410         { "ov772x", 0 },
1411         { }
1412 };
1413 MODULE_DEVICE_TABLE(i2c, ov772x_id);
1414
1415 static const struct of_device_id ov772x_of_match[] = {
1416         { .compatible = "ovti,ov7725", },
1417         { .compatible = "ovti,ov7720", },
1418         { /* sentinel */ },
1419 };
1420 MODULE_DEVICE_TABLE(of, ov772x_of_match);
1421
1422 static struct i2c_driver ov772x_i2c_driver = {
1423         .driver = {
1424                 .name = "ov772x",
1425                 .of_match_table = ov772x_of_match,
1426         },
1427         .probe    = ov772x_probe,
1428         .remove   = ov772x_remove,
1429         .id_table = ov772x_id,
1430 };
1431
1432 module_i2c_driver(ov772x_i2c_driver);
1433
1434 MODULE_DESCRIPTION("V4L2 driver for OV772x image sensor");
1435 MODULE_AUTHOR("Kuninori Morimoto");
1436 MODULE_LICENSE("GPL v2");