drivers/net/dsa/bcm_sf2.c

   1 /*
   2  * Broadcom Starfighter 2 DSA switch driver
   3  *
   4  * Copyright (C) 2014, Broadcom Corporation
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  */
  11
  12 #include <linux/list.h>
  13 #include <linux/module.h>
  14 #include <linux/netdevice.h>
  15 #include <linux/interrupt.h>
  16 #include <linux/platform_device.h>
  17 #include <linux/of.h>
  18 #include <linux/phy.h>
  19 #include <linux/phy_fixed.h>
  20 #include <linux/mii.h>
  21 #include <linux/of.h>
  22 #include <linux/of_irq.h>
  23 #include <linux/of_address.h>
  24 #include <linux/of_net.h>
  25 #include <linux/of_mdio.h>
  26 #include <net/dsa.h>
  27 #include <linux/ethtool.h>
  28 #include <linux/if_bridge.h>
  29 #include <linux/brcmphy.h>
  30 #include <linux/etherdevice.h>
  31 #include <linux/platform_data/b53.h>
  32
  33 #include "bcm_sf2.h"
  34 #include "bcm_sf2_regs.h"
  35 #include "b53/b53_priv.h"
  36 #include "b53/b53_regs.h"
  37
  38 static enum dsa_tag_protocol bcm_sf2_sw_get_tag_protocol(struct dsa_switch *ds)
  39 {
  40         return DSA_TAG_PROTO_BRCM;
  41 }
  42
  43 static void bcm_sf2_imp_vlan_setup(struct dsa_switch *ds, int cpu_port)
  44 {
  45         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
  46         unsigned int i;
  47         u32 reg;
  48
  49         /* Enable the IMP Port to be in the same VLAN as the other ports
  50          * on a per-port basis such that we only have Port i and IMP in
  51          * the same VLAN.
  52          */
  53         for (i = 0; i < priv->hw_params.num_ports; i++) {
  54                 if (!((1 << i) & ds->enabled_port_mask))
  55                         continue;
  56
  57                 reg = core_readl(priv, CORE_PORT_VLAN_CTL_PORT(i));
  58                 reg |= (1 << cpu_port);
  59                 core_writel(priv, reg, CORE_PORT_VLAN_CTL_PORT(i));
  60         }
  61 }
  62
  63 static void bcm_sf2_brcm_hdr_setup(struct bcm_sf2_priv *priv, int port)
  64 {
  65         u32 reg, val;
  66
  67         /* Resolve which bit controls the Broadcom tag */
  68         switch (port) {
  69         case 8:
  70                 val = BRCM_HDR_EN_P8;
  71                 break;
  72         case 7:
  73                 val = BRCM_HDR_EN_P7;
  74                 break;
  75         case 5:
  76                 val = BRCM_HDR_EN_P5;
  77                 break;
  78         default:
  79                 val = 0;
  80                 break;
  81         }
  82
  83         /* Enable Broadcom tags for IMP port */
  84         reg = core_readl(priv, CORE_BRCM_HDR_CTRL);
  85         reg |= val;
  86         core_writel(priv, reg, CORE_BRCM_HDR_CTRL);
  87
  88         /* Enable reception Broadcom tag for CPU TX (switch RX) to
  89          * allow us to tag outgoing frames
  90          */
  91         reg = core_readl(priv, CORE_BRCM_HDR_RX_DIS);
  92         reg &= ~(1 << port);
  93         core_writel(priv, reg, CORE_BRCM_HDR_RX_DIS);
  94
  95         /* Enable transmission of Broadcom tags from the switch (CPU RX) to
  96          * allow delivering frames to the per-port net_devices
  97          */
  98         reg = core_readl(priv, CORE_BRCM_HDR_TX_DIS);
  99         reg &= ~(1 << port);
 100         core_writel(priv, reg, CORE_BRCM_HDR_TX_DIS);
 101 }
 102
 103 static void bcm_sf2_imp_setup(struct dsa_switch *ds, int port)
 104 {
 105         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 106         u32 reg, offset;
 107
 108         if (priv->type == BCM7445_DEVICE_ID)
 109                 offset = CORE_STS_OVERRIDE_IMP;
 110         else
 111                 offset = CORE_STS_OVERRIDE_IMP2;
 112
 113         /* Enable the port memories */
 114         reg = core_readl(priv, CORE_MEM_PSM_VDD_CTRL);
 115         reg &= ~P_TXQ_PSM_VDD(port);
 116         core_writel(priv, reg, CORE_MEM_PSM_VDD_CTRL);
 117
 118         /* Enable Broadcast, Multicast, Unicast forwarding to IMP port */
 119         reg = core_readl(priv, CORE_IMP_CTL);
 120         reg |= (RX_BCST_EN | RX_MCST_EN | RX_UCST_EN);
 121         reg &= ~(RX_DIS | TX_DIS);
 122         core_writel(priv, reg, CORE_IMP_CTL);
 123
 124         /* Enable forwarding */
 125         core_writel(priv, SW_FWDG_EN, CORE_SWMODE);
 126
 127         /* Enable IMP port in dumb mode */
 128         reg = core_readl(priv, CORE_SWITCH_CTRL);
 129         reg |= MII_DUMB_FWDG_EN;
 130         core_writel(priv, reg, CORE_SWITCH_CTRL);
 131
 132         bcm_sf2_brcm_hdr_setup(priv, port);
 133
 134         /* Force link status for IMP port */
 135         reg = core_readl(priv, offset);
 136         reg |= (MII_SW_OR | LINK_STS);
 137         core_writel(priv, reg, offset);
 138 }
 139
 140 static void bcm_sf2_eee_enable_set(struct dsa_switch *ds, int port, bool enable)
 141 {
 142         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 143         u32 reg;
 144
 145         reg = core_readl(priv, CORE_EEE_EN_CTRL);
 146         if (enable)
 147                 reg |= 1 << port;
 148         else
 149                 reg &= ~(1 << port);
 150         core_writel(priv, reg, CORE_EEE_EN_CTRL);
 151 }
 152
 153 static void bcm_sf2_gphy_enable_set(struct dsa_switch *ds, bool enable)
 154 {
 155         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 156         u32 reg;
 157
 158         reg = reg_readl(priv, REG_SPHY_CNTRL);
 159         if (enable) {
 160                 reg |= PHY_RESET;
 161                 reg &= ~(EXT_PWR_DOWN | IDDQ_BIAS | CK25_DIS);
 162                 reg_writel(priv, reg, REG_SPHY_CNTRL);
 163                 udelay(21);
 164                 reg = reg_readl(priv, REG_SPHY_CNTRL);
 165                 reg &= ~PHY_RESET;
 166         } else {
 167                 reg |= EXT_PWR_DOWN | IDDQ_BIAS | PHY_RESET;
 168                 reg_writel(priv, reg, REG_SPHY_CNTRL);
 169                 mdelay(1);
 170                 reg |= CK25_DIS;
 171         }
 172         reg_writel(priv, reg, REG_SPHY_CNTRL);
 173
 174         /* Use PHY-driven LED signaling */
 175         if (!enable) {
 176                 reg = reg_readl(priv, REG_LED_CNTRL(0));
 177                 reg |= SPDLNK_SRC_SEL;
 178                 reg_writel(priv, reg, REG_LED_CNTRL(0));
 179         }
 180 }
 181
 182 static inline void bcm_sf2_port_intr_enable(struct bcm_sf2_priv *priv,
 183                                             int port)
 184 {
 185         unsigned int off;
 186
 187         switch (port) {
 188         case 7:
 189                 off = P7_IRQ_OFF;
 190                 break;
 191         case 0:
 192                 /* Port 0 interrupts are located on the first bank */
 193                 intrl2_0_mask_clear(priv, P_IRQ_MASK(P0_IRQ_OFF));
 194                 return;
 195         default:
 196                 off = P_IRQ_OFF(port);
 197                 break;
 198         }
 199
 200         intrl2_1_mask_clear(priv, P_IRQ_MASK(off));
 201 }
 202
 203 static inline void bcm_sf2_port_intr_disable(struct bcm_sf2_priv *priv,
 204                                              int port)
 205 {
 206         unsigned int off;
 207
 208         switch (port) {
 209         case 7:
 210                 off = P7_IRQ_OFF;
 211                 break;
 212         case 0:
 213                 /* Port 0 interrupts are located on the first bank */
 214                 intrl2_0_mask_set(priv, P_IRQ_MASK(P0_IRQ_OFF));
 215                 intrl2_0_writel(priv, P_IRQ_MASK(P0_IRQ_OFF), INTRL2_CPU_CLEAR);
 216                 return;
 217         default:
 218                 off = P_IRQ_OFF(port);
 219                 break;
 220         }
 221
 222         intrl2_1_mask_set(priv, P_IRQ_MASK(off));
 223         intrl2_1_writel(priv, P_IRQ_MASK(off), INTRL2_CPU_CLEAR);
 224 }
 225
 226 static int bcm_sf2_port_setup(struct dsa_switch *ds, int port,
 227                               struct phy_device *phy)
 228 {
 229         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 230         s8 cpu_port = ds->dst->cpu_dp->index;
 231         unsigned int i;
 232         u32 reg;
 233
 234         /* Clear the memory power down */
 235         reg = core_readl(priv, CORE_MEM_PSM_VDD_CTRL);
 236         reg &= ~P_TXQ_PSM_VDD(port);
 237         core_writel(priv, reg, CORE_MEM_PSM_VDD_CTRL);
 238
 239         /* Enable Broadcom tags for that port if requested */
 240         if (priv->brcm_tag_mask & BIT(port))
 241                 bcm_sf2_brcm_hdr_setup(priv, port);
 242
 243         /* Configure Traffic Class to QoS mapping, allow each priority to map
 244          * to a different queue number
 245          */
 246         reg = core_readl(priv, CORE_PORT_TC2_QOS_MAP_PORT(port));
 247         for (i = 0; i < 8; i++)
 248                 reg |= i << (PRT_TO_QID_SHIFT * i);
 249         core_writel(priv, reg, CORE_PORT_TC2_QOS_MAP_PORT(port));
 250
 251         /* Clear the Rx and Tx disable bits and set to no spanning tree */
 252         core_writel(priv, 0, CORE_G_PCTL_PORT(port));
 253
 254         /* Re-enable the GPHY and re-apply workarounds */
 255         if (priv->int_phy_mask & 1 << port && priv->hw_params.num_gphy == 1) {
 256                 bcm_sf2_gphy_enable_set(ds, true);
 257                 if (phy) {
 258                         /* if phy_stop() has been called before, phy
 259                          * will be in halted state, and phy_start()
 260                          * will call resume.
 261                          *
 262                          * the resume path does not configure back
 263                          * autoneg settings, and since we hard reset
 264                          * the phy manually here, we need to reset the
 265                          * state machine also.
 266                          */
 267                         phy->state = PHY_READY;
 268                         phy_init_hw(phy);
 269                 }
 270         }
 271
 272         /* Enable MoCA port interrupts to get notified */
 273         if (port == priv->moca_port)
 274                 bcm_sf2_port_intr_enable(priv, port);
 275
 276         /* Set this port, and only this one to be in the default VLAN,
 277          * if member of a bridge, restore its membership prior to
 278          * bringing down this port.
 279          */
 280         reg = core_readl(priv, CORE_PORT_VLAN_CTL_PORT(port));
 281         reg &= ~PORT_VLAN_CTRL_MASK;
 282         reg |= (1 << port);
 283         reg |= priv->dev->ports[port].vlan_ctl_mask;
 284         core_writel(priv, reg, CORE_PORT_VLAN_CTL_PORT(port));
 285
 286         bcm_sf2_imp_vlan_setup(ds, cpu_port);
 287
 288         /* If EEE was enabled, restore it */
 289         if (priv->port_sts[port].eee.eee_enabled)
 290                 bcm_sf2_eee_enable_set(ds, port, true);
 291
 292         return 0;
 293 }
 294
 295 static void bcm_sf2_port_disable(struct dsa_switch *ds, int port,
 296                                  struct phy_device *phy)
 297 {
 298         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 299         u32 off, reg;
 300
 301         if (priv->wol_ports_mask & (1 << port))
 302                 return;
 303
 304         if (port == priv->moca_port)
 305                 bcm_sf2_port_intr_disable(priv, port);
 306
 307         if (priv->int_phy_mask & 1 << port && priv->hw_params.num_gphy == 1)
 308                 bcm_sf2_gphy_enable_set(ds, false);
 309
 310         if (dsa_is_cpu_port(ds, port))
 311                 off = CORE_IMP_CTL;
 312         else
 313                 off = CORE_G_PCTL_PORT(port);
 314
 315         reg = core_readl(priv, off);
 316         reg |= RX_DIS | TX_DIS;
 317         core_writel(priv, reg, off);
 318
 319         /* Power down the port memory */
 320         reg = core_readl(priv, CORE_MEM_PSM_VDD_CTRL);
 321         reg |= P_TXQ_PSM_VDD(port);
 322         core_writel(priv, reg, CORE_MEM_PSM_VDD_CTRL);
 323 }
 324
 325 /* Returns 0 if EEE was not enabled, or 1 otherwise
 326  */
 327 static int bcm_sf2_eee_init(struct dsa_switch *ds, int port,
 328                             struct phy_device *phy)
 329 {
 330         int ret;
 331
 332         ret = phy_init_eee(phy, 0);
 333         if (ret)
 334                 return 0;
 335
 336         bcm_sf2_eee_enable_set(ds, port, true);
 337
 338         return 1;
 339 }
 340
 341 static int bcm_sf2_sw_get_eee(struct dsa_switch *ds, int port,
 342                               struct ethtool_eee *e)
 343 {
 344         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 345         struct ethtool_eee *p = &priv->port_sts[port].eee;
 346         u32 reg;
 347
 348         reg = core_readl(priv, CORE_EEE_LPI_INDICATE);
 349         e->eee_enabled = p->eee_enabled;
 350         e->eee_active = !!(reg & (1 << port));
 351
 352         return 0;
 353 }
 354
 355 static int bcm_sf2_sw_set_eee(struct dsa_switch *ds, int port,
 356                               struct phy_device *phydev,
 357                               struct ethtool_eee *e)
 358 {
 359         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 360         struct ethtool_eee *p = &priv->port_sts[port].eee;
 361
 362         p->eee_enabled = e->eee_enabled;
 363
 364         if (!p->eee_enabled) {
 365                 bcm_sf2_eee_enable_set(ds, port, false);
 366         } else {
 367                 p->eee_enabled = bcm_sf2_eee_init(ds, port, phydev);
 368                 if (!p->eee_enabled)
 369                         return -EOPNOTSUPP;
 370         }
 371
 372         return 0;
 373 }
 374
 375 static int bcm_sf2_sw_indir_rw(struct bcm_sf2_priv *priv, int op, int addr,
 376                                int regnum, u16 val)
 377 {
 378         int ret = 0;
 379         u32 reg;
 380
 381         reg = reg_readl(priv, REG_SWITCH_CNTRL);
 382         reg |= MDIO_MASTER_SEL;
 383         reg_writel(priv, reg, REG_SWITCH_CNTRL);
 384
 385         /* Page << 8 | offset */
 386         reg = 0x70;
 387         reg <<= 2;
 388         core_writel(priv, addr, reg);
 389
 390         /* Page << 8 | offset */
 391         reg = 0x80 << 8 | regnum << 1;
 392         reg <<= 2;
 393
 394         if (op)
 395                 ret = core_readl(priv, reg);
 396         else
 397                 core_writel(priv, val, reg);
 398
 399         reg = reg_readl(priv, REG_SWITCH_CNTRL);
 400         reg &= ~MDIO_MASTER_SEL;
 401         reg_writel(priv, reg, REG_SWITCH_CNTRL);
 402
 403         return ret & 0xffff;
 404 }
 405
 406 static int bcm_sf2_sw_mdio_read(struct mii_bus *bus, int addr, int regnum)
 407 {
 408         struct bcm_sf2_priv *priv = bus->priv;
 409
 410         /* Intercept reads from Broadcom pseudo-PHY address, else, send
 411          * them to our master MDIO bus controller
 412          */
 413         if (addr == BRCM_PSEUDO_PHY_ADDR && priv->indir_phy_mask & BIT(addr))
 414                 return bcm_sf2_sw_indir_rw(priv, 1, addr, regnum, 0);
 415         else
 416                 return mdiobus_read_nested(priv->master_mii_bus, addr, regnum);
 417 }
 418
 419 static int bcm_sf2_sw_mdio_write(struct mii_bus *bus, int addr, int regnum,
 420                                  u16 val)
 421 {
 422         struct bcm_sf2_priv *priv = bus->priv;
 423
 424         /* Intercept writes to the Broadcom pseudo-PHY address, else,
 425          * send them to our master MDIO bus controller
 426          */
 427         if (addr == BRCM_PSEUDO_PHY_ADDR && priv->indir_phy_mask & BIT(addr))
 428                 bcm_sf2_sw_indir_rw(priv, 0, addr, regnum, val);
 429         else
 430                 mdiobus_write_nested(priv->master_mii_bus, addr, regnum, val);
 431
 432         return 0;
 433 }
 434
 435 static irqreturn_t bcm_sf2_switch_0_isr(int irq, void *dev_id)
 436 {
 437         struct bcm_sf2_priv *priv = dev_id;
 438
 439         priv->irq0_stat = intrl2_0_readl(priv, INTRL2_CPU_STATUS) &
 440                                 ~priv->irq0_mask;
 441         intrl2_0_writel(priv, priv->irq0_stat, INTRL2_CPU_CLEAR);
 442
 443         return IRQ_HANDLED;
 444 }
 445
 446 static irqreturn_t bcm_sf2_switch_1_isr(int irq, void *dev_id)
 447 {
 448         struct bcm_sf2_priv *priv = dev_id;
 449
 450         priv->irq1_stat = intrl2_1_readl(priv, INTRL2_CPU_STATUS) &
 451                                 ~priv->irq1_mask;
 452         intrl2_1_writel(priv, priv->irq1_stat, INTRL2_CPU_CLEAR);
 453
 454         if (priv->irq1_stat & P_LINK_UP_IRQ(P7_IRQ_OFF))
 455                 priv->port_sts[7].link = 1;
 456         if (priv->irq1_stat & P_LINK_DOWN_IRQ(P7_IRQ_OFF))
 457                 priv->port_sts[7].link = 0;
 458
 459         return IRQ_HANDLED;
 460 }
 461
 462 static int bcm_sf2_sw_rst(struct bcm_sf2_priv *priv)
 463 {
 464         unsigned int timeout = 1000;
 465         u32 reg;
 466
 467         reg = core_readl(priv, CORE_WATCHDOG_CTRL);
 468         reg |= SOFTWARE_RESET | EN_CHIP_RST | EN_SW_RESET;
 469         core_writel(priv, reg, CORE_WATCHDOG_CTRL);
 470
 471         do {
 472                 reg = core_readl(priv, CORE_WATCHDOG_CTRL);
 473                 if (!(reg & SOFTWARE_RESET))
 474                         break;
 475
 476                 usleep_range(1000, 2000);
 477         } while (timeout-- > 0);
 478
 479         if (timeout == 0)
 480                 return -ETIMEDOUT;
 481
 482         return 0;
 483 }
 484
 485 static void bcm_sf2_intr_disable(struct bcm_sf2_priv *priv)
 486 {
 487         intrl2_0_mask_set(priv, 0xffffffff);
 488         intrl2_0_writel(priv, 0xffffffff, INTRL2_CPU_CLEAR);
 489         intrl2_1_mask_set(priv, 0xffffffff);
 490         intrl2_1_writel(priv, 0xffffffff, INTRL2_CPU_CLEAR);
 491 }
 492
 493 static void bcm_sf2_identify_ports(struct bcm_sf2_priv *priv,
 494                                    struct device_node *dn)
 495 {
 496         struct device_node *port;
 497         int mode;
 498         unsigned int port_num;
 499
 500         priv->moca_port = -1;
 501
 502         for_each_available_child_of_node(dn, port) {
 503                 if (of_property_read_u32(port, "reg", &port_num))
 504                         continue;
 505
 506                 /* Internal PHYs get assigned a specific 'phy-mode' property
 507                  * value: "internal" to help flag them before MDIO probing
 508                  * has completed, since they might be turned off at that
 509                  * time
 510                  */
 511                 mode = of_get_phy_mode(port);
 512                 if (mode < 0)
 513                         continue;
 514
 515                 if (mode == PHY_INTERFACE_MODE_INTERNAL)
 516                         priv->int_phy_mask |= 1 << port_num;
 517
 518                 if (mode == PHY_INTERFACE_MODE_MOCA)
 519                         priv->moca_port = port_num;
 520
 521                 if (of_property_read_bool(port, "brcm,use-bcm-hdr"))
 522                         priv->brcm_tag_mask |= 1 << port_num;
 523         }
 524 }
 525
 526 static int bcm_sf2_mdio_register(struct dsa_switch *ds)
 527 {
 528         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 529         struct device_node *dn;
 530         static int index;
 531         int err;
 532
 533         /* Find our integrated MDIO bus node */
 534         dn = of_find_compatible_node(NULL, NULL, "brcm,unimac-mdio");
 535         priv->master_mii_bus = of_mdio_find_bus(dn);
 536         if (!priv->master_mii_bus)
 537                 return -EPROBE_DEFER;
 538
 539         get_device(&priv->master_mii_bus->dev);
 540         priv->master_mii_dn = dn;
 541
 542         priv->slave_mii_bus = devm_mdiobus_alloc(ds->dev);
 543         if (!priv->slave_mii_bus)
 544                 return -ENOMEM;
 545
 546         priv->slave_mii_bus->priv = priv;
 547         priv->slave_mii_bus->name = "sf2 slave mii";
 548         priv->slave_mii_bus->read = bcm_sf2_sw_mdio_read;
 549         priv->slave_mii_bus->write = bcm_sf2_sw_mdio_write;
 550         snprintf(priv->slave_mii_bus->id, MII_BUS_ID_SIZE, "sf2-%d",
 551                  index++);
 552         priv->slave_mii_bus->dev.of_node = dn;
 553
 554         /* Include the pseudo-PHY address to divert reads towards our
 555          * workaround. This is only required for 7445D0, since 7445E0
 556          * disconnects the internal switch pseudo-PHY such that we can use the
 557          * regular SWITCH_MDIO master controller instead.
 558          *
 559          * Here we flag the pseudo PHY as needing special treatment and would
 560          * otherwise make all other PHY read/writes go to the master MDIO bus
 561          * controller that comes with this switch backed by the "mdio-unimac"
 562          * driver.
 563          */
 564         if (of_machine_is_compatible("brcm,bcm7445d0"))
 565                 priv->indir_phy_mask |= (1 << BRCM_PSEUDO_PHY_ADDR);
 566         else
 567                 priv->indir_phy_mask = 0;
 568
 569         ds->phys_mii_mask = priv->indir_phy_mask;
 570         ds->slave_mii_bus = priv->slave_mii_bus;
 571         priv->slave_mii_bus->parent = ds->dev->parent;
 572         priv->slave_mii_bus->phy_mask = ~priv->indir_phy_mask;
 573
 574         if (dn)
 575                 err = of_mdiobus_register(priv->slave_mii_bus, dn);
 576         else
 577                 err = mdiobus_register(priv->slave_mii_bus);
 578
 579         if (err)
 580                 of_node_put(dn);
 581
 582         return err;
 583 }
 584
 585 static void bcm_sf2_mdio_unregister(struct bcm_sf2_priv *priv)
 586 {
 587         mdiobus_unregister(priv->slave_mii_bus);
 588         if (priv->master_mii_dn)
 589                 of_node_put(priv->master_mii_dn);
 590 }
 591
 592 static u32 bcm_sf2_sw_get_phy_flags(struct dsa_switch *ds, int port)
 593 {
 594         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 595
 596         /* The BCM7xxx PHY driver expects to find the integrated PHY revision
 597          * in bits 15:8 and the patch level in bits 7:0 which is exactly what
 598          * the REG_PHY_REVISION register layout is.
 599          */
 600
 601         return priv->hw_params.gphy_rev;
 602 }
 603
 604 static void bcm_sf2_sw_adjust_link(struct dsa_switch *ds, int port,
 605                                    struct phy_device *phydev)
 606 {
 607         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 608         struct ethtool_eee *p = &priv->port_sts[port].eee;
 609         u32 id_mode_dis = 0, port_mode;
 610         const char *str = NULL;
 611         u32 reg, offset;
 612
 613         if (priv->type == BCM7445_DEVICE_ID)
 614                 offset = CORE_STS_OVERRIDE_GMIIP_PORT(port);
 615         else
 616                 offset = CORE_STS_OVERRIDE_GMIIP2_PORT(port);
 617
 618         switch (phydev->interface) {
 619         case PHY_INTERFACE_MODE_RGMII:
 620                 str = "RGMII (no delay)";
 621                 id_mode_dis = 1;
 622         case PHY_INTERFACE_MODE_RGMII_TXID:
 623                 if (!str)
 624                         str = "RGMII (TX delay)";
 625                 port_mode = EXT_GPHY;
 626                 break;
 627         case PHY_INTERFACE_MODE_MII:
 628                 str = "MII";
 629                 port_mode = EXT_EPHY;
 630                 break;
 631         case PHY_INTERFACE_MODE_REVMII:
 632                 str = "Reverse MII";
 633                 port_mode = EXT_REVMII;
 634                 break;
 635         default:
 636                 /* All other PHYs: internal and MoCA */
 637                 goto force_link;
 638         }
 639
 640         /* If the link is down, just disable the interface to conserve power */
 641         if (!phydev->link) {
 642                 reg = reg_readl(priv, REG_RGMII_CNTRL_P(port));
 643                 reg &= ~RGMII_MODE_EN;
 644                 reg_writel(priv, reg, REG_RGMII_CNTRL_P(port));
 645                 goto force_link;
 646         }
 647
 648         /* Clear id_mode_dis bit, and the existing port mode, but
 649          * make sure we enable the RGMII block for data to pass
 650          */
 651         reg = reg_readl(priv, REG_RGMII_CNTRL_P(port));
 652         reg &= ~ID_MODE_DIS;
 653         reg &= ~(PORT_MODE_MASK << PORT_MODE_SHIFT);
 654         reg &= ~(RX_PAUSE_EN | TX_PAUSE_EN);
 655
 656         reg |= port_mode | RGMII_MODE_EN;
 657         if (id_mode_dis)
 658                 reg |= ID_MODE_DIS;
 659
 660         if (phydev->pause) {
 661                 if (phydev->asym_pause)
 662                         reg |= TX_PAUSE_EN;
 663                 reg |= RX_PAUSE_EN;
 664         }
 665
 666         reg_writel(priv, reg, REG_RGMII_CNTRL_P(port));
 667
 668         pr_info("Port %d configured for %s\n", port, str);
 669
 670 force_link:
 671         /* Force link settings detected from the PHY */
 672         reg = SW_OVERRIDE;
 673         switch (phydev->speed) {
 674         case SPEED_1000:
 675                 reg |= SPDSTS_1000 << SPEED_SHIFT;
 676                 break;
 677         case SPEED_100:
 678                 reg |= SPDSTS_100 << SPEED_SHIFT;
 679                 break;
 680         }
 681
 682         if (phydev->link)
 683                 reg |= LINK_STS;
 684         if (phydev->duplex == DUPLEX_FULL)
 685                 reg |= DUPLX_MODE;
 686
 687         core_writel(priv, reg, offset);
 688
 689         if (!phydev->is_pseudo_fixed_link)
 690                 p->eee_enabled = bcm_sf2_eee_init(ds, port, phydev);
 691 }
 692
 693 static void bcm_sf2_sw_fixed_link_update(struct dsa_switch *ds, int port,
 694                                          struct fixed_phy_status *status)
 695 {
 696         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 697         u32 duplex, pause, offset;
 698         u32 reg;
 699
 700         if (priv->type == BCM7445_DEVICE_ID)
 701                 offset = CORE_STS_OVERRIDE_GMIIP_PORT(port);
 702         else
 703                 offset = CORE_STS_OVERRIDE_GMIIP2_PORT(port);
 704
 705         duplex = core_readl(priv, CORE_DUPSTS);
 706         pause = core_readl(priv, CORE_PAUSESTS);
 707
 708         status->link = 0;
 709
 710         /* MoCA port is special as we do not get link status from CORE_LNKSTS,
 711          * which means that we need to force the link at the port override
 712          * level to get the data to flow. We do use what the interrupt handler
 713          * did determine before.
 714          *
 715          * For the other ports, we just force the link status, since this is
 716          * a fixed PHY device.
 717          */
 718         if (port == priv->moca_port) {
 719                 status->link = priv->port_sts[port].link;
 720                 /* For MoCA interfaces, also force a link down notification
 721                  * since some version of the user-space daemon (mocad) use
 722                  * cmd->autoneg to force the link, which messes up the PHY
 723                  * state machine and make it go in PHY_FORCING state instead.
 724                  */
 725                 if (!status->link)
 726                         netif_carrier_off(ds->ports[port].netdev);
 727                 status->duplex = 1;
 728         } else {
 729                 status->link = 1;
 730                 status->duplex = !!(duplex & (1 << port));
 731         }
 732
 733         reg = core_readl(priv, offset);
 734         reg |= SW_OVERRIDE;
 735         if (status->link)
 736                 reg |= LINK_STS;
 737         else
 738                 reg &= ~LINK_STS;
 739         core_writel(priv, reg, offset);
 740
 741         if ((pause & (1 << port)) &&
 742             (pause & (1 << (port + PAUSESTS_TX_PAUSE_SHIFT)))) {
 743                 status->asym_pause = 1;
 744                 status->pause = 1;
 745         }
 746
 747         if (pause & (1 << port))
 748                 status->pause = 1;
 749 }
 750
 751 static int bcm_sf2_sw_suspend(struct dsa_switch *ds)
 752 {
 753         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 754         unsigned int port;
 755
 756         bcm_sf2_intr_disable(priv);
 757
 758         /* Disable all ports physically present including the IMP
 759          * port, the other ones have already been disabled during
 760          * bcm_sf2_sw_setup
 761          */
 762         for (port = 0; port < DSA_MAX_PORTS; port++) {
 763                 if ((1 << port) & ds->enabled_port_mask ||
 764                     dsa_is_cpu_port(ds, port))
 765                         bcm_sf2_port_disable(ds, port, NULL);
 766         }
 767
 768         return 0;
 769 }
 770
 771 static int bcm_sf2_sw_resume(struct dsa_switch *ds)
 772 {
 773         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 774         unsigned int port;
 775         int ret;
 776
 777         ret = bcm_sf2_sw_rst(priv);
 778         if (ret) {
 779                 pr_err("%s: failed to software reset switch\n", __func__);
 780                 return ret;
 781         }
 782
 783         if (priv->hw_params.num_gphy == 1)
 784                 bcm_sf2_gphy_enable_set(ds, true);
 785
 786         for (port = 0; port < DSA_MAX_PORTS; port++) {
 787                 if ((1 << port) & ds->enabled_port_mask)
 788                         bcm_sf2_port_setup(ds, port, NULL);
 789                 else if (dsa_is_cpu_port(ds, port))
 790                         bcm_sf2_imp_setup(ds, port);
 791         }
 792
 793         return 0;
 794 }
 795
 796 static void bcm_sf2_sw_get_wol(struct dsa_switch *ds, int port,
 797                                struct ethtool_wolinfo *wol)
 798 {
 799         struct net_device *p = ds->dst[ds->index].cpu_dp->netdev;
 800         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 801         struct ethtool_wolinfo pwol;
 802
 803         /* Get the parent device WoL settings */
 804         p->ethtool_ops->get_wol(p, &pwol);
 805
 806         /* Advertise the parent device supported settings */
 807         wol->supported = pwol.supported;
 808         memset(&wol->sopass, 0, sizeof(wol->sopass));
 809
 810         if (pwol.wolopts & WAKE_MAGICSECURE)
 811                 memcpy(&wol->sopass, pwol.sopass, sizeof(wol->sopass));
 812
 813         if (priv->wol_ports_mask & (1 << port))
 814                 wol->wolopts = pwol.wolopts;
 815         else
 816                 wol->wolopts = 0;
 817 }
 818
 819 static int bcm_sf2_sw_set_wol(struct dsa_switch *ds, int port,
 820                               struct ethtool_wolinfo *wol)
 821 {
 822         struct net_device *p = ds->dst[ds->index].cpu_dp->netdev;
 823         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 824         s8 cpu_port = ds->dst->cpu_dp->index;
 825         struct ethtool_wolinfo pwol;
 826
 827         p->ethtool_ops->get_wol(p, &pwol);
 828         if (wol->wolopts & ~pwol.supported)
 829                 return -EINVAL;
 830
 831         if (wol->wolopts)
 832                 priv->wol_ports_mask |= (1 << port);
 833         else
 834                 priv->wol_ports_mask &= ~(1 << port);
 835
 836         /* If we have at least one port enabled, make sure the CPU port
 837          * is also enabled. If the CPU port is the last one enabled, we disable
 838          * it since this configuration does not make sense.
 839          */
 840         if (priv->wol_ports_mask && priv->wol_ports_mask != (1 << cpu_port))
 841                 priv->wol_ports_mask |= (1 << cpu_port);
 842         else
 843                 priv->wol_ports_mask &= ~(1 << cpu_port);
 844
 845         return p->ethtool_ops->set_wol(p, wol);
 846 }
 847
 848 static int bcm_sf2_vlan_op_wait(struct bcm_sf2_priv *priv)
 849 {
 850         unsigned int timeout = 10;
 851         u32 reg;
 852
 853         do {
 854                 reg = core_readl(priv, CORE_ARLA_VTBL_RWCTRL);
 855                 if (!(reg & ARLA_VTBL_STDN))
 856                         return 0;
 857
 858                 usleep_range(1000, 2000);
 859         } while (timeout--);
 860
 861         return -ETIMEDOUT;
 862 }
 863
 864 static int bcm_sf2_vlan_op(struct bcm_sf2_priv *priv, u8 op)
 865 {
 866         core_writel(priv, ARLA_VTBL_STDN | op, CORE_ARLA_VTBL_RWCTRL);
 867
 868         return bcm_sf2_vlan_op_wait(priv);
 869 }
 870
 871 static void bcm_sf2_sw_configure_vlan(struct dsa_switch *ds)
 872 {
 873         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 874         unsigned int port;
 875
 876         /* Clear all VLANs */
 877         bcm_sf2_vlan_op(priv, ARLA_VTBL_CMD_CLEAR);
 878
 879         for (port = 0; port < priv->hw_params.num_ports; port++) {
 880                 if (!((1 << port) & ds->enabled_port_mask))
 881                         continue;
 882
 883                 core_writel(priv, 1, CORE_DEFAULT_1Q_TAG_P(port));
 884         }
 885 }
 886
 887 static int bcm_sf2_sw_setup(struct dsa_switch *ds)
 888 {
 889         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 890         unsigned int port;
 891
 892         /* Enable all valid ports and disable those unused */
 893         for (port = 0; port < priv->hw_params.num_ports; port++) {
 894                 /* IMP port receives special treatment */
 895                 if ((1 << port) & ds->enabled_port_mask)
 896                         bcm_sf2_port_setup(ds, port, NULL);
 897                 else if (dsa_is_cpu_port(ds, port))
 898                         bcm_sf2_imp_setup(ds, port);
 899                 else
 900                         bcm_sf2_port_disable(ds, port, NULL);
 901         }
 902
 903         bcm_sf2_sw_configure_vlan(ds);
 904
 905         return 0;
 906 }
 907
 908 /* The SWITCH_CORE register space is managed by b53 but operates on a page +
 909  * register basis so we need to translate that into an address that the
 910  * bus-glue understands.
 911  */
 912 #define SF2_PAGE_REG_MKADDR(page, reg)  ((page) << 10 | (reg) << 2)
 913
 914 static int bcm_sf2_core_read8(struct b53_device *dev, u8 page, u8 reg,
 915                               u8 *val)
 916 {
 917         struct bcm_sf2_priv *priv = dev->priv;
 918
 919         *val = core_readl(priv, SF2_PAGE_REG_MKADDR(page, reg));
 920
 921         return 0;
 922 }
 923
 924 static int bcm_sf2_core_read16(struct b53_device *dev, u8 page, u8 reg,
 925                                u16 *val)
 926 {
 927         struct bcm_sf2_priv *priv = dev->priv;
 928
 929         *val = core_readl(priv, SF2_PAGE_REG_MKADDR(page, reg));
 930
 931         return 0;
 932 }
 933
 934 static int bcm_sf2_core_read32(struct b53_device *dev, u8 page, u8 reg,
 935                                u32 *val)
 936 {
 937         struct bcm_sf2_priv *priv = dev->priv;
 938
 939         *val = core_readl(priv, SF2_PAGE_REG_MKADDR(page, reg));
 940
 941         return 0;
 942 }
 943
 944 static int bcm_sf2_core_read64(struct b53_device *dev, u8 page, u8 reg,
 945                                u64 *val)
 946 {
 947         struct bcm_sf2_priv *priv = dev->priv;
 948
 949         *val = core_readq(priv, SF2_PAGE_REG_MKADDR(page, reg));
 950
 951         return 0;
 952 }
 953
 954 static int bcm_sf2_core_write8(struct b53_device *dev, u8 page, u8 reg,
 955                                u8 value)
 956 {
 957         struct bcm_sf2_priv *priv = dev->priv;
 958
 959         core_writel(priv, value, SF2_PAGE_REG_MKADDR(page, reg));
 960
 961         return 0;
 962 }
 963
 964 static int bcm_sf2_core_write16(struct b53_device *dev, u8 page, u8 reg,
 965                                 u16 value)
 966 {
 967         struct bcm_sf2_priv *priv = dev->priv;
 968
 969         core_writel(priv, value, SF2_PAGE_REG_MKADDR(page, reg));
 970
 971         return 0;
 972 }
 973
 974 static int bcm_sf2_core_write32(struct b53_device *dev, u8 page, u8 reg,
 975                                 u32 value)
 976 {
 977         struct bcm_sf2_priv *priv = dev->priv;
 978
 979         core_writel(priv, value, SF2_PAGE_REG_MKADDR(page, reg));
 980
 981         return 0;
 982 }
 983
 984 static int bcm_sf2_core_write64(struct b53_device *dev, u8 page, u8 reg,
 985                                 u64 value)
 986 {
 987         struct bcm_sf2_priv *priv = dev->priv;
 988
 989         core_writeq(priv, value, SF2_PAGE_REG_MKADDR(page, reg));
 990
 991         return 0;
 992 }
 993
 994 static struct b53_io_ops bcm_sf2_io_ops = {
 995         .read8  = bcm_sf2_core_read8,
 996         .read16 = bcm_sf2_core_read16,
 997         .read32 = bcm_sf2_core_read32,
 998         .read48 = bcm_sf2_core_read64,
 999         .read64 = bcm_sf2_core_read64,
1000         .write8 = bcm_sf2_core_write8,
1001         .write16 = bcm_sf2_core_write16,
1002         .write32 = bcm_sf2_core_write32,
1003         .write48 = bcm_sf2_core_write64,
1004         .write64 = bcm_sf2_core_write64,
1005 };
1006
1007 static const struct dsa_switch_ops bcm_sf2_ops = {
1008         .get_tag_protocol       = bcm_sf2_sw_get_tag_protocol,
1009         .setup                  = bcm_sf2_sw_setup,
1010         .get_strings            = b53_get_strings,
1011         .get_ethtool_stats      = b53_get_ethtool_stats,
1012         .get_sset_count         = b53_get_sset_count,
1013         .get_phy_flags          = bcm_sf2_sw_get_phy_flags,
1014         .adjust_link            = bcm_sf2_sw_adjust_link,
1015         .fixed_link_update      = bcm_sf2_sw_fixed_link_update,
1016         .suspend                = bcm_sf2_sw_suspend,
1017         .resume                 = bcm_sf2_sw_resume,
1018         .get_wol                = bcm_sf2_sw_get_wol,
1019         .set_wol                = bcm_sf2_sw_set_wol,
1020         .port_enable            = bcm_sf2_port_setup,
1021         .port_disable           = bcm_sf2_port_disable,
1022         .get_eee                = bcm_sf2_sw_get_eee,
1023         .set_eee                = bcm_sf2_sw_set_eee,
1024         .port_bridge_join       = b53_br_join,
1025         .port_bridge_leave      = b53_br_leave,
1026         .port_stp_state_set     = b53_br_set_stp_state,
1027         .port_fast_age          = b53_br_fast_age,
1028         .port_vlan_filtering    = b53_vlan_filtering,
1029         .port_vlan_prepare      = b53_vlan_prepare,
1030         .port_vlan_add          = b53_vlan_add,
1031         .port_vlan_del          = b53_vlan_del,
1032         .port_vlan_dump         = b53_vlan_dump,
1033         .port_fdb_prepare       = b53_fdb_prepare,
1034         .port_fdb_dump          = b53_fdb_dump,
1035         .port_fdb_add           = b53_fdb_add,
1036         .port_fdb_del           = b53_fdb_del,
1037         .get_rxnfc              = bcm_sf2_get_rxnfc,
1038         .set_rxnfc              = bcm_sf2_set_rxnfc,
1039         .port_mirror_add        = b53_mirror_add,
1040         .port_mirror_del        = b53_mirror_del,
1041 };
1042
1043 struct bcm_sf2_of_data {
1044         u32 type;
1045         const u16 *reg_offsets;
1046         unsigned int core_reg_align;
1047 };
1048
1049 /* Register offsets for the SWITCH_REG_* block */
1050 static const u16 bcm_sf2_7445_reg_offsets[] = {
1051         [REG_SWITCH_CNTRL]      = 0x00,
1052         [REG_SWITCH_STATUS]     = 0x04,
1053         [REG_DIR_DATA_WRITE]    = 0x08,
1054         [REG_DIR_DATA_READ]     = 0x0C,
1055         [REG_SWITCH_REVISION]   = 0x18,
1056         [REG_PHY_REVISION]      = 0x1C,
1057         [REG_SPHY_CNTRL]        = 0x2C,
1058         [REG_RGMII_0_CNTRL]     = 0x34,
1059         [REG_RGMII_1_CNTRL]     = 0x40,
1060         [REG_RGMII_2_CNTRL]     = 0x4c,
1061         [REG_LED_0_CNTRL]       = 0x90,
1062         [REG_LED_1_CNTRL]       = 0x94,
1063         [REG_LED_2_CNTRL]       = 0x98,
1064 };
1065
1066 static const struct bcm_sf2_of_data bcm_sf2_7445_data = {
1067         .type           = BCM7445_DEVICE_ID,
1068         .core_reg_align = 0,
1069         .reg_offsets    = bcm_sf2_7445_reg_offsets,
1070 };
1071
1072 static const u16 bcm_sf2_7278_reg_offsets[] = {
1073         [REG_SWITCH_CNTRL]      = 0x00,
1074         [REG_SWITCH_STATUS]     = 0x04,
1075         [REG_DIR_DATA_WRITE]    = 0x08,
1076         [REG_DIR_DATA_READ]     = 0x0c,
1077         [REG_SWITCH_REVISION]   = 0x10,
1078         [REG_PHY_REVISION]      = 0x14,
1079         [REG_SPHY_CNTRL]        = 0x24,
1080         [REG_RGMII_0_CNTRL]     = 0xe0,
1081         [REG_RGMII_1_CNTRL]     = 0xec,
1082         [REG_RGMII_2_CNTRL]     = 0xf8,
1083         [REG_LED_0_CNTRL]       = 0x40,
1084         [REG_LED_1_CNTRL]       = 0x4c,
1085         [REG_LED_2_CNTRL]       = 0x58,
1086 };
1087
1088 static const struct bcm_sf2_of_data bcm_sf2_7278_data = {
1089         .type           = BCM7278_DEVICE_ID,
1090         .core_reg_align = 1,
1091         .reg_offsets    = bcm_sf2_7278_reg_offsets,
1092 };
1093
1094 static const struct of_device_id bcm_sf2_of_match[] = {
1095         { .compatible = "brcm,bcm7445-switch-v4.0",
1096           .data = &bcm_sf2_7445_data
1097         },
1098         { .compatible = "brcm,bcm7278-switch-v4.0",
1099           .data = &bcm_sf2_7278_data
1100         },
1101         { /* sentinel */ },
1102 };
1103 MODULE_DEVICE_TABLE(of, bcm_sf2_of_match);
1104
1105 static int bcm_sf2_sw_probe(struct platform_device *pdev)
1106 {
1107         const char *reg_names[BCM_SF2_REGS_NUM] = BCM_SF2_REGS_NAME;
1108         struct device_node *dn = pdev->dev.of_node;
1109         const struct of_device_id *of_id = NULL;
1110         const struct bcm_sf2_of_data *data;
1111         struct b53_platform_data *pdata;
1112         struct dsa_switch_ops *ops;
1113         struct bcm_sf2_priv *priv;
1114         struct b53_device *dev;
1115         struct dsa_switch *ds;
1116         void __iomem **base;
1117         struct resource *r;
1118         unsigned int i;
1119         u32 reg, rev;
1120         int ret;
1121
1122         priv = devm_kzalloc(&pdev->dev, sizeof(*priv), GFP_KERNEL);
1123         if (!priv)
1124                 return -ENOMEM;
1125
1126         ops = devm_kzalloc(&pdev->dev, sizeof(*ops), GFP_KERNEL);
1127         if (!ops)
1128                 return -ENOMEM;
1129
1130         dev = b53_switch_alloc(&pdev->dev, &bcm_sf2_io_ops, priv);
1131         if (!dev)
1132                 return -ENOMEM;
1133
1134         pdata = devm_kzalloc(&pdev->dev, sizeof(*pdata), GFP_KERNEL);
1135         if (!pdata)
1136                 return -ENOMEM;
1137
1138         of_id = of_match_node(bcm_sf2_of_match, dn);
1139         if (!of_id || !of_id->data)
1140                 return -EINVAL;
1141
1142         data = of_id->data;
1143
1144         /* Set SWITCH_REG register offsets and SWITCH_CORE align factor */
1145         priv->type = data->type;
1146         priv->reg_offsets = data->reg_offsets;
1147         priv->core_reg_align = data->core_reg_align;
1148
1149         /* Auto-detection using standard registers will not work, so
1150          * provide an indication of what kind of device we are for
1151          * b53_common to work with
1152          */
1153         pdata->chip_id = priv->type;
1154         dev->pdata = pdata;
1155
1156         priv->dev = dev;
1157         ds = dev->ds;
1158         ds->ops = &bcm_sf2_ops;
1159
1160         dev_set_drvdata(&pdev->dev, priv);
1161
1162         spin_lock_init(&priv->indir_lock);
1163         mutex_init(&priv->stats_mutex);
1164         mutex_init(&priv->cfp.lock);
1165
1166         /* CFP rule #0 cannot be used for specific classifications, flag it as
1167          * permanently used
1168          */
1169         set_bit(0, priv->cfp.used);
1170
1171         bcm_sf2_identify_ports(priv, dn->child);
1172
1173         priv->irq0 = irq_of_parse_and_map(dn, 0);
1174         priv->irq1 = irq_of_parse_and_map(dn, 1);
1175
1176         base = &priv->core;
1177         for (i = 0; i < BCM_SF2_REGS_NUM; i++) {
1178                 r = platform_get_resource(pdev, IORESOURCE_MEM, i);
1179                 *base = devm_ioremap_resource(&pdev->dev, r);
1180                 if (IS_ERR(*base)) {
1181                         pr_err("unable to find register: %s\n", reg_names[i]);
1182                         return PTR_ERR(*base);
1183                 }
1184                 base++;
1185         }
1186
1187         ret = bcm_sf2_sw_rst(priv);
1188         if (ret) {
1189                 pr_err("unable to software reset switch: %d\n", ret);
1190                 return ret;
1191         }
1192
1193         ret = bcm_sf2_mdio_register(ds);
1194         if (ret) {
1195                 pr_err("failed to register MDIO bus\n");
1196                 return ret;
1197         }
1198
1199         ret = bcm_sf2_cfp_rst(priv);
1200         if (ret) {
1201                 pr_err("failed to reset CFP\n");
1202                 goto out_mdio;
1203         }
1204
1205         /* Disable all interrupts and request them */
1206         bcm_sf2_intr_disable(priv);
1207
1208         ret = devm_request_irq(&pdev->dev, priv->irq0, bcm_sf2_switch_0_isr, 0,
1209                                "switch_0", priv);
1210         if (ret < 0) {
1211                 pr_err("failed to request switch_0 IRQ\n");
1212                 goto out_mdio;
1213         }
1214
1215         ret = devm_request_irq(&pdev->dev, priv->irq1, bcm_sf2_switch_1_isr, 0,
1216                                "switch_1", priv);
1217         if (ret < 0) {
1218                 pr_err("failed to request switch_1 IRQ\n");
1219                 goto out_mdio;
1220         }
1221
1222         /* Reset the MIB counters */
1223         reg = core_readl(priv, CORE_GMNCFGCFG);
1224         reg |= RST_MIB_CNT;
1225         core_writel(priv, reg, CORE_GMNCFGCFG);
1226         reg &= ~RST_MIB_CNT;
1227         core_writel(priv, reg, CORE_GMNCFGCFG);
1228
1229         /* Get the maximum number of ports for this switch */
1230         priv->hw_params.num_ports = core_readl(priv, CORE_IMP0_PRT_ID) + 1;
1231         if (priv->hw_params.num_ports > DSA_MAX_PORTS)
1232                 priv->hw_params.num_ports = DSA_MAX_PORTS;
1233
1234         /* Assume a single GPHY setup if we can't read that property */
1235         if (of_property_read_u32(dn, "brcm,num-gphy",
1236                                  &priv->hw_params.num_gphy))
1237                 priv->hw_params.num_gphy = 1;
1238
1239         rev = reg_readl(priv, REG_SWITCH_REVISION);
1240         priv->hw_params.top_rev = (rev >> SWITCH_TOP_REV_SHIFT) &
1241                                         SWITCH_TOP_REV_MASK;
1242         priv->hw_params.core_rev = (rev & SF2_REV_MASK);
1243
1244         rev = reg_readl(priv, REG_PHY_REVISION);
1245         priv->hw_params.gphy_rev = rev & PHY_REVISION_MASK;
1246
1247         ret = b53_switch_register(dev);
1248         if (ret)
1249                 goto out_mdio;
1250
1251         pr_info("Starfighter 2 top: %x.%02x, core: %x.%02x base: 0x%p, IRQs: %d, %d\n",
1252                 priv->hw_params.top_rev >> 8, priv->hw_params.top_rev & 0xff,
1253                 priv->hw_params.core_rev >> 8, priv->hw_params.core_rev & 0xff,
1254                 priv->core, priv->irq0, priv->irq1);
1255
1256         return 0;
1257
1258 out_mdio:
1259         bcm_sf2_mdio_unregister(priv);
1260         return ret;
1261 }
1262
1263 static int bcm_sf2_sw_remove(struct platform_device *pdev)
1264 {
1265         struct bcm_sf2_priv *priv = platform_get_drvdata(pdev);
1266
1267         /* Disable all ports and interrupts */
1268         priv->wol_ports_mask = 0;
1269         bcm_sf2_sw_suspend(priv->dev->ds);
1270         dsa_unregister_switch(priv->dev->ds);
1271         bcm_sf2_mdio_unregister(priv);
1272
1273         return 0;
1274 }
1275
1276 static void bcm_sf2_sw_shutdown(struct platform_device *pdev)
1277 {
1278         struct bcm_sf2_priv *priv = platform_get_drvdata(pdev);
1279
1280         /* For a kernel about to be kexec'd we want to keep the GPHY on for a
1281          * successful MDIO bus scan to occur. If we did turn off the GPHY
1282          * before (e.g: port_disable), this will also power it back on.
1283          *
1284          * Do not rely on kexec_in_progress, just power the PHY on.
1285          */
1286         if (priv->hw_params.num_gphy == 1)
1287                 bcm_sf2_gphy_enable_set(priv->dev->ds, true);
1288 }
1289
1290 #ifdef CONFIG_PM_SLEEP
1291 static int bcm_sf2_suspend(struct device *dev)
1292 {
1293         struct platform_device *pdev = to_platform_device(dev);
1294         struct bcm_sf2_priv *priv = platform_get_drvdata(pdev);
1295
1296         return dsa_switch_suspend(priv->dev->ds);
1297 }
1298
1299 static int bcm_sf2_resume(struct device *dev)
1300 {
1301         struct platform_device *pdev = to_platform_device(dev);
1302         struct bcm_sf2_priv *priv = platform_get_drvdata(pdev);
1303
1304         return dsa_switch_resume(priv->dev->ds);
1305 }
1306 #endif /* CONFIG_PM_SLEEP */
1307
1308 static SIMPLE_DEV_PM_OPS(bcm_sf2_pm_ops,
1309                          bcm_sf2_suspend, bcm_sf2_resume);
1310
1311
1312 static struct platform_driver bcm_sf2_driver = {
1313         .probe  = bcm_sf2_sw_probe,
1314         .remove = bcm_sf2_sw_remove,
1315         .shutdown = bcm_sf2_sw_shutdown,
1316         .driver = {
1317                 .name = "brcm-sf2",
1318                 .of_match_table = bcm_sf2_of_match,
1319                 .pm = &bcm_sf2_pm_ops,
1320         },
1321 };
1322 module_platform_driver(bcm_sf2_driver);
1323
1324 MODULE_AUTHOR("Broadcom Corporation");
1325 MODULE_DESCRIPTION("Driver for Broadcom Starfighter 2 ethernet switch chip");
1326 MODULE_LICENSE("GPL");
1327 MODULE_ALIAS("platform:brcm-sf2");