drivers/net/ethernet/mellanox/mlx5/core/en.h

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef __MLX5_EN_H__
  33 #define __MLX5_EN_H__
  34
  35 #include <linux/if_vlan.h>
  36 #include <linux/etherdevice.h>
  37 #include <linux/timecounter.h>
  38 #include <linux/net_tstamp.h>
  39 #include <linux/ptp_clock_kernel.h>
  40 #include <linux/crash_dump.h>
  41 #include <linux/mlx5/driver.h>
  42 #include <linux/mlx5/qp.h>
  43 #include <linux/mlx5/cq.h>
  44 #include <linux/mlx5/port.h>
  45 #include <linux/mlx5/vport.h>
  46 #include <linux/mlx5/transobj.h>
  47 #include <linux/mlx5/fs.h>
  48 #include <linux/rhashtable.h>
  49 #include <net/switchdev.h>
  50 #include <net/xdp.h>
  51 #include <linux/dim.h>
  52 #include <linux/bits.h>
  53 #include "wq.h"
  54 #include "mlx5_core.h"
  55 #include "en_stats.h"
  56 #include "en/fs.h"
  57
  58 extern const struct net_device_ops mlx5e_netdev_ops;
  59 struct page_pool;
  60
  61 #define MLX5E_METADATA_ETHER_TYPE (0x8CE4)
  62 #define MLX5E_METADATA_ETHER_LEN 8
  63
  64 #define MLX5_SET_CFG(p, f, v) MLX5_SET(create_flow_group_in, p, f, v)
  65
  66 #define MLX5E_ETH_HARD_MTU (ETH_HLEN + VLAN_HLEN + ETH_FCS_LEN)
  67
  68 #define MLX5E_HW2SW_MTU(params, hwmtu) ((hwmtu) - ((params)->hard_mtu))
  69 #define MLX5E_SW2HW_MTU(params, swmtu) ((swmtu) + ((params)->hard_mtu))
  70
  71 #define MLX5E_MAX_PRIORITY      8
  72 #define MLX5E_MAX_DSCP          64
  73 #define MLX5E_MAX_NUM_TC        8
  74
  75 #define MLX5_RX_HEADROOM NET_SKB_PAD
  76 #define MLX5_SKB_FRAG_SZ(len)   (SKB_DATA_ALIGN(len) +  \
  77                                  SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
  78
  79 #define MLX5E_RX_MAX_HEAD (256)
  80
  81 #define MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev) \
  82         (6 + MLX5_CAP_GEN(mdev, cache_line_128byte)) /* HW restriction */
  83 #define MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, req) \
  84         max_t(u32, MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev), req)
  85 #define MLX5_MPWRQ_DEF_LOG_STRIDE_SZ(mdev) \
  86         MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, order_base_2(MLX5E_RX_MAX_HEAD))
  87
  88 #define MLX5_MPWRQ_LOG_WQE_SZ                   18
  89 #define MLX5_MPWRQ_WQE_PAGE_ORDER  (MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT > 0 ? \
  90                                     MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT : 0)
  91 #define MLX5_MPWRQ_PAGES_PER_WQE                BIT(MLX5_MPWRQ_WQE_PAGE_ORDER)
  92
  93 #define MLX5_MTT_OCTW(npages) (ALIGN(npages, 8) / 2)
  94 #define MLX5E_REQUIRED_WQE_MTTS         (ALIGN(MLX5_MPWRQ_PAGES_PER_WQE, 8))
  95 #define MLX5E_LOG_ALIGNED_MPWQE_PPW     (ilog2(MLX5E_REQUIRED_WQE_MTTS))
  96 #define MLX5E_REQUIRED_MTTS(wqes)       (wqes * MLX5E_REQUIRED_WQE_MTTS)
  97 #define MLX5E_MAX_RQ_NUM_MTTS   \
  98         ((1 << 16) * 2) /* So that MLX5_MTT_OCTW(num_mtts) fits into u16 */
  99 #define MLX5E_ORDER2_MAX_PACKET_MTU (order_base_2(10 * 1024))
 100 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW    \
 101                 (ilog2(MLX5E_MAX_RQ_NUM_MTTS / MLX5E_REQUIRED_WQE_MTTS))
 102 #define MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW \
 103         (MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW + \
 104          (MLX5_MPWRQ_LOG_WQE_SZ - MLX5E_ORDER2_MAX_PACKET_MTU))
 105
 106 #define MLX5E_MIN_SKB_FRAG_SZ           (MLX5_SKB_FRAG_SZ(MLX5_RX_HEADROOM))
 107 #define MLX5E_LOG_MAX_RX_WQE_BULK       \
 108         (ilog2(PAGE_SIZE / roundup_pow_of_two(MLX5E_MIN_SKB_FRAG_SZ)))
 109
 110 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x6
 111 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
 112 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xd
 113
 114 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE (1 + MLX5E_LOG_MAX_RX_WQE_BULK)
 115 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
 116 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE min_t(u8, 0xd, \
 117                                                MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW)
 118
 119 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE_MPW            0x2
 120
 121 #define MLX5E_PARAMS_DEFAULT_LRO_WQE_SZ                 (64 * 1024)
 122 #define MLX5E_DEFAULT_LRO_TIMEOUT                       32
 123 #define MLX5E_LRO_TIMEOUT_ARR_SIZE                      4
 124
 125 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
 126 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE 0x3
 127 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
 128 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
 129 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC_FROM_CQE 0x10
 130 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
 131 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
 132 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW            0x2
 133
 134 #define MLX5E_LOG_INDIR_RQT_SIZE       0x7
 135 #define MLX5E_INDIR_RQT_SIZE           BIT(MLX5E_LOG_INDIR_RQT_SIZE)
 136 #define MLX5E_MIN_NUM_CHANNELS         0x1
 137 #define MLX5E_MAX_NUM_CHANNELS         (MLX5E_INDIR_RQT_SIZE >> 1)
 138 #define MLX5E_MAX_NUM_SQS              (MLX5E_MAX_NUM_CHANNELS * MLX5E_MAX_NUM_TC)
 139 #define MLX5E_TX_CQ_POLL_BUDGET        128
 140 #define MLX5E_TX_XSK_POLL_BUDGET       64
 141 #define MLX5E_SQ_RECOVER_MIN_INTERVAL  500 /* msecs */
 142
 143 #define MLX5E_UMR_WQE_INLINE_SZ \
 144         (sizeof(struct mlx5e_umr_wqe) + \
 145          ALIGN(MLX5_MPWRQ_PAGES_PER_WQE * sizeof(struct mlx5_mtt), \
 146                MLX5_UMR_MTT_ALIGNMENT))
 147 #define MLX5E_UMR_WQEBBS \
 148         (DIV_ROUND_UP(MLX5E_UMR_WQE_INLINE_SZ, MLX5_SEND_WQE_BB))
 149
 150 #define MLX5E_MSG_LEVEL                 NETIF_MSG_LINK
 151
 152 #define mlx5e_dbg(mlevel, priv, format, ...)                    \
 153 do {                                                            \
 154         if (NETIF_MSG_##mlevel & (priv)->msglevel)              \
 155                 netdev_warn(priv->netdev, format,               \
 156                             ##__VA_ARGS__);                     \
 157 } while (0)
 158
 159 enum mlx5e_rq_group {
 160         MLX5E_RQ_GROUP_REGULAR,
 161         MLX5E_RQ_GROUP_XSK,
 162 #define MLX5E_NUM_RQ_GROUPS(g) (1 + MLX5E_RQ_GROUP_##g)
 163 };
 164
 165 static inline u16 mlx5_min_rx_wqes(int wq_type, u32 wq_size)
 166 {
 167         switch (wq_type) {
 168         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
 169                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW,
 170                              wq_size / 2);
 171         default:
 172                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES,
 173                              wq_size / 2);
 174         }
 175 }
 176
 177 /* Use this function to get max num channels (rxqs/txqs) only to create netdev */
 178 static inline int mlx5e_get_max_num_channels(struct mlx5_core_dev *mdev)
 179 {
 180         return is_kdump_kernel() ?
 181                 MLX5E_MIN_NUM_CHANNELS :
 182                 min_t(int, mlx5_comp_vectors_count(mdev), MLX5E_MAX_NUM_CHANNELS);
 183 }
 184
 185 struct mlx5e_tx_wqe {
 186         struct mlx5_wqe_ctrl_seg ctrl;
 187         struct mlx5_wqe_eth_seg  eth;
 188         struct mlx5_wqe_data_seg data[0];
 189 };
 190
 191 struct mlx5e_rx_wqe_ll {
 192         struct mlx5_wqe_srq_next_seg  next;
 193         struct mlx5_wqe_data_seg      data[0];
 194 };
 195
 196 struct mlx5e_rx_wqe_cyc {
 197         struct mlx5_wqe_data_seg      data[0];
 198 };
 199
 200 struct mlx5e_umr_wqe {
 201         struct mlx5_wqe_ctrl_seg       ctrl;
 202         struct mlx5_wqe_umr_ctrl_seg   uctrl;
 203         struct mlx5_mkey_seg           mkc;
 204         union {
 205                 struct mlx5_mtt        inline_mtts[0];
 206                 u8                     tls_static_params_ctx[0];
 207         };
 208 };
 209
 210 extern const char mlx5e_self_tests[][ETH_GSTRING_LEN];
 211
 212 enum mlx5e_priv_flag {
 213         MLX5E_PFLAG_RX_CQE_BASED_MODER,
 214         MLX5E_PFLAG_TX_CQE_BASED_MODER,
 215         MLX5E_PFLAG_RX_CQE_COMPRESS,
 216         MLX5E_PFLAG_RX_STRIDING_RQ,
 217         MLX5E_PFLAG_RX_NO_CSUM_COMPLETE,
 218         MLX5E_PFLAG_XDP_TX_MPWQE,
 219         MLX5E_NUM_PFLAGS, /* Keep last */
 220 };
 221
 222 #define MLX5E_SET_PFLAG(params, pflag, enable)                  \
 223         do {                                                    \
 224                 if (enable)                                     \
 225                         (params)->pflags |= BIT(pflag);         \
 226                 else                                            \
 227                         (params)->pflags &= ~(BIT(pflag));      \
 228         } while (0)
 229
 230 #define MLX5E_GET_PFLAG(params, pflag) (!!((params)->pflags & (BIT(pflag))))
 231
 232 #ifdef CONFIG_MLX5_CORE_EN_DCB
 233 #define MLX5E_MAX_BW_ALLOC 100 /* Max percentage of BW allocation */
 234 #endif
 235
 236 struct mlx5e_params {
 237         u8  log_sq_size;
 238         u8  rq_wq_type;
 239         u8  log_rq_mtu_frames;
 240         u16 num_channels;
 241         u8  num_tc;
 242         bool rx_cqe_compress_def;
 243         bool tunneled_offload_en;
 244         struct dim_cq_moder rx_cq_moderation;
 245         struct dim_cq_moder tx_cq_moderation;
 246         bool lro_en;
 247         u8  tx_min_inline_mode;
 248         bool vlan_strip_disable;
 249         bool scatter_fcs_en;
 250         bool rx_dim_enabled;
 251         bool tx_dim_enabled;
 252         u32 lro_timeout;
 253         u32 pflags;
 254         struct bpf_prog *xdp_prog;
 255         struct mlx5e_xsk *xsk;
 256         unsigned int sw_mtu;
 257         int hard_mtu;
 258 };
 259
 260 #ifdef CONFIG_MLX5_CORE_EN_DCB
 261 struct mlx5e_cee_config {
 262         /* bw pct for priority group */
 263         u8                         pg_bw_pct[CEE_DCBX_MAX_PGS];
 264         u8                         prio_to_pg_map[CEE_DCBX_MAX_PRIO];
 265         bool                       pfc_setting[CEE_DCBX_MAX_PRIO];
 266         bool                       pfc_enable;
 267 };
 268
 269 enum {
 270         MLX5_DCB_CHG_RESET,
 271         MLX5_DCB_NO_CHG,
 272         MLX5_DCB_CHG_NO_RESET,
 273 };
 274
 275 struct mlx5e_dcbx {
 276         enum mlx5_dcbx_oper_mode   mode;
 277         struct mlx5e_cee_config    cee_cfg; /* pending configuration */
 278         u8                         dscp_app_cnt;
 279
 280         /* The only setting that cannot be read from FW */
 281         u8                         tc_tsa[IEEE_8021QAZ_MAX_TCS];
 282         u8                         cap;
 283
 284         /* Buffer configuration */
 285         bool                       manual_buffer;
 286         u32                        cable_len;
 287         u32                        xoff;
 288 };
 289
 290 struct mlx5e_dcbx_dp {
 291         u8                         dscp2prio[MLX5E_MAX_DSCP];
 292         u8                         trust_state;
 293 };
 294 #endif
 295
 296 enum {
 297         MLX5E_RQ_STATE_ENABLED,
 298         MLX5E_RQ_STATE_AM,
 299         MLX5E_RQ_STATE_NO_CSUM_COMPLETE,
 300         MLX5E_RQ_STATE_CSUM_FULL, /* cqe_csum_full hw bit is set */
 301 };
 302
 303 struct mlx5e_cq {
 304         /* data path - accessed per cqe */
 305         struct mlx5_cqwq           wq;
 306
 307         /* data path - accessed per napi poll */
 308         u16                        event_ctr;
 309         struct napi_struct        *napi;
 310         struct mlx5_core_cq        mcq;
 311         struct mlx5e_channel      *channel;
 312
 313         /* control */
 314         struct mlx5_core_dev      *mdev;
 315         struct mlx5_wq_ctrl        wq_ctrl;
 316 } ____cacheline_aligned_in_smp;
 317
 318 struct mlx5e_cq_decomp {
 319         /* cqe decompression */
 320         struct mlx5_cqe64          title;
 321         struct mlx5_mini_cqe8      mini_arr[MLX5_MINI_CQE_ARRAY_SIZE];
 322         u8                         mini_arr_idx;
 323         u16                        left;
 324         u16                        wqe_counter;
 325 } ____cacheline_aligned_in_smp;
 326
 327 struct mlx5e_tx_wqe_info {
 328         struct sk_buff *skb;
 329         u32 num_bytes;
 330         u8  num_wqebbs;
 331         u8  num_dma;
 332 #ifdef CONFIG_MLX5_EN_TLS
 333         skb_frag_t *resync_dump_frag;
 334 #endif
 335 };
 336
 337 enum mlx5e_dma_map_type {
 338         MLX5E_DMA_MAP_SINGLE,
 339         MLX5E_DMA_MAP_PAGE
 340 };
 341
 342 struct mlx5e_sq_dma {
 343         dma_addr_t              addr;
 344         u32                     size;
 345         enum mlx5e_dma_map_type type;
 346 };
 347
 348 enum {
 349         MLX5E_SQ_STATE_ENABLED,
 350         MLX5E_SQ_STATE_RECOVERING,
 351         MLX5E_SQ_STATE_IPSEC,
 352         MLX5E_SQ_STATE_AM,
 353         MLX5E_SQ_STATE_TLS,
 354         MLX5E_SQ_STATE_VLAN_NEED_L2_INLINE,
 355 };
 356
 357 struct mlx5e_sq_wqe_info {
 358         u8  opcode;
 359
 360         /* Auxiliary data for different opcodes. */
 361         union {
 362                 struct {
 363                         struct mlx5e_rq *rq;
 364                 } umr;
 365         };
 366 };
 367
 368 struct mlx5e_txqsq {
 369         /* data path */
 370
 371         /* dirtied @completion */
 372         u16                        cc;
 373         u32                        dma_fifo_cc;
 374         struct dim                 dim; /* Adaptive Moderation */
 375
 376         /* dirtied @xmit */
 377         u16                        pc ____cacheline_aligned_in_smp;
 378         u32                        dma_fifo_pc;
 379
 380         struct mlx5e_cq            cq;
 381
 382         /* read only */
 383         struct mlx5_wq_cyc         wq;
 384         u32                        dma_fifo_mask;
 385         struct mlx5e_sq_stats     *stats;
 386         struct {
 387                 struct mlx5e_sq_dma       *dma_fifo;
 388                 struct mlx5e_tx_wqe_info  *wqe_info;
 389         } db;
 390         void __iomem              *uar_map;
 391         struct netdev_queue       *txq;
 392         u32                        sqn;
 393         u16                        stop_room;
 394         u8                         min_inline_mode;
 395         struct device             *pdev;
 396         __be32                     mkey_be;
 397         unsigned long              state;
 398         struct hwtstamp_config    *tstamp;
 399         struct mlx5_clock         *clock;
 400
 401         /* control path */
 402         struct mlx5_wq_ctrl        wq_ctrl;
 403         struct mlx5e_channel      *channel;
 404         int                        ch_ix;
 405         int                        txq_ix;
 406         u32                        rate_limit;
 407         struct work_struct         recover_work;
 408 } ____cacheline_aligned_in_smp;
 409
 410 struct mlx5e_dma_info {
 411         dma_addr_t addr;
 412         union {
 413                 struct page *page;
 414                 struct {
 415                         u64 handle;
 416                         void *data;
 417                 } xsk;
 418         };
 419 };
 420
 421 /* XDP packets can be transmitted in different ways. On completion, we need to
 422  * distinguish between them to clean up things in a proper way.
 423  */
 424 enum mlx5e_xdp_xmit_mode {
 425         /* An xdp_frame was transmitted due to either XDP_REDIRECT from another
 426          * device or XDP_TX from an XSK RQ. The frame has to be unmapped and
 427          * returned.
 428          */
 429         MLX5E_XDP_XMIT_MODE_FRAME,
 430
 431         /* The xdp_frame was created in place as a result of XDP_TX from a
 432          * regular RQ. No DMA remapping happened, and the page belongs to us.
 433          */
 434         MLX5E_XDP_XMIT_MODE_PAGE,
 435
 436         /* No xdp_frame was created at all, the transmit happened from a UMEM
 437          * page. The UMEM Completion Ring producer pointer has to be increased.
 438          */
 439         MLX5E_XDP_XMIT_MODE_XSK,
 440 };
 441
 442 struct mlx5e_xdp_info {
 443         enum mlx5e_xdp_xmit_mode mode;
 444         union {
 445                 struct {
 446                         struct xdp_frame *xdpf;
 447                         dma_addr_t dma_addr;
 448                 } frame;
 449                 struct {
 450                         struct mlx5e_rq *rq;
 451                         struct mlx5e_dma_info di;
 452                 } page;
 453         };
 454 };
 455
 456 struct mlx5e_xdp_xmit_data {
 457         dma_addr_t  dma_addr;
 458         void       *data;
 459         u32         len;
 460 };
 461
 462 struct mlx5e_xdp_info_fifo {
 463         struct mlx5e_xdp_info *xi;
 464         u32 *cc;
 465         u32 *pc;
 466         u32 mask;
 467 };
 468
 469 struct mlx5e_xdp_wqe_info {
 470         u8 num_wqebbs;
 471         u8 num_pkts;
 472 };
 473
 474 struct mlx5e_xdp_mpwqe {
 475         /* Current MPWQE session */
 476         struct mlx5e_tx_wqe *wqe;
 477         u8                   ds_count;
 478         u8                   pkt_count;
 479         u8                   inline_on;
 480 };
 481
 482 struct mlx5e_xdpsq;
 483 typedef int (*mlx5e_fp_xmit_xdp_frame_check)(struct mlx5e_xdpsq *);
 484 typedef bool (*mlx5e_fp_xmit_xdp_frame)(struct mlx5e_xdpsq *,
 485                                         struct mlx5e_xdp_xmit_data *,
 486                                         struct mlx5e_xdp_info *,
 487                                         int);
 488
 489 struct mlx5e_xdpsq {
 490         /* data path */
 491
 492         /* dirtied @completion */
 493         u32                        xdpi_fifo_cc;
 494         u16                        cc;
 495
 496         /* dirtied @xmit */
 497         u32                        xdpi_fifo_pc ____cacheline_aligned_in_smp;
 498         u16                        pc;
 499         struct mlx5_wqe_ctrl_seg   *doorbell_cseg;
 500         struct mlx5e_xdp_mpwqe     mpwqe;
 501
 502         struct mlx5e_cq            cq;
 503
 504         /* read only */
 505         struct xdp_umem           *umem;
 506         struct mlx5_wq_cyc         wq;
 507         struct mlx5e_xdpsq_stats  *stats;
 508         mlx5e_fp_xmit_xdp_frame_check xmit_xdp_frame_check;
 509         mlx5e_fp_xmit_xdp_frame    xmit_xdp_frame;
 510         struct {
 511                 struct mlx5e_xdp_wqe_info *wqe_info;
 512                 struct mlx5e_xdp_info_fifo xdpi_fifo;
 513         } db;
 514         void __iomem              *uar_map;
 515         u32                        sqn;
 516         struct device             *pdev;
 517         __be32                     mkey_be;
 518         u8                         min_inline_mode;
 519         unsigned long              state;
 520         unsigned int               hw_mtu;
 521
 522         /* control path */
 523         struct mlx5_wq_ctrl        wq_ctrl;
 524         struct mlx5e_channel      *channel;
 525 } ____cacheline_aligned_in_smp;
 526
 527 struct mlx5e_icosq {
 528         /* data path */
 529         u16                        cc;
 530         u16                        pc;
 531
 532         struct mlx5_wqe_ctrl_seg  *doorbell_cseg;
 533         struct mlx5e_cq            cq;
 534
 535         /* write@xmit, read@completion */
 536         struct {
 537                 struct mlx5e_sq_wqe_info *ico_wqe;
 538         } db;
 539
 540         /* read only */
 541         struct mlx5_wq_cyc         wq;
 542         void __iomem              *uar_map;
 543         u32                        sqn;
 544         unsigned long              state;
 545
 546         /* control path */
 547         struct mlx5_wq_ctrl        wq_ctrl;
 548         struct mlx5e_channel      *channel;
 549 } ____cacheline_aligned_in_smp;
 550
 551 struct mlx5e_wqe_frag_info {
 552         struct mlx5e_dma_info *di;
 553         u32 offset;
 554         bool last_in_page;
 555 };
 556
 557 struct mlx5e_umr_dma_info {
 558         struct mlx5e_dma_info  dma_info[MLX5_MPWRQ_PAGES_PER_WQE];
 559 };
 560
 561 struct mlx5e_mpw_info {
 562         struct mlx5e_umr_dma_info umr;
 563         u16 consumed_strides;
 564         DECLARE_BITMAP(xdp_xmit_bitmap, MLX5_MPWRQ_PAGES_PER_WQE);
 565 };
 566
 567 #define MLX5E_MAX_RX_FRAGS 4
 568
 569 /* a single cache unit is capable to serve one napi call (for non-striding rq)
 570  * or a MPWQE (for striding rq).
 571  */
 572 #define MLX5E_CACHE_UNIT        (MLX5_MPWRQ_PAGES_PER_WQE > NAPI_POLL_WEIGHT ? \
 573                                  MLX5_MPWRQ_PAGES_PER_WQE : NAPI_POLL_WEIGHT)
 574 #define MLX5E_CACHE_SIZE        (4 * roundup_pow_of_two(MLX5E_CACHE_UNIT))
 575 struct mlx5e_page_cache {
 576         u32 head;
 577         u32 tail;
 578         struct mlx5e_dma_info page_cache[MLX5E_CACHE_SIZE];
 579 };
 580
 581 struct mlx5e_rq;
 582 typedef void (*mlx5e_fp_handle_rx_cqe)(struct mlx5e_rq*, struct mlx5_cqe64*);
 583 typedef struct sk_buff *
 584 (*mlx5e_fp_skb_from_cqe_mpwrq)(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 585                                u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 586 typedef struct sk_buff *
 587 (*mlx5e_fp_skb_from_cqe)(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 588                          struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 589 typedef bool (*mlx5e_fp_post_rx_wqes)(struct mlx5e_rq *rq);
 590 typedef void (*mlx5e_fp_dealloc_wqe)(struct mlx5e_rq*, u16);
 591
 592 enum mlx5e_rq_flag {
 593         MLX5E_RQ_FLAG_XDP_XMIT,
 594         MLX5E_RQ_FLAG_XDP_REDIRECT,
 595 };
 596
 597 struct mlx5e_rq_frag_info {
 598         int frag_size;
 599         int frag_stride;
 600 };
 601
 602 struct mlx5e_rq_frags_info {
 603         struct mlx5e_rq_frag_info arr[MLX5E_MAX_RX_FRAGS];
 604         u8 num_frags;
 605         u8 log_num_frags;
 606         u8 wqe_bulk;
 607 };
 608
 609 struct mlx5e_rq {
 610         /* data path */
 611         union {
 612                 struct {
 613                         struct mlx5_wq_cyc          wq;
 614                         struct mlx5e_wqe_frag_info *frags;
 615                         struct mlx5e_dma_info      *di;
 616                         struct mlx5e_rq_frags_info  info;
 617                         mlx5e_fp_skb_from_cqe       skb_from_cqe;
 618                 } wqe;
 619                 struct {
 620                         struct mlx5_wq_ll      wq;
 621                         struct mlx5e_umr_wqe   umr_wqe;
 622                         struct mlx5e_mpw_info *info;
 623                         mlx5e_fp_skb_from_cqe_mpwrq skb_from_cqe_mpwrq;
 624                         u16                    num_strides;
 625                         u16                    actual_wq_head;
 626                         u8                     log_stride_sz;
 627                         u8                     umr_in_progress;
 628                         u8                     umr_last_bulk;
 629                         u8                     umr_completed;
 630                 } mpwqe;
 631         };
 632         struct {
 633                 u16            umem_headroom;
 634                 u16            headroom;
 635                 u8             map_dir;   /* dma map direction */
 636         } buff;
 637
 638         struct mlx5e_channel  *channel;
 639         struct device         *pdev;
 640         struct net_device     *netdev;
 641         struct mlx5e_rq_stats *stats;
 642         struct mlx5e_cq        cq;
 643         struct mlx5e_cq_decomp cqd;
 644         struct mlx5e_page_cache page_cache;
 645         struct hwtstamp_config *tstamp;
 646         struct mlx5_clock      *clock;
 647
 648         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 649         mlx5e_fp_post_rx_wqes  post_wqes;
 650         mlx5e_fp_dealloc_wqe   dealloc_wqe;
 651
 652         unsigned long          state;
 653         int                    ix;
 654         unsigned int           hw_mtu;
 655
 656         struct dim         dim; /* Dynamic Interrupt Moderation */
 657
 658         /* XDP */
 659         struct bpf_prog       *xdp_prog;
 660         struct mlx5e_xdpsq    *xdpsq;
 661         DECLARE_BITMAP(flags, 8);
 662         struct page_pool      *page_pool;
 663
 664         /* AF_XDP zero-copy */
 665         struct zero_copy_allocator zca;
 666         struct xdp_umem       *umem;
 667
 668         /* control */
 669         struct mlx5_wq_ctrl    wq_ctrl;
 670         __be32                 mkey_be;
 671         u8                     wq_type;
 672         u32                    rqn;
 673         struct mlx5_core_dev  *mdev;
 674         struct mlx5_core_mkey  umr_mkey;
 675
 676         /* XDP read-mostly */
 677         struct xdp_rxq_info    xdp_rxq;
 678 } ____cacheline_aligned_in_smp;
 679
 680 enum mlx5e_channel_state {
 681         MLX5E_CHANNEL_STATE_XSK,
 682         MLX5E_CHANNEL_NUM_STATES
 683 };
 684
 685 struct mlx5e_channel {
 686         /* data path */
 687         struct mlx5e_rq            rq;
 688         struct mlx5e_xdpsq         rq_xdpsq;
 689         struct mlx5e_txqsq         sq[MLX5E_MAX_NUM_TC];
 690         struct mlx5e_icosq         icosq;   /* internal control operations */
 691         bool                       xdp;
 692         struct napi_struct         napi;
 693         struct device             *pdev;
 694         struct net_device         *netdev;
 695         __be32                     mkey_be;
 696         u8                         num_tc;
 697
 698         /* XDP_REDIRECT */
 699         struct mlx5e_xdpsq         xdpsq;
 700
 701         /* AF_XDP zero-copy */
 702         struct mlx5e_rq            xskrq;
 703         struct mlx5e_xdpsq         xsksq;
 704         struct mlx5e_icosq         xskicosq;
 705         /* xskicosq can be accessed from any CPU - the spinlock protects it. */
 706         spinlock_t                 xskicosq_lock;
 707
 708         /* data path - accessed per napi poll */
 709         struct irq_desc *irq_desc;
 710         struct mlx5e_ch_stats     *stats;
 711
 712         /* control */
 713         struct mlx5e_priv         *priv;
 714         struct mlx5_core_dev      *mdev;
 715         struct hwtstamp_config    *tstamp;
 716         DECLARE_BITMAP(state, MLX5E_CHANNEL_NUM_STATES);
 717         int                        ix;
 718         int                        cpu;
 719         cpumask_var_t              xps_cpumask;
 720 };
 721
 722 struct mlx5e_channels {
 723         struct mlx5e_channel **c;
 724         unsigned int           num;
 725         struct mlx5e_params    params;
 726 };
 727
 728 struct mlx5e_channel_stats {
 729         struct mlx5e_ch_stats ch;
 730         struct mlx5e_sq_stats sq[MLX5E_MAX_NUM_TC];
 731         struct mlx5e_rq_stats rq;
 732         struct mlx5e_rq_stats xskrq;
 733         struct mlx5e_xdpsq_stats rq_xdpsq;
 734         struct mlx5e_xdpsq_stats xdpsq;
 735         struct mlx5e_xdpsq_stats xsksq;
 736 } ____cacheline_aligned_in_smp;
 737
 738 enum {
 739         MLX5E_STATE_OPENED,
 740         MLX5E_STATE_DESTROYING,
 741         MLX5E_STATE_XDP_TX_ENABLED,
 742         MLX5E_STATE_XDP_OPEN,
 743 };
 744
 745 struct mlx5e_rqt {
 746         u32              rqtn;
 747         bool             enabled;
 748 };
 749
 750 struct mlx5e_tir {
 751         u32               tirn;
 752         struct mlx5e_rqt  rqt;
 753         struct list_head  list;
 754 };
 755
 756 enum {
 757         MLX5E_TC_PRIO = 0,
 758         MLX5E_NIC_PRIO
 759 };
 760
 761 struct mlx5e_rss_params {
 762         u32     indirection_rqt[MLX5E_INDIR_RQT_SIZE];
 763         u32     rx_hash_fields[MLX5E_NUM_INDIR_TIRS];
 764         u8      toeplitz_hash_key[40];
 765         u8      hfunc;
 766 };
 767
 768 struct mlx5e_modify_sq_param {
 769         int curr_state;
 770         int next_state;
 771         int rl_update;
 772         int rl_index;
 773 };
 774
 775 struct mlx5e_xsk {
 776         /* UMEMs are stored separately from channels, because we don't want to
 777          * lose them when channels are recreated. The kernel also stores UMEMs,
 778          * but it doesn't distinguish between zero-copy and non-zero-copy UMEMs,
 779          * so rely on our mechanism.
 780          */
 781         struct xdp_umem **umems;
 782         u16 refcnt;
 783         bool ever_used;
 784 };
 785
 786 struct mlx5e_priv {
 787         /* priv data path fields - start */
 788         struct mlx5e_txqsq *txq2sq[MLX5E_MAX_NUM_CHANNELS * MLX5E_MAX_NUM_TC];
 789         int channel_tc2txq[MLX5E_MAX_NUM_CHANNELS][MLX5E_MAX_NUM_TC];
 790 #ifdef CONFIG_MLX5_CORE_EN_DCB
 791         struct mlx5e_dcbx_dp       dcbx_dp;
 792 #endif
 793         /* priv data path fields - end */
 794
 795         u32                        msglevel;
 796         unsigned long              state;
 797         struct mutex               state_lock; /* Protects Interface state */
 798         struct mlx5e_rq            drop_rq;
 799
 800         struct mlx5e_channels      channels;
 801         u32                        tisn[MLX5E_MAX_NUM_TC];
 802         struct mlx5e_rqt           indir_rqt;
 803         struct mlx5e_tir           indir_tir[MLX5E_NUM_INDIR_TIRS];
 804         struct mlx5e_tir           inner_indir_tir[MLX5E_NUM_INDIR_TIRS];
 805         struct mlx5e_tir           direct_tir[MLX5E_MAX_NUM_CHANNELS];
 806         struct mlx5e_tir           xsk_tir[MLX5E_MAX_NUM_CHANNELS];
 807         struct mlx5e_rss_params    rss_params;
 808         u32                        tx_rates[MLX5E_MAX_NUM_SQS];
 809
 810         struct mlx5e_flow_steering fs;
 811
 812         struct workqueue_struct    *wq;
 813         struct work_struct         update_carrier_work;
 814         struct work_struct         set_rx_mode_work;
 815         struct work_struct         tx_timeout_work;
 816         struct work_struct         update_stats_work;
 817         struct work_struct         monitor_counters_work;
 818         struct mlx5_nb             monitor_counters_nb;
 819
 820         struct mlx5_core_dev      *mdev;
 821         struct net_device         *netdev;
 822         struct mlx5e_stats         stats;
 823         struct mlx5e_channel_stats channel_stats[MLX5E_MAX_NUM_CHANNELS];
 824         u16                        max_nch;
 825         u8                         max_opened_tc;
 826         struct hwtstamp_config     tstamp;
 827         u16                        q_counter;
 828         u16                        drop_rq_q_counter;
 829         struct notifier_block      events_nb;
 830
 831 #ifdef CONFIG_MLX5_CORE_EN_DCB
 832         struct mlx5e_dcbx          dcbx;
 833 #endif
 834
 835         const struct mlx5e_profile *profile;
 836         void                      *ppriv;
 837 #ifdef CONFIG_MLX5_EN_IPSEC
 838         struct mlx5e_ipsec        *ipsec;
 839 #endif
 840 #ifdef CONFIG_MLX5_EN_TLS
 841         struct mlx5e_tls          *tls;
 842 #endif
 843         struct devlink_health_reporter *tx_reporter;
 844         struct mlx5e_xsk           xsk;
 845 };
 846
 847 struct mlx5e_profile {
 848         int     (*init)(struct mlx5_core_dev *mdev,
 849                         struct net_device *netdev,
 850                         const struct mlx5e_profile *profile, void *ppriv);
 851         void    (*cleanup)(struct mlx5e_priv *priv);
 852         int     (*init_rx)(struct mlx5e_priv *priv);
 853         void    (*cleanup_rx)(struct mlx5e_priv *priv);
 854         int     (*init_tx)(struct mlx5e_priv *priv);
 855         void    (*cleanup_tx)(struct mlx5e_priv *priv);
 856         void    (*enable)(struct mlx5e_priv *priv);
 857         void    (*disable)(struct mlx5e_priv *priv);
 858         int     (*update_rx)(struct mlx5e_priv *priv);
 859         void    (*update_stats)(struct mlx5e_priv *priv);
 860         void    (*update_carrier)(struct mlx5e_priv *priv);
 861         struct {
 862                 mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 863                 mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe;
 864         } rx_handlers;
 865         int     max_tc;
 866         u8      rq_groups;
 867 };
 868
 869 void mlx5e_build_ptys2ethtool_map(void);
 870
 871 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
 872                        struct net_device *sb_dev);
 873 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev);
 874 netdev_tx_t mlx5e_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 875                           struct mlx5e_tx_wqe *wqe, u16 pi, bool xmit_more);
 876
 877 void mlx5e_trigger_irq(struct mlx5e_icosq *sq);
 878 void mlx5e_completion_event(struct mlx5_core_cq *mcq, struct mlx5_eqe *eqe);
 879 void mlx5e_cq_error_event(struct mlx5_core_cq *mcq, enum mlx5_event event);
 880 int mlx5e_napi_poll(struct napi_struct *napi, int budget);
 881 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq, int napi_budget);
 882 int mlx5e_poll_rx_cq(struct mlx5e_cq *cq, int budget);
 883 void mlx5e_free_txqsq_descs(struct mlx5e_txqsq *sq);
 884
 885 bool mlx5e_check_fragmented_striding_rq_cap(struct mlx5_core_dev *mdev);
 886 bool mlx5e_striding_rq_possible(struct mlx5_core_dev *mdev,
 887                                 struct mlx5e_params *params);
 888
 889 void mlx5e_page_dma_unmap(struct mlx5e_rq *rq, struct mlx5e_dma_info *dma_info);
 890 void mlx5e_page_release_dynamic(struct mlx5e_rq *rq,
 891                                 struct mlx5e_dma_info *dma_info,
 892                                 bool recycle);
 893 void mlx5e_handle_rx_cqe(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe);
 894 void mlx5e_handle_rx_cqe_mpwrq(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe);
 895 bool mlx5e_post_rx_wqes(struct mlx5e_rq *rq);
 896 void mlx5e_poll_ico_cq(struct mlx5e_cq *cq);
 897 bool mlx5e_post_rx_mpwqes(struct mlx5e_rq *rq);
 898 void mlx5e_dealloc_rx_wqe(struct mlx5e_rq *rq, u16 ix);
 899 void mlx5e_dealloc_rx_mpwqe(struct mlx5e_rq *rq, u16 ix);
 900 struct sk_buff *
 901 mlx5e_skb_from_cqe_mpwrq_linear(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 902                                 u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 903 struct sk_buff *
 904 mlx5e_skb_from_cqe_mpwrq_nonlinear(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 905                                    u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 906 struct sk_buff *
 907 mlx5e_skb_from_cqe_linear(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 908                           struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 909 struct sk_buff *
 910 mlx5e_skb_from_cqe_nonlinear(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 911                              struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 912
 913 void mlx5e_update_stats(struct mlx5e_priv *priv);
 914 void mlx5e_get_stats(struct net_device *dev, struct rtnl_link_stats64 *stats);
 915 void mlx5e_fold_sw_stats64(struct mlx5e_priv *priv, struct rtnl_link_stats64 *s);
 916
 917 void mlx5e_init_l2_addr(struct mlx5e_priv *priv);
 918 int mlx5e_self_test_num(struct mlx5e_priv *priv);
 919 void mlx5e_self_test(struct net_device *ndev, struct ethtool_test *etest,
 920                      u64 *buf);
 921 void mlx5e_set_rx_mode_work(struct work_struct *work);
 922
 923 int mlx5e_hwstamp_set(struct mlx5e_priv *priv, struct ifreq *ifr);
 924 int mlx5e_hwstamp_get(struct mlx5e_priv *priv, struct ifreq *ifr);
 925 int mlx5e_modify_rx_cqe_compression_locked(struct mlx5e_priv *priv, bool val);
 926
 927 int mlx5e_vlan_rx_add_vid(struct net_device *dev, __always_unused __be16 proto,
 928                           u16 vid);
 929 int mlx5e_vlan_rx_kill_vid(struct net_device *dev, __always_unused __be16 proto,
 930                            u16 vid);
 931 void mlx5e_timestamp_init(struct mlx5e_priv *priv);
 932
 933 struct mlx5e_redirect_rqt_param {
 934         bool is_rss;
 935         union {
 936                 u32 rqn; /* Direct RQN (Non-RSS) */
 937                 struct {
 938                         u8 hfunc;
 939                         struct mlx5e_channels *channels;
 940                 } rss; /* RSS data */
 941         };
 942 };
 943
 944 int mlx5e_redirect_rqt(struct mlx5e_priv *priv, u32 rqtn, int sz,
 945                        struct mlx5e_redirect_rqt_param rrp);
 946 void mlx5e_build_indir_tir_ctx_hash(struct mlx5e_rss_params *rss_params,
 947                                     const struct mlx5e_tirc_config *ttconfig,
 948                                     void *tirc, bool inner);
 949 void mlx5e_modify_tirs_hash(struct mlx5e_priv *priv, void *in, int inlen);
 950 struct mlx5e_tirc_config mlx5e_tirc_get_default_config(enum mlx5e_traffic_types tt);
 951
 952 struct mlx5e_xsk_param;
 953
 954 struct mlx5e_rq_param;
 955 int mlx5e_open_rq(struct mlx5e_channel *c, struct mlx5e_params *params,
 956                   struct mlx5e_rq_param *param, struct mlx5e_xsk_param *xsk,
 957                   struct xdp_umem *umem, struct mlx5e_rq *rq);
 958 int mlx5e_wait_for_min_rx_wqes(struct mlx5e_rq *rq, int wait_time);
 959 void mlx5e_deactivate_rq(struct mlx5e_rq *rq);
 960 void mlx5e_close_rq(struct mlx5e_rq *rq);
 961
 962 struct mlx5e_sq_param;
 963 int mlx5e_open_icosq(struct mlx5e_channel *c, struct mlx5e_params *params,
 964                      struct mlx5e_sq_param *param, struct mlx5e_icosq *sq);
 965 void mlx5e_close_icosq(struct mlx5e_icosq *sq);
 966 int mlx5e_open_xdpsq(struct mlx5e_channel *c, struct mlx5e_params *params,
 967                      struct mlx5e_sq_param *param, struct xdp_umem *umem,
 968                      struct mlx5e_xdpsq *sq, bool is_redirect);
 969 void mlx5e_close_xdpsq(struct mlx5e_xdpsq *sq);
 970
 971 struct mlx5e_cq_param;
 972 int mlx5e_open_cq(struct mlx5e_channel *c, struct dim_cq_moder moder,
 973                   struct mlx5e_cq_param *param, struct mlx5e_cq *cq);
 974 void mlx5e_close_cq(struct mlx5e_cq *cq);
 975
 976 int mlx5e_open_locked(struct net_device *netdev);
 977 int mlx5e_close_locked(struct net_device *netdev);
 978
 979 int mlx5e_open_channels(struct mlx5e_priv *priv,
 980                         struct mlx5e_channels *chs);
 981 void mlx5e_close_channels(struct mlx5e_channels *chs);
 982
 983 /* Function pointer to be used to modify WH settings while
 984  * switching channels
 985  */
 986 typedef int (*mlx5e_fp_hw_modify)(struct mlx5e_priv *priv);
 987 int mlx5e_safe_reopen_channels(struct mlx5e_priv *priv);
 988 int mlx5e_safe_switch_channels(struct mlx5e_priv *priv,
 989                                struct mlx5e_channels *new_chs,
 990                                mlx5e_fp_hw_modify hw_modify);
 991 void mlx5e_activate_priv_channels(struct mlx5e_priv *priv);
 992 void mlx5e_deactivate_priv_channels(struct mlx5e_priv *priv);
 993
 994 void mlx5e_build_default_indir_rqt(u32 *indirection_rqt, int len,
 995                                    int num_channels);
 996 void mlx5e_set_tx_cq_mode_params(struct mlx5e_params *params,
 997                                  u8 cq_period_mode);
 998 void mlx5e_set_rx_cq_mode_params(struct mlx5e_params *params,
 999                                  u8 cq_period_mode);
1000 void mlx5e_set_rq_type(struct mlx5_core_dev *mdev, struct mlx5e_params *params);
1001 void mlx5e_init_rq_type_params(struct mlx5_core_dev *mdev,
1002                                struct mlx5e_params *params);
1003
1004 int mlx5e_modify_sq(struct mlx5_core_dev *mdev, u32 sqn,
1005                     struct mlx5e_modify_sq_param *p);
1006 void mlx5e_activate_txqsq(struct mlx5e_txqsq *sq);
1007 void mlx5e_tx_disable_queue(struct netdev_queue *txq);
1008
1009 static inline bool mlx5e_tunnel_inner_ft_supported(struct mlx5_core_dev *mdev)
1010 {
1011         return (MLX5_CAP_ETH(mdev, tunnel_stateless_gre) &&
1012                 MLX5_CAP_FLOWTABLE_NIC_RX(mdev, ft_field_support.inner_ip_version));
1013 }
1014
1015 static inline bool mlx5_tx_swp_supported(struct mlx5_core_dev *mdev)
1016 {
1017         return MLX5_CAP_ETH(mdev, swp) &&
1018                 MLX5_CAP_ETH(mdev, swp_csum) && MLX5_CAP_ETH(mdev, swp_lso);
1019 }
1020
1021 extern const struct ethtool_ops mlx5e_ethtool_ops;
1022 #ifdef CONFIG_MLX5_CORE_EN_DCB
1023 extern const struct dcbnl_rtnl_ops mlx5e_dcbnl_ops;
1024 int mlx5e_dcbnl_ieee_setets_core(struct mlx5e_priv *priv, struct ieee_ets *ets);
1025 void mlx5e_dcbnl_initialize(struct mlx5e_priv *priv);
1026 void mlx5e_dcbnl_init_app(struct mlx5e_priv *priv);
1027 void mlx5e_dcbnl_delete_app(struct mlx5e_priv *priv);
1028 #endif
1029
1030 int mlx5e_create_tir(struct mlx5_core_dev *mdev,
1031                      struct mlx5e_tir *tir, u32 *in, int inlen);
1032 void mlx5e_destroy_tir(struct mlx5_core_dev *mdev,
1033                        struct mlx5e_tir *tir);
1034 int mlx5e_create_mdev_resources(struct mlx5_core_dev *mdev);
1035 void mlx5e_destroy_mdev_resources(struct mlx5_core_dev *mdev);
1036 int mlx5e_refresh_tirs(struct mlx5e_priv *priv, bool enable_uc_lb);
1037
1038 /* common netdev helpers */
1039 void mlx5e_create_q_counters(struct mlx5e_priv *priv);
1040 void mlx5e_destroy_q_counters(struct mlx5e_priv *priv);
1041 int mlx5e_open_drop_rq(struct mlx5e_priv *priv,
1042                        struct mlx5e_rq *drop_rq);
1043 void mlx5e_close_drop_rq(struct mlx5e_rq *drop_rq);
1044
1045 int mlx5e_create_indirect_rqt(struct mlx5e_priv *priv);
1046
1047 int mlx5e_create_indirect_tirs(struct mlx5e_priv *priv, bool inner_ttc);
1048 void mlx5e_destroy_indirect_tirs(struct mlx5e_priv *priv, bool inner_ttc);
1049
1050 int mlx5e_create_direct_rqts(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1051 void mlx5e_destroy_direct_rqts(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1052 int mlx5e_create_direct_tirs(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1053 void mlx5e_destroy_direct_tirs(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1054 void mlx5e_destroy_rqt(struct mlx5e_priv *priv, struct mlx5e_rqt *rqt);
1055
1056 int mlx5e_create_tis(struct mlx5_core_dev *mdev, void *in, u32 *tisn);
1057 void mlx5e_destroy_tis(struct mlx5_core_dev *mdev, u32 tisn);
1058
1059 int mlx5e_create_tises(struct mlx5e_priv *priv);
1060 int mlx5e_update_nic_rx(struct mlx5e_priv *priv);
1061 void mlx5e_update_carrier(struct mlx5e_priv *priv);
1062 int mlx5e_close(struct net_device *netdev);
1063 int mlx5e_open(struct net_device *netdev);
1064 void mlx5e_update_ndo_stats(struct mlx5e_priv *priv);
1065
1066 void mlx5e_queue_update_stats(struct mlx5e_priv *priv);
1067 int mlx5e_bits_invert(unsigned long a, int size);
1068
1069 typedef int (*change_hw_mtu_cb)(struct mlx5e_priv *priv);
1070 int mlx5e_set_dev_port_mtu(struct mlx5e_priv *priv);
1071 int mlx5e_change_mtu(struct net_device *netdev, int new_mtu,
1072                      change_hw_mtu_cb set_mtu_cb);
1073
1074 /* ethtool helpers */
1075 void mlx5e_ethtool_get_drvinfo(struct mlx5e_priv *priv,
1076                                struct ethtool_drvinfo *drvinfo);
1077 void mlx5e_ethtool_get_strings(struct mlx5e_priv *priv,
1078                                uint32_t stringset, uint8_t *data);
1079 int mlx5e_ethtool_get_sset_count(struct mlx5e_priv *priv, int sset);
1080 void mlx5e_ethtool_get_ethtool_stats(struct mlx5e_priv *priv,
1081                                      struct ethtool_stats *stats, u64 *data);
1082 void mlx5e_ethtool_get_ringparam(struct mlx5e_priv *priv,
1083                                  struct ethtool_ringparam *param);
1084 int mlx5e_ethtool_set_ringparam(struct mlx5e_priv *priv,
1085                                 struct ethtool_ringparam *param);
1086 void mlx5e_ethtool_get_channels(struct mlx5e_priv *priv,
1087                                 struct ethtool_channels *ch);
1088 int mlx5e_ethtool_set_channels(struct mlx5e_priv *priv,
1089                                struct ethtool_channels *ch);
1090 int mlx5e_ethtool_get_coalesce(struct mlx5e_priv *priv,
1091                                struct ethtool_coalesce *coal);
1092 int mlx5e_ethtool_set_coalesce(struct mlx5e_priv *priv,
1093                                struct ethtool_coalesce *coal);
1094 int mlx5e_ethtool_get_link_ksettings(struct mlx5e_priv *priv,
1095                                      struct ethtool_link_ksettings *link_ksettings);
1096 int mlx5e_ethtool_set_link_ksettings(struct mlx5e_priv *priv,
1097                                      const struct ethtool_link_ksettings *link_ksettings);
1098 u32 mlx5e_ethtool_get_rxfh_key_size(struct mlx5e_priv *priv);
1099 u32 mlx5e_ethtool_get_rxfh_indir_size(struct mlx5e_priv *priv);
1100 int mlx5e_ethtool_get_ts_info(struct mlx5e_priv *priv,
1101                               struct ethtool_ts_info *info);
1102 void mlx5e_ethtool_get_pauseparam(struct mlx5e_priv *priv,
1103                                   struct ethtool_pauseparam *pauseparam);
1104 int mlx5e_ethtool_set_pauseparam(struct mlx5e_priv *priv,
1105                                  struct ethtool_pauseparam *pauseparam);
1106
1107 /* mlx5e generic netdev management API */
1108 int mlx5e_netdev_init(struct net_device *netdev,
1109                       struct mlx5e_priv *priv,
1110                       struct mlx5_core_dev *mdev,
1111                       const struct mlx5e_profile *profile,
1112                       void *ppriv);
1113 void mlx5e_netdev_cleanup(struct net_device *netdev, struct mlx5e_priv *priv);
1114 struct net_device*
1115 mlx5e_create_netdev(struct mlx5_core_dev *mdev, const struct mlx5e_profile *profile,
1116                     int nch, void *ppriv);
1117 int mlx5e_attach_netdev(struct mlx5e_priv *priv);
1118 void mlx5e_detach_netdev(struct mlx5e_priv *priv);
1119 void mlx5e_destroy_netdev(struct mlx5e_priv *priv);
1120 void mlx5e_set_netdev_mtu_boundaries(struct mlx5e_priv *priv);
1121 void mlx5e_build_nic_params(struct mlx5_core_dev *mdev,
1122                             struct mlx5e_xsk *xsk,
1123                             struct mlx5e_rss_params *rss_params,
1124                             struct mlx5e_params *params,
1125                             u16 max_channels, u16 mtu);
1126 void mlx5e_build_rq_params(struct mlx5_core_dev *mdev,
1127                            struct mlx5e_params *params);
1128 void mlx5e_build_rss_params(struct mlx5e_rss_params *rss_params,
1129                             u16 num_channels);
1130 void mlx5e_rx_dim_work(struct work_struct *work);
1131 void mlx5e_tx_dim_work(struct work_struct *work);
1132
1133 void mlx5e_add_vxlan_port(struct net_device *netdev, struct udp_tunnel_info *ti);
1134 void mlx5e_del_vxlan_port(struct net_device *netdev, struct udp_tunnel_info *ti);
1135 netdev_features_t mlx5e_features_check(struct sk_buff *skb,
1136                                        struct net_device *netdev,
1137                                        netdev_features_t features);
1138 int mlx5e_set_features(struct net_device *netdev, netdev_features_t features);
1139 #ifdef CONFIG_MLX5_ESWITCH
1140 int mlx5e_set_vf_mac(struct net_device *dev, int vf, u8 *mac);
1141 int mlx5e_set_vf_rate(struct net_device *dev, int vf, int min_tx_rate, int max_tx_rate);
1142 int mlx5e_get_vf_config(struct net_device *dev, int vf, struct ifla_vf_info *ivi);
1143 int mlx5e_get_vf_stats(struct net_device *dev, int vf, struct ifla_vf_stats *vf_stats);
1144 #endif
1145 #endif /* __MLX5_EN_H__ */