drivers/net/wireless/realtek/rtlwifi/rtl8188ee/trx.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 /* Copyright(c) 2009-2013  Realtek Corporation.*/
   3
   4 #ifndef __RTL92CE_TRX_H__
   5 #define __RTL92CE_TRX_H__
   6
   7 #define TX_DESC_SIZE                                    64
   8 #define TX_DESC_AGGR_SUBFRAME_SIZE              32
   9
  10 #define RX_DESC_SIZE                                    32
  11 #define RX_DRV_INFO_SIZE_UNIT                   8
  12
  13 #define TX_DESC_NEXT_DESC_OFFSET                40
  14 #define USB_HWDESC_HEADER_LEN                   32
  15 #define CRCLENGTH                                               4
  16
  17 #define SET_TX_DESC_PKT_SIZE(__pdesc, __val)            \
  18         SET_BITS_TO_LE_4BYTE(__pdesc, 0, 16, __val)
  19 #define SET_TX_DESC_OFFSET(__pdesc, __val)                      \
  20         SET_BITS_TO_LE_4BYTE(__pdesc, 16, 8, __val)
  21 #define SET_TX_DESC_BMC(__pdesc, __val)                         \
  22         SET_BITS_TO_LE_4BYTE(__pdesc, 24, 1, __val)
  23 #define SET_TX_DESC_HTC(__pdesc, __val)                         \
  24         SET_BITS_TO_LE_4BYTE(__pdesc, 25, 1, __val)
  25 #define SET_TX_DESC_LAST_SEG(__pdesc, __val)            \
  26         SET_BITS_TO_LE_4BYTE(__pdesc, 26, 1, __val)
  27 #define SET_TX_DESC_FIRST_SEG(__pdesc, __val)           \
  28         SET_BITS_TO_LE_4BYTE(__pdesc, 27, 1, __val)
  29 #define SET_TX_DESC_LINIP(__pdesc, __val)                       \
  30         SET_BITS_TO_LE_4BYTE(__pdesc, 28, 1, __val)
  31 #define SET_TX_DESC_OWN(__pdesc, __val)                         \
  32         SET_BITS_TO_LE_4BYTE(__pdesc, 31, 1, __val)
  33
  34 #define GET_TX_DESC_OWN(__pdesc)                                        \
  35         LE_BITS_TO_4BYTE(__pdesc, 31, 1)
  36
  37 #define SET_TX_DESC_MACID(__pdesc, __val)                       \
  38         SET_BITS_TO_LE_4BYTE(__pdesc+4, 0, 6, __val)
  39 #define SET_TX_DESC_QUEUE_SEL(__pdesc, __val)           \
  40         SET_BITS_TO_LE_4BYTE(__pdesc+4, 8, 5, __val)
  41 #define SET_TX_DESC_RATE_ID(__pdesc, __val)             \
  42         SET_BITS_TO_LE_4BYTE(__pdesc+4, 16, 4, __val)
  43 #define SET_TX_DESC_NAV_USE_HDR(__pdesc, __val)         \
  44         SET_BITS_TO_LE_4BYTE(__pdesc+4, 20, 1, __val)
  45 #define SET_TX_DESC_SEC_TYPE(__pdesc, __val)            \
  46         SET_BITS_TO_LE_4BYTE(__pdesc+4, 22, 2, __val)
  47 #define SET_TX_DESC_PKT_OFFSET(__pdesc, __val)          \
  48         SET_BITS_TO_LE_4BYTE(__pdesc+4, 26, 5, __val)
  49
  50 #define SET_TX_DESC_AGG_ENABLE(__pdesc, __val)                  \
  51         SET_BITS_TO_LE_4BYTE(__pdesc+8, 12, 1, __val)
  52 #define SET_TX_DESC_RDG_ENABLE(__pdesc, __val)                  \
  53         SET_BITS_TO_LE_4BYTE(__pdesc+8, 13, 1, __val)
  54 #define SET_TX_DESC_MORE_FRAG(__pdesc, __val)                   \
  55         SET_BITS_TO_LE_4BYTE(__pdesc+8, 17, 1, __val)
  56 #define SET_TX_DESC_AMPDU_DENSITY(__pdesc, __val)               \
  57         SET_BITS_TO_LE_4BYTE(__pdesc+8, 20, 3, __val)
  58 #define SET_TX_DESC_ANTSEL_A(__pdesc, __val)                    \
  59         SET_BITS_TO_LE_4BYTE(__pdesc+8, 24, 1, __val)
  60 #define SET_TX_DESC_ANTSEL_B(__pdesc, __val)                    \
  61         SET_BITS_TO_LE_4BYTE(__pdesc+8, 25, 1, __val)
  62
  63 #define SET_TX_DESC_SEQ(__pdesc, __val)                 \
  64         SET_BITS_TO_LE_4BYTE(__pdesc+12, 16, 12, __val)
  65 #define SET_TX_DESC_HWSEQ_EN(__pdesc, __val)                    \
  66         SET_BITS_TO_LE_4BYTE(__pdesc+12, 31, 1, __val)
  67
  68 #define SET_TX_DESC_RTS_RATE(__pdesc, __val)            \
  69         SET_BITS_TO_LE_4BYTE(__pdesc+16, 0, 5, __val)
  70 #define SET_TX_DESC_QOS(__pdesc, __val)                 \
  71         SET_BITS_TO_LE_4BYTE(__pdesc+16, 6, 1, __val)
  72 #define SET_TX_DESC_USE_RATE(__pdesc, __val)            \
  73         SET_BITS_TO_LE_4BYTE(__pdesc+16, 8, 1, __val)
  74 #define SET_TX_DESC_DISABLE_FB(__pdesc, __val)          \
  75         SET_BITS_TO_LE_4BYTE(__pdesc+16, 10, 1, __val)
  76 #define SET_TX_DESC_CTS2SELF(__pdesc, __val)            \
  77         SET_BITS_TO_LE_4BYTE(__pdesc+16, 11, 1, __val)
  78 #define SET_TX_DESC_RTS_ENABLE(__pdesc, __val)          \
  79         SET_BITS_TO_LE_4BYTE(__pdesc+16, 12, 1, __val)
  80 #define SET_TX_DESC_HW_RTS_ENABLE(__pdesc, __val)       \
  81         SET_BITS_TO_LE_4BYTE(__pdesc+16, 13, 1, __val)
  82 #define SET_TX_DESC_TX_SUB_CARRIER(__pdesc, __val)      \
  83         SET_BITS_TO_LE_4BYTE(__pdesc+16, 20, 2, __val)
  84 #define SET_TX_DESC_TX_STBC(__pdesc, __val)             \
  85         SET_BITS_TO_LE_4BYTE(__pdesc+16, 22, 2, __val)
  86 #define SET_TX_DESC_DATA_BW(__pdesc, __val)             \
  87         SET_BITS_TO_LE_4BYTE(__pdesc+16, 25, 1, __val)
  88 #define SET_TX_DESC_RTS_SHORT(__pdesc, __val)           \
  89         SET_BITS_TO_LE_4BYTE(__pdesc+16, 26, 1, __val)
  90 #define SET_TX_DESC_RTS_BW(__pdesc, __val)              \
  91         SET_BITS_TO_LE_4BYTE(__pdesc+16, 27, 1, __val)
  92 #define SET_TX_DESC_RTS_SC(__pdesc, __val)              \
  93         SET_BITS_TO_LE_4BYTE(__pdesc+16, 28, 2, __val)
  94 #define SET_TX_DESC_RTS_STBC(__pdesc, __val)            \
  95         SET_BITS_TO_LE_4BYTE(__pdesc+16, 30, 2, __val)
  96
  97 #define SET_TX_DESC_TX_RATE(__pdesc, __val)             \
  98         SET_BITS_TO_LE_4BYTE(__pdesc+20, 0, 6, __val)
  99 #define SET_TX_DESC_DATA_SHORTGI(__pdesc, __val)        \
 100         SET_BITS_TO_LE_4BYTE(__pdesc+20, 6, 1, __val)
 101 #define SET_TX_DESC_DATA_RATE_FB_LIMIT(__pdesc, __val)  \
 102         SET_BITS_TO_LE_4BYTE(__pdesc+20, 8, 5, __val)
 103 #define SET_TX_DESC_RTS_RATE_FB_LIMIT(__pdesc, __val)   \
 104         SET_BITS_TO_LE_4BYTE(__pdesc+20, 13, 4, __val)
 105
 106 #define SET_TX_DESC_MAX_AGG_NUM(__pdesc, __val)         \
 107         SET_BITS_TO_LE_4BYTE(__pdesc+24, 11, 5, __val)
 108
 109 #define SET_TX_DESC_ANTSEL_C(__pdesc, __val)            \
 110         SET_BITS_TO_LE_4BYTE(__pdesc+28, 29, 1, __val)
 111
 112 #define SET_TX_DESC_TX_BUFFER_SIZE(__pdesc, __val)     \
 113         SET_BITS_TO_LE_4BYTE(__pdesc+28, 0, 16, __val)
 114 #define GET_TX_DESC_TX_BUFFER_SIZE(__pdesc)             \
 115         LE_BITS_TO_4BYTE(__pdesc+28, 0, 16)
 116
 117 #define SET_TX_DESC_TX_BUFFER_ADDRESS(__pdesc, __val)   \
 118         SET_BITS_TO_LE_4BYTE(__pdesc+32, 0, 32, __val)
 119
 120 #define GET_TX_DESC_TX_BUFFER_ADDRESS(__pdesc)          \
 121         LE_BITS_TO_4BYTE(__pdesc+32, 0, 32)
 122
 123 #define SET_TX_DESC_NEXT_DESC_ADDRESS(__pdesc, __val)   \
 124         SET_BITS_TO_LE_4BYTE(__pdesc+40, 0, 32, __val)
 125
 126 #define GET_RX_DESC_PKT_LEN(__pdesc)                    \
 127         LE_BITS_TO_4BYTE(__pdesc, 0, 14)
 128 #define GET_RX_DESC_CRC32(__pdesc)                      \
 129         LE_BITS_TO_4BYTE(__pdesc, 14, 1)
 130 #define GET_RX_DESC_ICV(__pdesc)                        \
 131         LE_BITS_TO_4BYTE(__pdesc, 15, 1)
 132 #define GET_RX_DESC_DRV_INFO_SIZE(__pdesc)              \
 133         LE_BITS_TO_4BYTE(__pdesc, 16, 4)
 134 #define GET_RX_DESC_SECURITY(__pdesc)                   \
 135         LE_BITS_TO_4BYTE(__pdesc, 20, 3)
 136 #define GET_RX_DESC_QOS(__pdesc)                        \
 137         LE_BITS_TO_4BYTE(__pdesc, 23, 1)
 138 #define GET_RX_DESC_SHIFT(__pdesc)                      \
 139         LE_BITS_TO_4BYTE(__pdesc, 24, 2)
 140 #define GET_RX_DESC_PHYST(__pdesc)                      \
 141         LE_BITS_TO_4BYTE(__pdesc, 26, 1)
 142 #define GET_RX_DESC_SWDEC(__pdesc)                      \
 143         LE_BITS_TO_4BYTE(__pdesc, 27, 1)
 144 #define GET_RX_DESC_LS(__pdesc)                         \
 145         LE_BITS_TO_4BYTE(__pdesc, 28, 1)
 146 #define GET_RX_DESC_FS(__pdesc)                         \
 147         LE_BITS_TO_4BYTE(__pdesc, 29, 1)
 148 #define GET_RX_DESC_EOR(__pdesc)                        \
 149         LE_BITS_TO_4BYTE(__pdesc, 30, 1)
 150 #define GET_RX_DESC_OWN(__pdesc)                        \
 151         LE_BITS_TO_4BYTE(__pdesc, 31, 1)
 152
 153 #define SET_RX_DESC_PKT_LEN(__pdesc, __val)             \
 154         SET_BITS_TO_LE_4BYTE(__pdesc, 0, 14, __val)
 155 #define SET_RX_DESC_EOR(__pdesc, __val)                 \
 156         SET_BITS_TO_LE_4BYTE(__pdesc, 30, 1, __val)
 157 #define SET_RX_DESC_OWN(__pdesc, __val)                 \
 158         SET_BITS_TO_LE_4BYTE(__pdesc, 31, 1, __val)
 159
 160 #define GET_RX_DESC_MACID(__pdesc)                      \
 161         LE_BITS_TO_4BYTE(__pdesc+4, 0, 6)
 162 #define GET_RX_DESC_PAGGR(__pdesc)                      \
 163         LE_BITS_TO_4BYTE(__pdesc+4, 14, 1)
 164 #define GET_RX_DESC_FAGGR(__pdesc)                      \
 165         LE_BITS_TO_4BYTE(__pdesc+4, 15, 1)
 166 #define GET_RX_DESC_A1_FIT(__pdesc)                     \
 167         LE_BITS_TO_4BYTE(__pdesc+4, 16, 4)
 168 #define GET_RX_DESC_A2_FIT(__pdesc)                     \
 169         LE_BITS_TO_4BYTE(__pdesc+4, 20, 4)
 170 #define GET_RX_DESC_PAM(__pdesc)                        \
 171         LE_BITS_TO_4BYTE(__pdesc+4, 24, 1)
 172 #define GET_RX_DESC_PWR(__pdesc)                        \
 173         LE_BITS_TO_4BYTE(__pdesc+4, 25, 1)
 174 #define GET_RX_DESC_MD(__pdesc)                         \
 175         LE_BITS_TO_4BYTE(__pdesc+4, 26, 1)
 176 #define GET_RX_DESC_MF(__pdesc)                         \
 177         LE_BITS_TO_4BYTE(__pdesc+4, 27, 1)
 178 #define GET_RX_DESC_TYPE(__pdesc)                       \
 179         LE_BITS_TO_4BYTE(__pdesc+4, 28, 2)
 180 #define GET_RX_DESC_MC(__pdesc)                         \
 181         LE_BITS_TO_4BYTE(__pdesc+4, 30, 1)
 182 #define GET_RX_DESC_BC(__pdesc)                         \
 183         LE_BITS_TO_4BYTE(__pdesc+4, 31, 1)
 184 #define GET_RX_DESC_SEQ(__pdesc)                        \
 185         LE_BITS_TO_4BYTE(__pdesc+8, 0, 12)
 186 #define GET_RX_DESC_FRAG(__pdesc)                       \
 187         LE_BITS_TO_4BYTE(__pdesc+8, 12, 4)
 188
 189 #define GET_RX_DESC_RXMCS(__pdesc)                      \
 190         LE_BITS_TO_4BYTE(__pdesc+12, 0, 6)
 191 #define GET_RX_DESC_RXHT(__pdesc)                       \
 192         LE_BITS_TO_4BYTE(__pdesc+12, 6, 1)
 193 #define GET_RX_STATUS_DESC_RX_GF(__pdesc)               \
 194         LE_BITS_TO_4BYTE(__pdesc+12, 7, 1)
 195 #define GET_RX_DESC_SPLCP(__pdesc)                      \
 196         LE_BITS_TO_4BYTE(__pdesc+12, 8, 1)
 197 #define GET_RX_DESC_BW(__pdesc)                         \
 198         LE_BITS_TO_4BYTE(__pdesc+12, 9, 1)
 199 #define GET_RX_DESC_HTC(__pdesc)                        \
 200         LE_BITS_TO_4BYTE(__pdesc+12, 10, 1)
 201 #define GET_RX_STATUS_DESC_EOSP(__pdesc)                \
 202         LE_BITS_TO_4BYTE(__pdesc+12, 11, 1)
 203 #define GET_RX_STATUS_DESC_BSSID_FIT(__pdesc)           \
 204         LE_BITS_TO_4BYTE(__pdesc+12, 12, 2)
 205 #define GET_RX_STATUS_DESC_RPT_SEL(__pdesc)             \
 206         LE_BITS_TO_4BYTE(__pdesc+12, 14, 2)
 207
 208 #define GET_RX_STATUS_DESC_PATTERN_MATCH(__pdesc)       \
 209         LE_BITS_TO_4BYTE(__pdesc+12, 29, 1)
 210 #define GET_RX_STATUS_DESC_UNICAST_MATCH(__pdesc)       \
 211         LE_BITS_TO_4BYTE(__pdesc+12, 30, 1)
 212 #define GET_RX_STATUS_DESC_MAGIC_MATCH(__pdesc)         \
 213         LE_BITS_TO_4BYTE(__pdesc+12, 31, 1)
 214
 215 #define GET_RX_DESC_IV1(__pdesc)                        \
 216         LE_BITS_TO_4BYTE(__pdesc+16, 0, 32)
 217 #define GET_RX_DESC_TSFL(__pdesc)                       \
 218         LE_BITS_TO_4BYTE(__pdesc+20, 0, 32)
 219
 220 #define GET_RX_DESC_BUFF_ADDR(__pdesc)                  \
 221         LE_BITS_TO_4BYTE(__pdesc+24, 0, 32)
 222 #define GET_RX_DESC_BUFF_ADDR64(__pdesc)                \
 223         LE_BITS_TO_4BYTE(__pdesc+28, 0, 32)
 224
 225 #define SET_RX_DESC_BUFF_ADDR(__pdesc, __val)   \
 226         SET_BITS_TO_LE_4BYTE(__pdesc+24, 0, 32, __val)
 227 #define SET_RX_DESC_BUFF_ADDR64(__pdesc, __val) \
 228         SET_BITS_TO_LE_4BYTE(__pdesc+28, 0, 32, __val)
 229
 230 /* TX report 2 format in Rx desc*/
 231
 232 #define GET_RX_RPT2_DESC_PKT_LEN(__status)      \
 233         LE_BITS_TO_4BYTE(__status, 0, 9)
 234 #define GET_RX_RPT2_DESC_MACID_VALID_1(__status)        \
 235         LE_BITS_TO_4BYTE(__status+16, 0, 32)
 236 #define GET_RX_RPT2_DESC_MACID_VALID_2(__status)        \
 237         LE_BITS_TO_4BYTE(__status+20, 0, 32)
 238
 239 #define SET_EARLYMODE_PKTNUM(__paddr, __value)  \
 240         SET_BITS_TO_LE_4BYTE(__paddr, 0, 4, __value)
 241 #define SET_EARLYMODE_LEN0(__paddr, __value)    \
 242         SET_BITS_TO_LE_4BYTE(__paddr, 4, 12, __value)
 243 #define SET_EARLYMODE_LEN1(__paddr, __value)    \
 244         SET_BITS_TO_LE_4BYTE(__paddr, 16, 12, __value)
 245 #define SET_EARLYMODE_LEN2_1(__paddr, __value)  \
 246         SET_BITS_TO_LE_4BYTE(__paddr, 28, 4, __value)
 247 #define SET_EARLYMODE_LEN2_2(__paddr, __value)  \
 248         SET_BITS_TO_LE_4BYTE(__paddr+4, 0, 8, __value)
 249 #define SET_EARLYMODE_LEN3(__paddr, __value)    \
 250         SET_BITS_TO_LE_4BYTE(__paddr+4, 8, 12, __value)
 251 #define SET_EARLYMODE_LEN4(__paddr, __value)    \
 252         SET_BITS_TO_LE_4BYTE(__paddr+4, 20, 12, __value)
 253
 254 #define CLEAR_PCI_TX_DESC_CONTENT(__pdesc, _size)               \
 255 do {                                                            \
 256         if (_size > TX_DESC_NEXT_DESC_OFFSET)                   \
 257                 memset(__pdesc, 0, TX_DESC_NEXT_DESC_OFFSET);   \
 258         else                                                    \
 259                 memset(__pdesc, 0, _size);                      \
 260 } while (0)
 261
 262 #define RTL8188_RX_HAL_IS_CCK_RATE(rxmcs)\
 263         (rxmcs == DESC92C_RATE1M ||\
 264          rxmcs == DESC92C_RATE2M ||\
 265          rxmcs == DESC92C_RATE5_5M ||\
 266          rxmcs == DESC92C_RATE11M)
 267
 268 #define IS_LITTLE_ENDIAN        1
 269
 270 struct phy_rx_agc_info_t {
 271         #if IS_LITTLE_ENDIAN
 272                 u8      gain:7, trsw:1;
 273         #else
 274                 u8      trsw:1, gain:7;
 275         #endif
 276 };
 277 struct phy_status_rpt {
 278         struct phy_rx_agc_info_t path_agc[2];
 279         u8      ch_corr[2];
 280         u8      cck_sig_qual_ofdm_pwdb_all;
 281         u8      cck_agc_rpt_ofdm_cfosho_a;
 282         u8      cck_rpt_b_ofdm_cfosho_b;
 283         u8      rsvd_1;/* ch_corr_msb; */
 284         u8      noise_power_db_msb;
 285         u8      path_cfotail[2];
 286         u8      pcts_mask[2];
 287         u8      stream_rxevm[2];
 288         u8      path_rxsnr[2];
 289         u8      noise_power_db_lsb;
 290         u8      rsvd_2[3];
 291         u8      stream_csi[2];
 292         u8      stream_target_csi[2];
 293         u8      sig_evm;
 294         u8      rsvd_3;
 295 #if IS_LITTLE_ENDIAN
 296         u8      antsel_rx_keep_2:1;     /*ex_intf_flg:1;*/
 297         u8      sgi_en:1;
 298         u8      rxsc:2;
 299         u8      idle_long:1;
 300         u8      r_ant_train_en:1;
 301         u8      ant_sel_b:1;
 302         u8      ant_sel:1;
 303 #else   /* _BIG_ENDIAN_ */
 304         u8      ant_sel:1;
 305         u8      ant_sel_b:1;
 306         u8      r_ant_train_en:1;
 307         u8      idle_long:1;
 308         u8      rxsc:2;
 309         u8      sgi_en:1;
 310         u8      antsel_rx_keep_2:1;     /*ex_intf_flg:1;*/
 311 #endif
 312 } __packed;
 313
 314 struct rx_fwinfo_88e {
 315         u8 gain_trsw[4];
 316         u8 pwdb_all;
 317         u8 cfosho[4];
 318         u8 cfotail[4];
 319         s8 rxevm[2];
 320         s8 rxsnr[4];
 321         u8 pdsnr[2];
 322         u8 csi_current[2];
 323         u8 csi_target[2];
 324         u8 sigevm;
 325         u8 max_ex_pwr;
 326         u8 ex_intf_flag:1;
 327         u8 sgi_en:1;
 328         u8 rxsc:2;
 329         u8 reserve:4;
 330 } __packed;
 331
 332 struct tx_desc_88e {
 333         u32 pktsize:16;
 334         u32 offset:8;
 335         u32 bmc:1;
 336         u32 htc:1;
 337         u32 lastseg:1;
 338         u32 firstseg:1;
 339         u32 linip:1;
 340         u32 noacm:1;
 341         u32 gf:1;
 342         u32 own:1;
 343
 344         u32 macid:6;
 345         u32 rsvd0:2;
 346         u32 queuesel:5;
 347         u32 rd_nav_ext:1;
 348         u32 lsig_txop_en:1;
 349         u32 pifs:1;
 350         u32 rateid:4;
 351         u32 nav_usehdr:1;
 352         u32 en_descid:1;
 353         u32 sectype:2;
 354         u32 pktoffset:8;
 355
 356         u32 rts_rc:6;
 357         u32 data_rc:6;
 358         u32 agg_en:1;
 359         u32 rdg_en:1;
 360         u32 bar_retryht:2;
 361         u32 agg_break:1;
 362         u32 morefrag:1;
 363         u32 raw:1;
 364         u32 ccx:1;
 365         u32 ampdudensity:3;
 366         u32 bt_int:1;
 367         u32 ant_sela:1;
 368         u32 ant_selb:1;
 369         u32 txant_cck:2;
 370         u32 txant_l:2;
 371         u32 txant_ht:2;
 372
 373         u32 nextheadpage:8;
 374         u32 tailpage:8;
 375         u32 seq:12;
 376         u32 cpu_handle:1;
 377         u32 tag1:1;
 378         u32 trigger_int:1;
 379         u32 hwseq_en:1;
 380
 381         u32 rtsrate:5;
 382         u32 apdcfe:1;
 383         u32 qos:1;
 384         u32 hwseq_ssn:1;
 385         u32 userrate:1;
 386         u32 dis_rtsfb:1;
 387         u32 dis_datafb:1;
 388         u32 cts2self:1;
 389         u32 rts_en:1;
 390         u32 hwrts_en:1;
 391         u32 portid:1;
 392         u32 pwr_status:3;
 393         u32 waitdcts:1;
 394         u32 cts2ap_en:1;
 395         u32 txsc:2;
 396         u32 stbc:2;
 397         u32 txshort:1;
 398         u32 txbw:1;
 399         u32 rtsshort:1;
 400         u32 rtsbw:1;
 401         u32 rtssc:2;
 402         u32 rtsstbc:2;
 403
 404         u32 txrate:6;
 405         u32 shortgi:1;
 406         u32 ccxt:1;
 407         u32 txrate_fb_lmt:5;
 408         u32 rtsrate_fb_lmt:4;
 409         u32 retrylmt_en:1;
 410         u32 txretrylmt:6;
 411         u32 usb_txaggnum:8;
 412
 413         u32 txagca:5;
 414         u32 txagcb:5;
 415         u32 usemaxlen:1;
 416         u32 maxaggnum:5;
 417         u32 mcsg1maxlen:4;
 418         u32 mcsg2maxlen:4;
 419         u32 mcsg3maxlen:4;
 420         u32 mcs7sgimaxlen:4;
 421
 422         u32 txbuffersize:16;
 423         u32 sw_offset30:8;
 424         u32 sw_offset31:4;
 425         u32 rsvd1:1;
 426         u32 antsel_c:1;
 427         u32 null_0:1;
 428         u32 null_1:1;
 429
 430         u32 txbuffaddr;
 431         u32 txbufferaddr64;
 432         u32 nextdescaddress;
 433         u32 nextdescaddress64;
 434
 435         u32 reserve_pass_pcie_mm_limit[4];
 436 } __packed;
 437
 438 struct rx_desc_88e {
 439         u32 length:14;
 440         u32 crc32:1;
 441         u32 icverror:1;
 442         u32 drv_infosize:4;
 443         u32 security:3;
 444         u32 qos:1;
 445         u32 shift:2;
 446         u32 phystatus:1;
 447         u32 swdec:1;
 448         u32 lastseg:1;
 449         u32 firstseg:1;
 450         u32 eor:1;
 451         u32 own:1;
 452
 453         u32 macid:6;
 454         u32 tid:4;
 455         u32 hwrsvd:5;
 456         u32 paggr:1;
 457         u32 faggr:1;
 458         u32 a1_fit:4;
 459         u32 a2_fit:4;
 460         u32 pam:1;
 461         u32 pwr:1;
 462         u32 moredata:1;
 463         u32 morefrag:1;
 464         u32 type:2;
 465         u32 mc:1;
 466         u32 bc:1;
 467
 468         u32 seq:12;
 469         u32 frag:4;
 470         u32 nextpktlen:14;
 471         u32 nextind:1;
 472         u32 rsvd:1;
 473
 474         u32 rxmcs:6;
 475         u32 rxht:1;
 476         u32 amsdu:1;
 477         u32 splcp:1;
 478         u32 bandwidth:1;
 479         u32 htc:1;
 480         u32 tcpchk_rpt:1;
 481         u32 ipcchk_rpt:1;
 482         u32 tcpchk_valid:1;
 483         u32 hwpcerr:1;
 484         u32 hwpcind:1;
 485         u32 iv0:16;
 486
 487         u32 iv1;
 488
 489         u32 tsfl;
 490
 491         u32 bufferaddress;
 492         u32 bufferaddress64;
 493
 494 } __packed;
 495
 496 void rtl88ee_tx_fill_desc(struct ieee80211_hw *hw,
 497                           struct ieee80211_hdr *hdr, u8 *pdesc_tx,
 498                           u8 *txbd, struct ieee80211_tx_info *info,
 499                           struct ieee80211_sta *sta,
 500                           struct sk_buff *skb,
 501                           u8 hw_queue, struct rtl_tcb_desc *ptcb_desc);
 502 bool rtl88ee_rx_query_desc(struct ieee80211_hw *hw,
 503                            struct rtl_stats *status,
 504                            struct ieee80211_rx_status *rx_status,
 505                            u8 *pdesc, struct sk_buff *skb);
 506 void rtl88ee_set_desc(struct ieee80211_hw *hw, u8 *pdesc,
 507                       bool istx, u8 desc_name, u8 *val);
 508 u64 rtl88ee_get_desc(struct ieee80211_hw *hw,
 509                      u8 *pdesc, bool istx, u8 desc_name);
 510 bool rtl88ee_is_tx_desc_closed(struct ieee80211_hw *hw,
 511                                u8 hw_queue, u16 index);
 512 void rtl88ee_tx_polling(struct ieee80211_hw *hw, u8 hw_queue);
 513 void rtl88ee_tx_fill_cmddesc(struct ieee80211_hw *hw, u8 *pdesc,
 514                              bool firstseg, bool lastseg,
 515                              struct sk_buff *skb);
 516 #endif