drivers/scsi/qla2xxx/qla_def.h

   1 /*
   2  * QLogic Fibre Channel HBA Driver
   3  * Copyright (c)  2003-2014 QLogic Corporation
   4  *
   5  * See LICENSE.qla2xxx for copyright and licensing details.
   6  */
   7 #ifndef __QLA_DEF_H
   8 #define __QLA_DEF_H
   9
  10 #include <linux/kernel.h>
  11 #include <linux/init.h>
  12 #include <linux/types.h>
  13 #include <linux/module.h>
  14 #include <linux/list.h>
  15 #include <linux/pci.h>
  16 #include <linux/dma-mapping.h>
  17 #include <linux/sched.h>
  18 #include <linux/slab.h>
  19 #include <linux/dmapool.h>
  20 #include <linux/mempool.h>
  21 #include <linux/spinlock.h>
  22 #include <linux/completion.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/workqueue.h>
  25 #include <linux/firmware.h>
  26 #include <linux/aer.h>
  27 #include <linux/mutex.h>
  28 #include <linux/btree.h>
  29
  30 #include <scsi/scsi.h>
  31 #include <scsi/scsi_host.h>
  32 #include <scsi/scsi_device.h>
  33 #include <scsi/scsi_cmnd.h>
  34 #include <scsi/scsi_transport_fc.h>
  35 #include <scsi/scsi_bsg_fc.h>
  36
  37 #include "qla_bsg.h"
  38 #include "qla_nx.h"
  39 #include "qla_nx2.h"
  40 #include "qla_nvme.h"
  41 #define QLA2XXX_DRIVER_NAME     "qla2xxx"
  42 #define QLA2XXX_APIDEV          "ql2xapidev"
  43 #define QLA2XXX_MANUFACTURER    "QLogic Corporation"
  44
  45 /*
  46  * We have MAILBOX_REGISTER_COUNT sized arrays in a few places,
  47  * but that's fine as we don't look at the last 24 ones for
  48  * ISP2100 HBAs.
  49  */
  50 #define MAILBOX_REGISTER_COUNT_2100     8
  51 #define MAILBOX_REGISTER_COUNT_2200     24
  52 #define MAILBOX_REGISTER_COUNT          32
  53
  54 #define QLA2200A_RISC_ROM_VER   4
  55 #define FPM_2300                6
  56 #define FPM_2310                7
  57
  58 #include "qla_settings.h"
  59
  60 #define MODE_DUAL (MODE_TARGET | MODE_INITIATOR)
  61
  62 /*
  63  * Data bit definitions
  64  */
  65 #define BIT_0   0x1
  66 #define BIT_1   0x2
  67 #define BIT_2   0x4
  68 #define BIT_3   0x8
  69 #define BIT_4   0x10
  70 #define BIT_5   0x20
  71 #define BIT_6   0x40
  72 #define BIT_7   0x80
  73 #define BIT_8   0x100
  74 #define BIT_9   0x200
  75 #define BIT_10  0x400
  76 #define BIT_11  0x800
  77 #define BIT_12  0x1000
  78 #define BIT_13  0x2000
  79 #define BIT_14  0x4000
  80 #define BIT_15  0x8000
  81 #define BIT_16  0x10000
  82 #define BIT_17  0x20000
  83 #define BIT_18  0x40000
  84 #define BIT_19  0x80000
  85 #define BIT_20  0x100000
  86 #define BIT_21  0x200000
  87 #define BIT_22  0x400000
  88 #define BIT_23  0x800000
  89 #define BIT_24  0x1000000
  90 #define BIT_25  0x2000000
  91 #define BIT_26  0x4000000
  92 #define BIT_27  0x8000000
  93 #define BIT_28  0x10000000
  94 #define BIT_29  0x20000000
  95 #define BIT_30  0x40000000
  96 #define BIT_31  0x80000000
  97
  98 #define LSB(x)  ((uint8_t)(x))
  99 #define MSB(x)  ((uint8_t)((uint16_t)(x) >> 8))
 100
 101 #define LSW(x)  ((uint16_t)(x))
 102 #define MSW(x)  ((uint16_t)((uint32_t)(x) >> 16))
 103
 104 #define LSD(x)  ((uint32_t)((uint64_t)(x)))
 105 #define MSD(x)  ((uint32_t)((((uint64_t)(x)) >> 16) >> 16))
 106
 107 #define MAKE_HANDLE(x, y) ((uint32_t)((((uint32_t)(x)) << 16) | (uint32_t)(y)))
 108
 109 /*
 110  * I/O register
 111 */
 112
 113 #define RD_REG_BYTE(addr)               readb(addr)
 114 #define RD_REG_WORD(addr)               readw(addr)
 115 #define RD_REG_DWORD(addr)              readl(addr)
 116 #define RD_REG_BYTE_RELAXED(addr)       readb_relaxed(addr)
 117 #define RD_REG_WORD_RELAXED(addr)       readw_relaxed(addr)
 118 #define RD_REG_DWORD_RELAXED(addr)      readl_relaxed(addr)
 119 #define WRT_REG_BYTE(addr, data)        writeb(data,addr)
 120 #define WRT_REG_WORD(addr, data)        writew(data,addr)
 121 #define WRT_REG_DWORD(addr, data)       writel(data,addr)
 122
 123 /*
 124  * ISP83XX specific remote register addresses
 125  */
 126 #define QLA83XX_LED_PORT0                       0x00201320
 127 #define QLA83XX_LED_PORT1                       0x00201328
 128 #define QLA83XX_IDC_DEV_STATE           0x22102384
 129 #define QLA83XX_IDC_MAJOR_VERSION       0x22102380
 130 #define QLA83XX_IDC_MINOR_VERSION       0x22102398
 131 #define QLA83XX_IDC_DRV_PRESENCE        0x22102388
 132 #define QLA83XX_IDC_DRIVER_ACK          0x2210238c
 133 #define QLA83XX_IDC_CONTROL                     0x22102390
 134 #define QLA83XX_IDC_AUDIT                       0x22102394
 135 #define QLA83XX_IDC_LOCK_RECOVERY       0x2210239c
 136 #define QLA83XX_DRIVER_LOCKID           0x22102104
 137 #define QLA83XX_DRIVER_LOCK                     0x8111c028
 138 #define QLA83XX_DRIVER_UNLOCK           0x8111c02c
 139 #define QLA83XX_FLASH_LOCKID            0x22102100
 140 #define QLA83XX_FLASH_LOCK                      0x8111c010
 141 #define QLA83XX_FLASH_UNLOCK            0x8111c014
 142 #define QLA83XX_DEV_PARTINFO1           0x221023e0
 143 #define QLA83XX_DEV_PARTINFO2           0x221023e4
 144 #define QLA83XX_FW_HEARTBEAT            0x221020b0
 145 #define QLA83XX_PEG_HALT_STATUS1        0x221020a8
 146 #define QLA83XX_PEG_HALT_STATUS2        0x221020ac
 147
 148 /* 83XX: Macros defining 8200 AEN Reason codes */
 149 #define IDC_DEVICE_STATE_CHANGE BIT_0
 150 #define IDC_PEG_HALT_STATUS_CHANGE BIT_1
 151 #define IDC_NIC_FW_REPORTED_FAILURE BIT_2
 152 #define IDC_HEARTBEAT_FAILURE BIT_3
 153
 154 /* 83XX: Macros defining 8200 AEN Error-levels */
 155 #define ERR_LEVEL_NON_FATAL 0x1
 156 #define ERR_LEVEL_RECOVERABLE_FATAL 0x2
 157 #define ERR_LEVEL_UNRECOVERABLE_FATAL 0x4
 158
 159 /* 83XX: Macros for IDC Version */
 160 #define QLA83XX_SUPP_IDC_MAJOR_VERSION 0x01
 161 #define QLA83XX_SUPP_IDC_MINOR_VERSION 0x0
 162
 163 /* 83XX: Macros for scheduling dpc tasks */
 164 #define QLA83XX_NIC_CORE_RESET 0x1
 165 #define QLA83XX_IDC_STATE_HANDLER 0x2
 166 #define QLA83XX_NIC_CORE_UNRECOVERABLE 0x3
 167
 168 /* 83XX: Macros for defining IDC-Control bits */
 169 #define QLA83XX_IDC_RESET_DISABLED BIT_0
 170 #define QLA83XX_IDC_GRACEFUL_RESET BIT_1
 171
 172 /* 83XX: Macros for different timeouts */
 173 #define QLA83XX_IDC_INITIALIZATION_TIMEOUT 30
 174 #define QLA83XX_IDC_RESET_ACK_TIMEOUT 10
 175 #define QLA83XX_MAX_LOCK_RECOVERY_WAIT (2 * HZ)
 176
 177 /* 83XX: Macros for defining class in DEV-Partition Info register */
 178 #define QLA83XX_CLASS_TYPE_NONE         0x0
 179 #define QLA83XX_CLASS_TYPE_NIC          0x1
 180 #define QLA83XX_CLASS_TYPE_FCOE         0x2
 181 #define QLA83XX_CLASS_TYPE_ISCSI        0x3
 182
 183 /* 83XX: Macros for IDC Lock-Recovery stages */
 184 #define IDC_LOCK_RECOVERY_STAGE1        0x1 /* Stage1: Intent for
 185                                              * lock-recovery
 186                                              */
 187 #define IDC_LOCK_RECOVERY_STAGE2        0x2 /* Stage2: Perform lock-recovery */
 188
 189 /* 83XX: Macros for IDC Audit type */
 190 #define IDC_AUDIT_TIMESTAMP             0x0 /* IDC-AUDIT: Record timestamp of
 191                                              * dev-state change to NEED-RESET
 192                                              * or NEED-QUIESCENT
 193                                              */
 194 #define IDC_AUDIT_COMPLETION            0x1 /* IDC-AUDIT: Record duration of
 195                                              * reset-recovery completion is
 196                                              * second
 197                                              */
 198 /* ISP2031: Values for laser on/off */
 199 #define PORT_0_2031     0x00201340
 200 #define PORT_1_2031     0x00201350
 201 #define LASER_ON_2031   0x01800100
 202 #define LASER_OFF_2031  0x01800180
 203
 204 /*
 205  * The ISP2312 v2 chip cannot access the FLASH/GPIO registers via MMIO in an
 206  * 133Mhz slot.
 207  */
 208 #define RD_REG_WORD_PIO(addr)           (inw((unsigned long)addr))
 209 #define WRT_REG_WORD_PIO(addr, data)    (outw(data,(unsigned long)addr))
 210
 211 /*
 212  * Fibre Channel device definitions.
 213  */
 214 #define WWN_SIZE                8       /* Size of WWPN, WWN & WWNN */
 215 #define MAX_FIBRE_DEVICES_2100  512
 216 #define MAX_FIBRE_DEVICES_2400  2048
 217 #define MAX_FIBRE_DEVICES_LOOP  128
 218 #define MAX_FIBRE_DEVICES_MAX   MAX_FIBRE_DEVICES_2400
 219 #define LOOPID_MAP_SIZE         (ha->max_fibre_devices)
 220 #define MAX_FIBRE_LUNS          0xFFFF
 221 #define MAX_HOST_COUNT          16
 222
 223 /*
 224  * Host adapter default definitions.
 225  */
 226 #define MAX_BUSES               1  /* We only have one bus today */
 227 #define MIN_LUNS                8
 228 #define MAX_LUNS                MAX_FIBRE_LUNS
 229 #define MAX_CMDS_PER_LUN        255
 230
 231 /*
 232  * Fibre Channel device definitions.
 233  */
 234 #define SNS_LAST_LOOP_ID_2100   0xfe
 235 #define SNS_LAST_LOOP_ID_2300   0x7ff
 236
 237 #define LAST_LOCAL_LOOP_ID      0x7d
 238 #define SNS_FL_PORT             0x7e
 239 #define FABRIC_CONTROLLER       0x7f
 240 #define SIMPLE_NAME_SERVER      0x80
 241 #define SNS_FIRST_LOOP_ID       0x81
 242 #define MANAGEMENT_SERVER       0xfe
 243 #define BROADCAST               0xff
 244
 245 /*
 246  * There is no correspondence between an N-PORT id and an AL_PA.  Therefore the
 247  * valid range of an N-PORT id is 0 through 0x7ef.
 248  */
 249 #define NPH_LAST_HANDLE         0x7ee
 250 #define NPH_MGMT_SERVER         0x7ef           /*  FFFFEF */
 251 #define NPH_SNS                 0x7fc           /*  FFFFFC */
 252 #define NPH_FABRIC_CONTROLLER   0x7fd           /*  FFFFFD */
 253 #define NPH_F_PORT              0x7fe           /*  FFFFFE */
 254 #define NPH_IP_BROADCAST        0x7ff           /*  FFFFFF */
 255
 256 #define NPH_SNS_LID(ha) (IS_FWI2_CAPABLE(ha) ? NPH_SNS : SIMPLE_NAME_SERVER)
 257
 258 #define MAX_CMDSZ       16              /* SCSI maximum CDB size. */
 259 #include "qla_fw.h"
 260
 261 struct name_list_extended {
 262         struct get_name_list_extended *l;
 263         dma_addr_t              ldma;
 264         struct list_head        fcports;
 265         u32                     size;
 266         u8                      sent;
 267 };
 268 /*
 269  * Timeout timer counts in seconds
 270  */
 271 #define PORT_RETRY_TIME                 1
 272 #define LOOP_DOWN_TIMEOUT               60
 273 #define LOOP_DOWN_TIME                  255     /* 240 */
 274 #define LOOP_DOWN_RESET                 (LOOP_DOWN_TIME - 30)
 275
 276 #define DEFAULT_OUTSTANDING_COMMANDS    4096
 277 #define MIN_OUTSTANDING_COMMANDS        128
 278
 279 /* ISP request and response entry counts (37-65535) */
 280 #define REQUEST_ENTRY_CNT_2100          128     /* Number of request entries. */
 281 #define REQUEST_ENTRY_CNT_2200          2048    /* Number of request entries. */
 282 #define REQUEST_ENTRY_CNT_24XX          2048    /* Number of request entries. */
 283 #define REQUEST_ENTRY_CNT_83XX          8192    /* Number of request entries. */
 284 #define RESPONSE_ENTRY_CNT_83XX         4096    /* Number of response entries.*/
 285 #define RESPONSE_ENTRY_CNT_2100         64      /* Number of response entries.*/
 286 #define RESPONSE_ENTRY_CNT_2300         512     /* Number of response entries.*/
 287 #define RESPONSE_ENTRY_CNT_MQ           128     /* Number of response entries.*/
 288 #define ATIO_ENTRY_CNT_24XX             4096    /* Number of ATIO entries. */
 289 #define RESPONSE_ENTRY_CNT_FX00         256     /* Number of response entries.*/
 290 #define FW_DEF_EXCHANGES_CNT 2048
 291 #define FW_MAX_EXCHANGES_CNT (32 * 1024)
 292 #define REDUCE_EXCHANGES_CNT  (8 * 1024)
 293
 294 struct req_que;
 295 struct qla_tgt_sess;
 296
 297 /*
 298  * SCSI Request Block
 299  */
 300 struct srb_cmd {
 301         struct scsi_cmnd *cmd;          /* Linux SCSI command pkt */
 302         uint32_t request_sense_length;
 303         uint32_t fw_sense_length;
 304         uint8_t *request_sense_ptr;
 305         void *ctx;
 306 };
 307
 308 /*
 309  * SRB flag definitions
 310  */
 311 #define SRB_DMA_VALID                   BIT_0   /* Command sent to ISP */
 312 #define SRB_FCP_CMND_DMA_VALID          BIT_12  /* DIF: DSD List valid */
 313 #define SRB_CRC_CTX_DMA_VALID           BIT_2   /* DIF: context DMA valid */
 314 #define SRB_CRC_PROT_DMA_VALID          BIT_4   /* DIF: prot DMA valid */
 315 #define SRB_CRC_CTX_DSD_VALID           BIT_5   /* DIF: dsd_list valid */
 316 #define SRB_WAKEUP_ON_COMP              BIT_6
 317 #define SRB_DIF_BUNDL_DMA_VALID         BIT_7   /* DIF: DMA list valid */
 318
 319 /* To identify if a srb is of T10-CRC type. @sp => srb_t pointer */
 320 #define IS_PROT_IO(sp)  (sp->flags & SRB_CRC_CTX_DSD_VALID)
 321
 322 /*
 323  * 24 bit port ID type definition.
 324  */
 325 typedef union {
 326         uint32_t b24 : 24;
 327
 328         struct {
 329 #ifdef __BIG_ENDIAN
 330                 uint8_t domain;
 331                 uint8_t area;
 332                 uint8_t al_pa;
 333 #elif defined(__LITTLE_ENDIAN)
 334                 uint8_t al_pa;
 335                 uint8_t area;
 336                 uint8_t domain;
 337 #else
 338 #error "__BIG_ENDIAN or __LITTLE_ENDIAN must be defined!"
 339 #endif
 340                 uint8_t rsvd_1;
 341         } b;
 342 } port_id_t;
 343 #define INVALID_PORT_ID 0xFFFFFF
 344
 345 struct els_logo_payload {
 346         uint8_t opcode;
 347         uint8_t rsvd[3];
 348         uint8_t s_id[3];
 349         uint8_t rsvd1[1];
 350         uint8_t wwpn[WWN_SIZE];
 351 };
 352
 353 struct els_plogi_payload {
 354         uint8_t opcode;
 355         uint8_t rsvd[3];
 356         uint8_t data[112];
 357 };
 358
 359 struct ct_arg {
 360         void            *iocb;
 361         u16             nport_handle;
 362         dma_addr_t      req_dma;
 363         dma_addr_t      rsp_dma;
 364         u32             req_size;
 365         u32             rsp_size;
 366         u32             req_allocated_size;
 367         u32             rsp_allocated_size;
 368         void            *req;
 369         void            *rsp;
 370         port_id_t       id;
 371 };
 372
 373 /*
 374  * SRB extensions.
 375  */
 376 struct srb_iocb {
 377         union {
 378                 struct {
 379                         uint16_t flags;
 380 #define SRB_LOGIN_RETRIED       BIT_0
 381 #define SRB_LOGIN_COND_PLOGI    BIT_1
 382 #define SRB_LOGIN_SKIP_PRLI     BIT_2
 383 #define SRB_LOGIN_NVME_PRLI     BIT_3
 384 #define SRB_LOGIN_PRLI_ONLY     BIT_4
 385                         uint16_t data[2];
 386                         u32 iop[2];
 387                 } logio;
 388                 struct {
 389 #define ELS_DCMD_TIMEOUT 20
 390 #define ELS_DCMD_LOGO 0x5
 391                         uint32_t flags;
 392                         uint32_t els_cmd;
 393                         struct completion comp;
 394                         struct els_logo_payload *els_logo_pyld;
 395                         dma_addr_t els_logo_pyld_dma;
 396                 } els_logo;
 397                 struct {
 398 #define ELS_DCMD_PLOGI 0x3
 399                         uint32_t flags;
 400                         uint32_t els_cmd;
 401                         struct completion comp;
 402                         struct els_plogi_payload *els_plogi_pyld;
 403                         struct els_plogi_payload *els_resp_pyld;
 404                         u32 tx_size;
 405                         u32 rx_size;
 406                         dma_addr_t els_plogi_pyld_dma;
 407                         dma_addr_t els_resp_pyld_dma;
 408                         uint32_t        fw_status[3];
 409                         __le16  comp_status;
 410                         __le16  len;
 411                 } els_plogi;
 412                 struct {
 413                         /*
 414                          * Values for flags field below are as
 415                          * defined in tsk_mgmt_entry struct
 416                          * for control_flags field in qla_fw.h.
 417                          */
 418                         uint64_t lun;
 419                         uint32_t flags;
 420                         uint32_t data;
 421                         struct completion comp;
 422                         __le16 comp_status;
 423                 } tmf;
 424                 struct {
 425 #define SRB_FXDISC_REQ_DMA_VALID        BIT_0
 426 #define SRB_FXDISC_RESP_DMA_VALID       BIT_1
 427 #define SRB_FXDISC_REQ_DWRD_VALID       BIT_2
 428 #define SRB_FXDISC_RSP_DWRD_VALID       BIT_3
 429 #define FXDISC_TIMEOUT 20
 430                         uint8_t flags;
 431                         uint32_t req_len;
 432                         uint32_t rsp_len;
 433                         void *req_addr;
 434                         void *rsp_addr;
 435                         dma_addr_t req_dma_handle;
 436                         dma_addr_t rsp_dma_handle;
 437                         __le32 adapter_id;
 438                         __le32 adapter_id_hi;
 439                         __le16 req_func_type;
 440                         __le32 req_data;
 441                         __le32 req_data_extra;
 442                         __le32 result;
 443                         __le32 seq_number;
 444                         __le16 fw_flags;
 445                         struct completion fxiocb_comp;
 446                         __le32 reserved_0;
 447                         uint8_t reserved_1;
 448                 } fxiocb;
 449                 struct {
 450                         uint32_t cmd_hndl;
 451                         __le16 comp_status;
 452                         __le16 req_que_no;
 453                         struct completion comp;
 454                 } abt;
 455                 struct ct_arg ctarg;
 456 #define MAX_IOCB_MB_REG 28
 457 #define SIZEOF_IOCB_MB_REG (MAX_IOCB_MB_REG * sizeof(uint16_t))
 458                 struct {
 459                         __le16 in_mb[MAX_IOCB_MB_REG];  /* from FW */
 460                         __le16 out_mb[MAX_IOCB_MB_REG]; /* to FW */
 461                         void *out, *in;
 462                         dma_addr_t out_dma, in_dma;
 463                         struct completion comp;
 464                         int rc;
 465                 } mbx;
 466                 struct {
 467                         struct imm_ntfy_from_isp *ntfy;
 468                 } nack;
 469                 struct {
 470                         __le16 comp_status;
 471                         uint16_t rsp_pyld_len;
 472                         uint8_t aen_op;
 473                         void *desc;
 474
 475                         /* These are only used with ls4 requests */
 476                         int cmd_len;
 477                         int rsp_len;
 478                         dma_addr_t cmd_dma;
 479                         dma_addr_t rsp_dma;
 480                         enum nvmefc_fcp_datadir dir;
 481                         uint32_t dl;
 482                         uint32_t timeout_sec;
 483                         struct  list_head   entry;
 484                 } nvme;
 485                 struct {
 486                         u16 cmd;
 487                         u16 vp_index;
 488                 } ctrlvp;
 489         } u;
 490
 491         struct timer_list timer;
 492         void (*timeout)(void *);
 493 };
 494
 495 /* Values for srb_ctx type */
 496 #define SRB_LOGIN_CMD   1
 497 #define SRB_LOGOUT_CMD  2
 498 #define SRB_ELS_CMD_RPT 3
 499 #define SRB_ELS_CMD_HST 4
 500 #define SRB_CT_CMD      5
 501 #define SRB_ADISC_CMD   6
 502 #define SRB_TM_CMD      7
 503 #define SRB_SCSI_CMD    8
 504 #define SRB_BIDI_CMD    9
 505 #define SRB_FXIOCB_DCMD 10
 506 #define SRB_FXIOCB_BCMD 11
 507 #define SRB_ABT_CMD     12
 508 #define SRB_ELS_DCMD    13
 509 #define SRB_MB_IOCB     14
 510 #define SRB_CT_PTHRU_CMD 15
 511 #define SRB_NACK_PLOGI  16
 512 #define SRB_NACK_PRLI   17
 513 #define SRB_NACK_LOGO   18
 514 #define SRB_NVME_CMD    19
 515 #define SRB_NVME_LS     20
 516 #define SRB_PRLI_CMD    21
 517 #define SRB_CTRL_VP     22
 518 #define SRB_PRLO_CMD    23
 519
 520 enum {
 521         TYPE_SRB,
 522         TYPE_TGT_CMD,
 523         TYPE_TGT_TMCMD,         /* task management */
 524 };
 525
 526 typedef struct srb {
 527         /*
 528          * Do not move cmd_type field, it needs to
 529          * line up with qla_tgt_cmd->cmd_type
 530          */
 531         uint8_t cmd_type;
 532         uint8_t pad[3];
 533         atomic_t ref_count;
 534         wait_queue_head_t nvme_ls_waitq;
 535         struct fc_port *fcport;
 536         struct scsi_qla_host *vha;
 537         uint32_t handle;
 538         uint16_t flags;
 539         uint16_t type;
 540         const char *name;
 541         int iocbs;
 542         struct qla_qpair *qpair;
 543         struct list_head elem;
 544         u32 gen1;       /* scratch */
 545         u32 gen2;       /* scratch */
 546         int rc;
 547         int retry_count;
 548         struct completion *comp;
 549         wait_queue_head_t *cwaitq;
 550         union {
 551                 struct srb_iocb iocb_cmd;
 552                 struct bsg_job *bsg_job;
 553                 struct srb_cmd scmd;
 554         } u;
 555         void (*done)(void *, int);
 556         void (*free)(void *);
 557 } srb_t;
 558
 559 #define GET_CMD_SP(sp) (sp->u.scmd.cmd)
 560 #define SET_CMD_SP(sp, cmd) (sp->u.scmd.cmd = cmd)
 561 #define GET_CMD_CTX_SP(sp) (sp->u.scmd.ctx)
 562
 563 #define GET_CMD_SENSE_LEN(sp) \
 564         (sp->u.scmd.request_sense_length)
 565 #define SET_CMD_SENSE_LEN(sp, len) \
 566         (sp->u.scmd.request_sense_length = len)
 567 #define GET_CMD_SENSE_PTR(sp) \
 568         (sp->u.scmd.request_sense_ptr)
 569 #define SET_CMD_SENSE_PTR(sp, ptr) \
 570         (sp->u.scmd.request_sense_ptr = ptr)
 571 #define GET_FW_SENSE_LEN(sp) \
 572         (sp->u.scmd.fw_sense_length)
 573 #define SET_FW_SENSE_LEN(sp, len) \
 574         (sp->u.scmd.fw_sense_length = len)
 575
 576 struct msg_echo_lb {
 577         dma_addr_t send_dma;
 578         dma_addr_t rcv_dma;
 579         uint16_t req_sg_cnt;
 580         uint16_t rsp_sg_cnt;
 581         uint16_t options;
 582         uint32_t transfer_size;
 583         uint32_t iteration_count;
 584 };
 585
 586 /*
 587  * ISP I/O Register Set structure definitions.
 588  */
 589 struct device_reg_2xxx {
 590         uint16_t flash_address;         /* Flash BIOS address */
 591         uint16_t flash_data;            /* Flash BIOS data */
 592         uint16_t unused_1[1];           /* Gap */
 593         uint16_t ctrl_status;           /* Control/Status */
 594 #define CSR_FLASH_64K_BANK      BIT_3   /* Flash upper 64K bank select */
 595 #define CSR_FLASH_ENABLE        BIT_1   /* Flash BIOS Read/Write enable */
 596 #define CSR_ISP_SOFT_RESET      BIT_0   /* ISP soft reset */
 597
 598         uint16_t ictrl;                 /* Interrupt control */
 599 #define ICR_EN_INT              BIT_15  /* ISP enable interrupts. */
 600 #define ICR_EN_RISC             BIT_3   /* ISP enable RISC interrupts. */
 601
 602         uint16_t istatus;               /* Interrupt status */
 603 #define ISR_RISC_INT            BIT_3   /* RISC interrupt */
 604
 605         uint16_t semaphore;             /* Semaphore */
 606         uint16_t nvram;                 /* NVRAM register. */
 607 #define NVR_DESELECT            0
 608 #define NVR_BUSY                BIT_15
 609 #define NVR_WRT_ENABLE          BIT_14  /* Write enable */
 610 #define NVR_PR_ENABLE           BIT_13  /* Protection register enable */
 611 #define NVR_DATA_IN             BIT_3
 612 #define NVR_DATA_OUT            BIT_2
 613 #define NVR_SELECT              BIT_1
 614 #define NVR_CLOCK               BIT_0
 615
 616 #define NVR_WAIT_CNT            20000
 617
 618         union {
 619                 struct {
 620                         uint16_t mailbox0;
 621                         uint16_t mailbox1;
 622                         uint16_t mailbox2;
 623                         uint16_t mailbox3;
 624                         uint16_t mailbox4;
 625                         uint16_t mailbox5;
 626                         uint16_t mailbox6;
 627                         uint16_t mailbox7;
 628                         uint16_t unused_2[59];  /* Gap */
 629                 } __attribute__((packed)) isp2100;
 630                 struct {
 631                                                 /* Request Queue */
 632                         uint16_t req_q_in;      /*  In-Pointer */
 633                         uint16_t req_q_out;     /*  Out-Pointer */
 634                                                 /* Response Queue */
 635                         uint16_t rsp_q_in;      /*  In-Pointer */
 636                         uint16_t rsp_q_out;     /*  Out-Pointer */
 637
 638                                                 /* RISC to Host Status */
 639                         uint32_t host_status;
 640 #define HSR_RISC_INT            BIT_15  /* RISC interrupt */
 641 #define HSR_RISC_PAUSED         BIT_8   /* RISC Paused */
 642
 643                                         /* Host to Host Semaphore */
 644                         uint16_t host_semaphore;
 645                         uint16_t unused_3[17];  /* Gap */
 646                         uint16_t mailbox0;
 647                         uint16_t mailbox1;
 648                         uint16_t mailbox2;
 649                         uint16_t mailbox3;
 650                         uint16_t mailbox4;
 651                         uint16_t mailbox5;
 652                         uint16_t mailbox6;
 653                         uint16_t mailbox7;
 654                         uint16_t mailbox8;
 655                         uint16_t mailbox9;
 656                         uint16_t mailbox10;
 657                         uint16_t mailbox11;
 658                         uint16_t mailbox12;
 659                         uint16_t mailbox13;
 660                         uint16_t mailbox14;
 661                         uint16_t mailbox15;
 662                         uint16_t mailbox16;
 663                         uint16_t mailbox17;
 664                         uint16_t mailbox18;
 665                         uint16_t mailbox19;
 666                         uint16_t mailbox20;
 667                         uint16_t mailbox21;
 668                         uint16_t mailbox22;
 669                         uint16_t mailbox23;
 670                         uint16_t mailbox24;
 671                         uint16_t mailbox25;
 672                         uint16_t mailbox26;
 673                         uint16_t mailbox27;
 674                         uint16_t mailbox28;
 675                         uint16_t mailbox29;
 676                         uint16_t mailbox30;
 677                         uint16_t mailbox31;
 678                         uint16_t fb_cmd;
 679                         uint16_t unused_4[10];  /* Gap */
 680                 } __attribute__((packed)) isp2300;
 681         } u;
 682
 683         uint16_t fpm_diag_config;
 684         uint16_t unused_5[0x4];         /* Gap */
 685         uint16_t risc_hw;
 686         uint16_t unused_5_1;            /* Gap */
 687         uint16_t pcr;                   /* Processor Control Register. */
 688         uint16_t unused_6[0x5];         /* Gap */
 689         uint16_t mctr;                  /* Memory Configuration and Timing. */
 690         uint16_t unused_7[0x3];         /* Gap */
 691         uint16_t fb_cmd_2100;           /* Unused on 23XX */
 692         uint16_t unused_8[0x3];         /* Gap */
 693         uint16_t hccr;                  /* Host command & control register. */
 694 #define HCCR_HOST_INT           BIT_7   /* Host interrupt bit */
 695 #define HCCR_RISC_PAUSE         BIT_5   /* Pause mode bit */
 696                                         /* HCCR commands */
 697 #define HCCR_RESET_RISC         0x1000  /* Reset RISC */
 698 #define HCCR_PAUSE_RISC         0x2000  /* Pause RISC */
 699 #define HCCR_RELEASE_RISC       0x3000  /* Release RISC from reset. */
 700 #define HCCR_SET_HOST_INT       0x5000  /* Set host interrupt */
 701 #define HCCR_CLR_HOST_INT       0x6000  /* Clear HOST interrupt */
 702 #define HCCR_CLR_RISC_INT       0x7000  /* Clear RISC interrupt */
 703 #define HCCR_DISABLE_PARITY_PAUSE 0x4001 /* Disable parity error RISC pause. */
 704 #define HCCR_ENABLE_PARITY      0xA000  /* Enable PARITY interrupt */
 705
 706         uint16_t unused_9[5];           /* Gap */
 707         uint16_t gpiod;                 /* GPIO Data register. */
 708         uint16_t gpioe;                 /* GPIO Enable register. */
 709 #define GPIO_LED_MASK                   0x00C0
 710 #define GPIO_LED_GREEN_OFF_AMBER_OFF    0x0000
 711 #define GPIO_LED_GREEN_ON_AMBER_OFF     0x0040
 712 #define GPIO_LED_GREEN_OFF_AMBER_ON     0x0080
 713 #define GPIO_LED_GREEN_ON_AMBER_ON      0x00C0
 714 #define GPIO_LED_ALL_OFF                0x0000
 715 #define GPIO_LED_RED_ON_OTHER_OFF       0x0001  /* isp2322 */
 716 #define GPIO_LED_RGA_ON                 0x00C1  /* isp2322: red green amber */
 717
 718         union {
 719                 struct {
 720                         uint16_t unused_10[8];  /* Gap */
 721                         uint16_t mailbox8;
 722                         uint16_t mailbox9;
 723                         uint16_t mailbox10;
 724                         uint16_t mailbox11;
 725                         uint16_t mailbox12;
 726                         uint16_t mailbox13;
 727                         uint16_t mailbox14;
 728                         uint16_t mailbox15;
 729                         uint16_t mailbox16;
 730                         uint16_t mailbox17;
 731                         uint16_t mailbox18;
 732                         uint16_t mailbox19;
 733                         uint16_t mailbox20;
 734                         uint16_t mailbox21;
 735                         uint16_t mailbox22;
 736                         uint16_t mailbox23;     /* Also probe reg. */
 737                 } __attribute__((packed)) isp2200;
 738         } u_end;
 739 };
 740
 741 struct device_reg_25xxmq {
 742         uint32_t req_q_in;
 743         uint32_t req_q_out;
 744         uint32_t rsp_q_in;
 745         uint32_t rsp_q_out;
 746         uint32_t atio_q_in;
 747         uint32_t atio_q_out;
 748 };
 749
 750
 751 struct device_reg_fx00 {
 752         uint32_t mailbox0;              /* 00 */
 753         uint32_t mailbox1;              /* 04 */
 754         uint32_t mailbox2;              /* 08 */
 755         uint32_t mailbox3;              /* 0C */
 756         uint32_t mailbox4;              /* 10 */
 757         uint32_t mailbox5;              /* 14 */
 758         uint32_t mailbox6;              /* 18 */
 759         uint32_t mailbox7;              /* 1C */
 760         uint32_t mailbox8;              /* 20 */
 761         uint32_t mailbox9;              /* 24 */
 762         uint32_t mailbox10;             /* 28 */
 763         uint32_t mailbox11;
 764         uint32_t mailbox12;
 765         uint32_t mailbox13;
 766         uint32_t mailbox14;
 767         uint32_t mailbox15;
 768         uint32_t mailbox16;
 769         uint32_t mailbox17;
 770         uint32_t mailbox18;
 771         uint32_t mailbox19;
 772         uint32_t mailbox20;
 773         uint32_t mailbox21;
 774         uint32_t mailbox22;
 775         uint32_t mailbox23;
 776         uint32_t mailbox24;
 777         uint32_t mailbox25;
 778         uint32_t mailbox26;
 779         uint32_t mailbox27;
 780         uint32_t mailbox28;
 781         uint32_t mailbox29;
 782         uint32_t mailbox30;
 783         uint32_t mailbox31;
 784         uint32_t aenmailbox0;
 785         uint32_t aenmailbox1;
 786         uint32_t aenmailbox2;
 787         uint32_t aenmailbox3;
 788         uint32_t aenmailbox4;
 789         uint32_t aenmailbox5;
 790         uint32_t aenmailbox6;
 791         uint32_t aenmailbox7;
 792         /* Request Queue. */
 793         uint32_t req_q_in;              /* A0 - Request Queue In-Pointer */
 794         uint32_t req_q_out;             /* A4 - Request Queue Out-Pointer */
 795         /* Response Queue. */
 796         uint32_t rsp_q_in;              /* A8 - Response Queue In-Pointer */
 797         uint32_t rsp_q_out;             /* AC - Response Queue Out-Pointer */
 798         /* Init values shadowed on FW Up Event */
 799         uint32_t initval0;              /* B0 */
 800         uint32_t initval1;              /* B4 */
 801         uint32_t initval2;              /* B8 */
 802         uint32_t initval3;              /* BC */
 803         uint32_t initval4;              /* C0 */
 804         uint32_t initval5;              /* C4 */
 805         uint32_t initval6;              /* C8 */
 806         uint32_t initval7;              /* CC */
 807         uint32_t fwheartbeat;           /* D0 */
 808         uint32_t pseudoaen;             /* D4 */
 809 };
 810
 811
 812
 813 typedef union {
 814                 struct device_reg_2xxx isp;
 815                 struct device_reg_24xx isp24;
 816                 struct device_reg_25xxmq isp25mq;
 817                 struct device_reg_82xx isp82;
 818                 struct device_reg_fx00 ispfx00;
 819 } __iomem device_reg_t;
 820
 821 #define ISP_REQ_Q_IN(ha, reg) \
 822         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 823          &(reg)->u.isp2100.mailbox4 : \
 824          &(reg)->u.isp2300.req_q_in)
 825 #define ISP_REQ_Q_OUT(ha, reg) \
 826         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 827          &(reg)->u.isp2100.mailbox4 : \
 828          &(reg)->u.isp2300.req_q_out)
 829 #define ISP_RSP_Q_IN(ha, reg) \
 830         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 831          &(reg)->u.isp2100.mailbox5 : \
 832          &(reg)->u.isp2300.rsp_q_in)
 833 #define ISP_RSP_Q_OUT(ha, reg) \
 834         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 835          &(reg)->u.isp2100.mailbox5 : \
 836          &(reg)->u.isp2300.rsp_q_out)
 837
 838 #define ISP_ATIO_Q_IN(vha) (vha->hw->tgt.atio_q_in)
 839 #define ISP_ATIO_Q_OUT(vha) (vha->hw->tgt.atio_q_out)
 840
 841 #define MAILBOX_REG(ha, reg, num) \
 842         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 843          (num < 8 ? \
 844           &(reg)->u.isp2100.mailbox0 + (num) : \
 845           &(reg)->u_end.isp2200.mailbox8 + (num) - 8) : \
 846          &(reg)->u.isp2300.mailbox0 + (num))
 847 #define RD_MAILBOX_REG(ha, reg, num) \
 848         RD_REG_WORD(MAILBOX_REG(ha, reg, num))
 849 #define WRT_MAILBOX_REG(ha, reg, num, data) \
 850         WRT_REG_WORD(MAILBOX_REG(ha, reg, num), data)
 851
 852 #define FB_CMD_REG(ha, reg) \
 853         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 854          &(reg)->fb_cmd_2100 : \
 855          &(reg)->u.isp2300.fb_cmd)
 856 #define RD_FB_CMD_REG(ha, reg) \
 857         RD_REG_WORD(FB_CMD_REG(ha, reg))
 858 #define WRT_FB_CMD_REG(ha, reg, data) \
 859         WRT_REG_WORD(FB_CMD_REG(ha, reg), data)
 860
 861 typedef struct {
 862         uint32_t        out_mb;         /* outbound from driver */
 863         uint32_t        in_mb;                  /* Incoming from RISC */
 864         uint16_t        mb[MAILBOX_REGISTER_COUNT];
 865         long            buf_size;
 866         void            *bufp;
 867         uint32_t        tov;
 868         uint8_t         flags;
 869 #define MBX_DMA_IN      BIT_0
 870 #define MBX_DMA_OUT     BIT_1
 871 #define IOCTL_CMD       BIT_2
 872 } mbx_cmd_t;
 873
 874 struct mbx_cmd_32 {
 875         uint32_t        out_mb;         /* outbound from driver */
 876         uint32_t        in_mb;                  /* Incoming from RISC */
 877         uint32_t        mb[MAILBOX_REGISTER_COUNT];
 878         long            buf_size;
 879         void            *bufp;
 880         uint32_t        tov;
 881         uint8_t         flags;
 882 #define MBX_DMA_IN      BIT_0
 883 #define MBX_DMA_OUT     BIT_1
 884 #define IOCTL_CMD       BIT_2
 885 };
 886
 887
 888 #define MBX_TOV_SECONDS 30
 889
 890 /*
 891  *  ISP product identification definitions in mailboxes after reset.
 892  */
 893 #define PROD_ID_1               0x4953
 894 #define PROD_ID_2               0x0000
 895 #define PROD_ID_2a              0x5020
 896 #define PROD_ID_3               0x2020
 897
 898 /*
 899  * ISP mailbox Self-Test status codes
 900  */
 901 #define MBS_FRM_ALIVE           0       /* Firmware Alive. */
 902 #define MBS_CHKSUM_ERR          1       /* Checksum Error. */
 903 #define MBS_BUSY                4       /* Busy. */
 904
 905 /*
 906  * ISP mailbox command complete status codes
 907  */
 908 #define MBS_COMMAND_COMPLETE            0x4000
 909 #define MBS_INVALID_COMMAND             0x4001
 910 #define MBS_HOST_INTERFACE_ERROR        0x4002
 911 #define MBS_TEST_FAILED                 0x4003
 912 #define MBS_COMMAND_ERROR               0x4005
 913 #define MBS_COMMAND_PARAMETER_ERROR     0x4006
 914 #define MBS_PORT_ID_USED                0x4007
 915 #define MBS_LOOP_ID_USED                0x4008
 916 #define MBS_ALL_IDS_IN_USE              0x4009
 917 #define MBS_NOT_LOGGED_IN               0x400A
 918 #define MBS_LINK_DOWN_ERROR             0x400B
 919 #define MBS_DIAG_ECHO_TEST_ERROR        0x400C
 920
 921 /*
 922  * ISP mailbox asynchronous event status codes
 923  */
 924 #define MBA_ASYNC_EVENT         0x8000  /* Asynchronous event. */
 925 #define MBA_RESET               0x8001  /* Reset Detected. */
 926 #define MBA_SYSTEM_ERR          0x8002  /* System Error. */
 927 #define MBA_REQ_TRANSFER_ERR    0x8003  /* Request Transfer Error. */
 928 #define MBA_RSP_TRANSFER_ERR    0x8004  /* Response Transfer Error. */
 929 #define MBA_WAKEUP_THRES        0x8005  /* Request Queue Wake-up. */
 930 #define MBA_LIP_OCCURRED        0x8010  /* Loop Initialization Procedure */
 931                                         /* occurred. */
 932 #define MBA_LOOP_UP             0x8011  /* FC Loop UP. */
 933 #define MBA_LOOP_DOWN           0x8012  /* FC Loop Down. */
 934 #define MBA_LIP_RESET           0x8013  /* LIP reset occurred. */
 935 #define MBA_PORT_UPDATE         0x8014  /* Port Database update. */
 936 #define MBA_RSCN_UPDATE         0x8015  /* Register State Chg Notification. */
 937 #define MBA_LIP_F8              0x8016  /* Received a LIP F8. */
 938 #define MBA_LOOP_INIT_ERR       0x8017  /* Loop Initialization Error. */
 939 #define MBA_FABRIC_AUTH_REQ     0x801b  /* Fabric Authentication Required. */
 940 #define MBA_SCSI_COMPLETION     0x8020  /* SCSI Command Complete. */
 941 #define MBA_CTIO_COMPLETION     0x8021  /* CTIO Complete. */
 942 #define MBA_IP_COMPLETION       0x8022  /* IP Transmit Command Complete. */
 943 #define MBA_IP_RECEIVE          0x8023  /* IP Received. */
 944 #define MBA_IP_BROADCAST        0x8024  /* IP Broadcast Received. */
 945 #define MBA_IP_LOW_WATER_MARK   0x8025  /* IP Low Water Mark reached. */
 946 #define MBA_IP_RCV_BUFFER_EMPTY 0x8026  /* IP receive buffer queue empty. */
 947 #define MBA_IP_HDR_DATA_SPLIT   0x8027  /* IP header/data splitting feature */
 948                                         /* used. */
 949 #define MBA_TRACE_NOTIFICATION  0x8028  /* Trace/Diagnostic notification. */
 950 #define MBA_POINT_TO_POINT      0x8030  /* Point to point mode. */
 951 #define MBA_CMPLT_1_16BIT       0x8031  /* Completion 1 16bit IOSB. */
 952 #define MBA_CMPLT_2_16BIT       0x8032  /* Completion 2 16bit IOSB. */
 953 #define MBA_CMPLT_3_16BIT       0x8033  /* Completion 3 16bit IOSB. */
 954 #define MBA_CMPLT_4_16BIT       0x8034  /* Completion 4 16bit IOSB. */
 955 #define MBA_CMPLT_5_16BIT       0x8035  /* Completion 5 16bit IOSB. */
 956 #define MBA_CHG_IN_CONNECTION   0x8036  /* Change in connection mode. */
 957 #define MBA_RIO_RESPONSE        0x8040  /* RIO response queue update. */
 958 #define MBA_ZIO_RESPONSE        0x8040  /* ZIO response queue update. */
 959 #define MBA_CMPLT_2_32BIT       0x8042  /* Completion 2 32bit IOSB. */
 960 #define MBA_BYPASS_NOTIFICATION 0x8043  /* Auto bypass notification. */
 961 #define MBA_DISCARD_RND_FRAME   0x8048  /* discard RND frame due to error. */
 962 #define MBA_REJECTED_FCP_CMD    0x8049  /* rejected FCP_CMD. */
 963 #define MBA_FW_NOT_STARTED      0x8050  /* Firmware not started */
 964 #define MBA_FW_STARTING         0x8051  /* Firmware starting */
 965 #define MBA_FW_RESTART_CMPLT    0x8060  /* Firmware restart complete */
 966 #define MBA_INIT_REQUIRED       0x8061  /* Initialization required */
 967 #define MBA_SHUTDOWN_REQUESTED  0x8062  /* Shutdown Requested */
 968 #define MBA_TEMPERATURE_ALERT   0x8070  /* Temperature Alert */
 969 #define MBA_DPORT_DIAGNOSTICS   0x8080  /* D-port Diagnostics */
 970 #define MBA_TRANS_INSERT        0x8130  /* Transceiver Insertion */
 971 #define MBA_FW_INIT_FAILURE     0x8401  /* Firmware initialization failure */
 972 #define MBA_MIRROR_LUN_CHANGE   0x8402  /* Mirror LUN State Change
 973                                            Notification */
 974 #define MBA_FW_POLL_STATE       0x8600  /* Firmware in poll diagnostic state */
 975 #define MBA_FW_RESET_FCT        0x8502  /* Firmware reset factory defaults */
 976 #define MBA_FW_INIT_INPROGRESS  0x8500  /* Firmware boot in progress */
 977 /* 83XX FCoE specific */
 978 #define MBA_IDC_AEN             0x8200  /* FCoE: NIC Core state change AEN */
 979
 980 /* Interrupt type codes */
 981 #define INTR_ROM_MB_SUCCESS             0x1
 982 #define INTR_ROM_MB_FAILED              0x2
 983 #define INTR_MB_SUCCESS                 0x10
 984 #define INTR_MB_FAILED                  0x11
 985 #define INTR_ASYNC_EVENT                0x12
 986 #define INTR_RSP_QUE_UPDATE             0x13
 987 #define INTR_RSP_QUE_UPDATE_83XX        0x14
 988 #define INTR_ATIO_QUE_UPDATE            0x1C
 989 #define INTR_ATIO_RSP_QUE_UPDATE        0x1D
 990 #define INTR_ATIO_QUE_UPDATE_27XX       0x1E
 991
 992 /* ISP mailbox loopback echo diagnostic error code */
 993 #define MBS_LB_RESET    0x17
 994 /*
 995  * Firmware options 1, 2, 3.
 996  */
 997 #define FO1_AE_ON_LIPF8                 BIT_0
 998 #define FO1_AE_ALL_LIP_RESET            BIT_1
 999 #define FO1_CTIO_RETRY                  BIT_3
1000 #define FO1_DISABLE_LIP_F7_SW           BIT_4
1001 #define FO1_DISABLE_100MS_LOS_WAIT      BIT_5
1002 #define FO1_DISABLE_GPIO6_7             BIT_6   /* LED bits */
1003 #define FO1_AE_ON_LOOP_INIT_ERR         BIT_7
1004 #define FO1_SET_EMPHASIS_SWING          BIT_8
1005 #define FO1_AE_AUTO_BYPASS              BIT_9
1006 #define FO1_ENABLE_PURE_IOCB            BIT_10
1007 #define FO1_AE_PLOGI_RJT                BIT_11
1008 #define FO1_ENABLE_ABORT_SEQUENCE       BIT_12
1009 #define FO1_AE_QUEUE_FULL               BIT_13
1010
1011 #define FO2_ENABLE_ATIO_TYPE_3          BIT_0
1012 #define FO2_REV_LOOPBACK                BIT_1
1013
1014 #define FO3_ENABLE_EMERG_IOCB           BIT_0
1015 #define FO3_AE_RND_ERROR                BIT_1
1016
1017 /* 24XX additional firmware options */
1018 #define ADD_FO_COUNT                    3
1019 #define ADD_FO1_DISABLE_GPIO_LED_CTRL   BIT_6   /* LED bits */
1020 #define ADD_FO1_ENABLE_PUREX_IOCB       BIT_10
1021
1022 #define ADD_FO2_ENABLE_SEL_CLS2         BIT_5
1023
1024 #define ADD_FO3_NO_ABT_ON_LINK_DOWN     BIT_14
1025
1026 /*
1027  * ISP mailbox commands
1028  */
1029 #define MBC_LOAD_RAM                    1       /* Load RAM. */
1030 #define MBC_EXECUTE_FIRMWARE            2       /* Execute firmware. */
1031 #define MBC_READ_RAM_WORD               5       /* Read RAM word. */
1032 #define MBC_MAILBOX_REGISTER_TEST       6       /* Wrap incoming mailboxes */
1033 #define MBC_VERIFY_CHECKSUM             7       /* Verify checksum. */
1034 #define MBC_GET_FIRMWARE_VERSION        8       /* Get firmware revision. */
1035 #define MBC_LOAD_RISC_RAM               9       /* Load RAM command. */
1036 #define MBC_DUMP_RISC_RAM               0xa     /* Dump RAM command. */
1037 #define MBC_SECURE_FLASH_UPDATE         0xa     /* Secure Flash Update(28xx) */
1038 #define MBC_LOAD_RISC_RAM_EXTENDED      0xb     /* Load RAM extended. */
1039 #define MBC_DUMP_RISC_RAM_EXTENDED      0xc     /* Dump RAM extended. */
1040 #define MBC_WRITE_RAM_WORD_EXTENDED     0xd     /* Write RAM word extended */
1041 #define MBC_READ_RAM_EXTENDED           0xf     /* Read RAM extended. */
1042 #define MBC_IOCB_COMMAND                0x12    /* Execute IOCB command. */
1043 #define MBC_STOP_FIRMWARE               0x14    /* Stop firmware. */
1044 #define MBC_ABORT_COMMAND               0x15    /* Abort IOCB command. */
1045 #define MBC_ABORT_DEVICE                0x16    /* Abort device (ID/LUN). */
1046 #define MBC_ABORT_TARGET                0x17    /* Abort target (ID). */
1047 #define MBC_RESET                       0x18    /* Reset. */
1048 #define MBC_GET_ADAPTER_LOOP_ID         0x20    /* Get loop id of ISP2200. */
1049 #define MBC_GET_SET_ZIO_THRESHOLD       0x21    /* Get/SET ZIO THRESHOLD. */
1050 #define MBC_GET_RETRY_COUNT             0x22    /* Get f/w retry cnt/delay. */
1051 #define MBC_DISABLE_VI                  0x24    /* Disable VI operation. */
1052 #define MBC_ENABLE_VI                   0x25    /* Enable VI operation. */
1053 #define MBC_GET_FIRMWARE_OPTION         0x28    /* Get Firmware Options. */
1054 #define MBC_GET_MEM_OFFLOAD_CNTRL_STAT  0x34    /* Memory Offload ctrl/Stat*/
1055 #define MBC_SET_FIRMWARE_OPTION         0x38    /* Set Firmware Options. */
1056 #define MBC_LOOP_PORT_BYPASS            0x40    /* Loop Port Bypass. */
1057 #define MBC_LOOP_PORT_ENABLE            0x41    /* Loop Port Enable. */
1058 #define MBC_GET_RESOURCE_COUNTS         0x42    /* Get Resource Counts. */
1059 #define MBC_NON_PARTICIPATE             0x43    /* Non-Participating Mode. */
1060 #define MBC_DIAGNOSTIC_ECHO             0x44    /* Diagnostic echo. */
1061 #define MBC_DIAGNOSTIC_LOOP_BACK        0x45    /* Diagnostic loop back. */
1062 #define MBC_ONLINE_SELF_TEST            0x46    /* Online self-test. */
1063 #define MBC_ENHANCED_GET_PORT_DATABASE  0x47    /* Get port database + login */
1064 #define MBC_CONFIGURE_VF                0x4b    /* Configure VFs */
1065 #define MBC_RESET_LINK_STATUS           0x52    /* Reset Link Error Status */
1066 #define MBC_IOCB_COMMAND_A64            0x54    /* Execute IOCB command (64) */
1067 #define MBC_PORT_LOGOUT                 0x56    /* Port Logout request */
1068 #define MBC_SEND_RNID_ELS               0x57    /* Send RNID ELS request */
1069 #define MBC_SET_RNID_PARAMS             0x59    /* Set RNID parameters */
1070 #define MBC_GET_RNID_PARAMS             0x5a    /* Get RNID parameters */
1071 #define MBC_DATA_RATE                   0x5d    /* Data Rate */
1072 #define MBC_INITIALIZE_FIRMWARE         0x60    /* Initialize firmware */
1073 #define MBC_INITIATE_LIP                0x62    /* Initiate Loop */
1074                                                 /* Initialization Procedure */
1075 #define MBC_GET_FC_AL_POSITION_MAP      0x63    /* Get FC_AL Position Map. */
1076 #define MBC_GET_PORT_DATABASE           0x64    /* Get Port Database. */
1077 #define MBC_CLEAR_ACA                   0x65    /* Clear ACA. */
1078 #define MBC_TARGET_RESET                0x66    /* Target Reset. */
1079 #define MBC_CLEAR_TASK_SET              0x67    /* Clear Task Set. */
1080 #define MBC_ABORT_TASK_SET              0x68    /* Abort Task Set. */
1081 #define MBC_GET_FIRMWARE_STATE          0x69    /* Get firmware state. */
1082 #define MBC_GET_PORT_NAME               0x6a    /* Get port name. */
1083 #define MBC_GET_LINK_STATUS             0x6b    /* Get port link status. */
1084 #define MBC_LIP_RESET                   0x6c    /* LIP reset. */
1085 #define MBC_SEND_SNS_COMMAND            0x6e    /* Send Simple Name Server */
1086                                                 /* commandd. */
1087 #define MBC_LOGIN_FABRIC_PORT           0x6f    /* Login fabric port. */
1088 #define MBC_SEND_CHANGE_REQUEST         0x70    /* Send Change Request. */
1089 #define MBC_LOGOUT_FABRIC_PORT          0x71    /* Logout fabric port. */
1090 #define MBC_LIP_FULL_LOGIN              0x72    /* Full login LIP. */
1091 #define MBC_LOGIN_LOOP_PORT             0x74    /* Login Loop Port. */
1092 #define MBC_PORT_NODE_NAME_LIST         0x75    /* Get port/node name list. */
1093 #define MBC_INITIALIZE_RECEIVE_QUEUE    0x77    /* Initialize receive queue */
1094 #define MBC_UNLOAD_IP                   0x79    /* Shutdown IP */
1095 #define MBC_GET_ID_LIST                 0x7C    /* Get Port ID list. */
1096 #define MBC_SEND_LFA_COMMAND            0x7D    /* Send Loop Fabric Address */
1097 #define MBC_LUN_RESET                   0x7E    /* Send LUN reset */
1098
1099 /*
1100  * all the Mt. Rainier mailbox command codes that clash with FC/FCoE ones
1101  * should be defined with MBC_MR_*
1102  */
1103 #define MBC_MR_DRV_SHUTDOWN             0x6A
1104
1105 /*
1106  * ISP24xx mailbox commands
1107  */
1108 #define MBC_WRITE_SERDES                0x3     /* Write serdes word. */
1109 #define MBC_READ_SERDES                 0x4     /* Read serdes word. */
1110 #define MBC_LOAD_DUMP_MPI_RAM           0x5     /* Load/Dump MPI RAM. */
1111 #define MBC_SERDES_PARAMS               0x10    /* Serdes Tx Parameters. */
1112 #define MBC_GET_IOCB_STATUS             0x12    /* Get IOCB status command. */
1113 #define MBC_PORT_PARAMS                 0x1A    /* Port iDMA Parameters. */
1114 #define MBC_GET_TIMEOUT_PARAMS          0x22    /* Get FW timeouts. */
1115 #define MBC_TRACE_CONTROL               0x27    /* Trace control command. */
1116 #define MBC_GEN_SYSTEM_ERROR            0x2a    /* Generate System Error. */
1117 #define MBC_WRITE_SFP                   0x30    /* Write SFP Data. */
1118 #define MBC_READ_SFP                    0x31    /* Read SFP Data. */
1119 #define MBC_SET_TIMEOUT_PARAMS          0x32    /* Set FW timeouts. */
1120 #define MBC_DPORT_DIAGNOSTICS           0x47    /* D-Port Diagnostics */
1121 #define MBC_MID_INITIALIZE_FIRMWARE     0x48    /* MID Initialize firmware. */
1122 #define MBC_MID_GET_VP_DATABASE         0x49    /* MID Get VP Database. */
1123 #define MBC_MID_GET_VP_ENTRY            0x4a    /* MID Get VP Entry. */
1124 #define MBC_HOST_MEMORY_COPY            0x53    /* Host Memory Copy. */
1125 #define MBC_SEND_RNFT_ELS               0x5e    /* Send RNFT ELS request */
1126 #define MBC_GET_LINK_PRIV_STATS         0x6d    /* Get link & private data. */
1127 #define MBC_LINK_INITIALIZATION         0x72    /* Do link initialization. */
1128 #define MBC_SET_VENDOR_ID               0x76    /* Set Vendor ID. */
1129 #define MBC_PORT_RESET                  0x120   /* Port Reset */
1130 #define MBC_SET_PORT_CONFIG             0x122   /* Set port configuration */
1131 #define MBC_GET_PORT_CONFIG             0x123   /* Get port configuration */
1132
1133 /*
1134  * ISP81xx mailbox commands
1135  */
1136 #define MBC_WRITE_MPI_REGISTER          0x01    /* Write MPI Register. */
1137
1138 /*
1139  * ISP8044 mailbox commands
1140  */
1141 #define MBC_SET_GET_ETH_SERDES_REG      0x150
1142 #define HCS_WRITE_SERDES                0x3
1143 #define HCS_READ_SERDES                 0x4
1144
1145 /* Firmware return data sizes */
1146 #define FCAL_MAP_SIZE   128
1147
1148 /* Mailbox bit definitions for out_mb and in_mb */
1149 #define MBX_31          BIT_31
1150 #define MBX_30          BIT_30
1151 #define MBX_29          BIT_29
1152 #define MBX_28          BIT_28
1153 #define MBX_27          BIT_27
1154 #define MBX_26          BIT_26
1155 #define MBX_25          BIT_25
1156 #define MBX_24          BIT_24
1157 #define MBX_23          BIT_23
1158 #define MBX_22          BIT_22
1159 #define MBX_21          BIT_21
1160 #define MBX_20          BIT_20
1161 #define MBX_19          BIT_19
1162 #define MBX_18          BIT_18
1163 #define MBX_17          BIT_17
1164 #define MBX_16          BIT_16
1165 #define MBX_15          BIT_15
1166 #define MBX_14          BIT_14
1167 #define MBX_13          BIT_13
1168 #define MBX_12          BIT_12
1169 #define MBX_11          BIT_11
1170 #define MBX_10          BIT_10
1171 #define MBX_9           BIT_9
1172 #define MBX_8           BIT_8
1173 #define MBX_7           BIT_7
1174 #define MBX_6           BIT_6
1175 #define MBX_5           BIT_5
1176 #define MBX_4           BIT_4
1177 #define MBX_3           BIT_3
1178 #define MBX_2           BIT_2
1179 #define MBX_1           BIT_1
1180 #define MBX_0           BIT_0
1181
1182 #define RNID_TYPE_PORT_LOGIN    0x7
1183 #define RNID_TYPE_SET_VERSION   0x9
1184 #define RNID_TYPE_ASIC_TEMP     0xC
1185
1186 /*
1187  * Firmware state codes from get firmware state mailbox command
1188  */
1189 #define FSTATE_CONFIG_WAIT      0
1190 #define FSTATE_WAIT_AL_PA       1
1191 #define FSTATE_WAIT_LOGIN       2
1192 #define FSTATE_READY            3
1193 #define FSTATE_LOSS_OF_SYNC     4
1194 #define FSTATE_ERROR            5
1195 #define FSTATE_REINIT           6
1196 #define FSTATE_NON_PART         7
1197
1198 #define FSTATE_CONFIG_CORRECT      0
1199 #define FSTATE_P2P_RCV_LIP         1
1200 #define FSTATE_P2P_CHOOSE_LOOP     2
1201 #define FSTATE_P2P_RCV_UNIDEN_LIP  3
1202 #define FSTATE_FATAL_ERROR         4
1203 #define FSTATE_LOOP_BACK_CONN      5
1204
1205 #define QLA27XX_IMG_STATUS_VER_MAJOR   0x01
1206 #define QLA27XX_IMG_STATUS_VER_MINOR    0x00
1207 #define QLA27XX_IMG_STATUS_SIGN   0xFACEFADE
1208 #define QLA28XX_IMG_STATUS_SIGN    0xFACEFADF
1209 #define QLA28XX_IMG_STATUS_SIGN         0xFACEFADF
1210 #define QLA28XX_AUX_IMG_STATUS_SIGN     0xFACEFAED
1211 #define QLA27XX_DEFAULT_IMAGE           0
1212 #define QLA27XX_PRIMARY_IMAGE  1
1213 #define QLA27XX_SECONDARY_IMAGE    2
1214
1215 /*
1216  * Port Database structure definition
1217  * Little endian except where noted.
1218  */
1219 #define PORT_DATABASE_SIZE      128     /* bytes */
1220 typedef struct {
1221         uint8_t options;
1222         uint8_t control;
1223         uint8_t master_state;
1224         uint8_t slave_state;
1225         uint8_t reserved[2];
1226         uint8_t hard_address;
1227         uint8_t reserved_1;
1228         uint8_t port_id[4];
1229         uint8_t node_name[WWN_SIZE];
1230         uint8_t port_name[WWN_SIZE];
1231         uint16_t execution_throttle;
1232         uint16_t execution_count;
1233         uint8_t reset_count;
1234         uint8_t reserved_2;
1235         uint16_t resource_allocation;
1236         uint16_t current_allocation;
1237         uint16_t queue_head;
1238         uint16_t queue_tail;
1239         uint16_t transmit_execution_list_next;
1240         uint16_t transmit_execution_list_previous;
1241         uint16_t common_features;
1242         uint16_t total_concurrent_sequences;
1243         uint16_t RO_by_information_category;
1244         uint8_t recipient;
1245         uint8_t initiator;
1246         uint16_t receive_data_size;
1247         uint16_t concurrent_sequences;
1248         uint16_t open_sequences_per_exchange;
1249         uint16_t lun_abort_flags;
1250         uint16_t lun_stop_flags;
1251         uint16_t stop_queue_head;
1252         uint16_t stop_queue_tail;
1253         uint16_t port_retry_timer;
1254         uint16_t next_sequence_id;
1255         uint16_t frame_count;
1256         uint16_t PRLI_payload_length;
1257         uint8_t prli_svc_param_word_0[2];       /* Big endian */
1258                                                 /* Bits 15-0 of word 0 */
1259         uint8_t prli_svc_param_word_3[2];       /* Big endian */
1260                                                 /* Bits 15-0 of word 3 */
1261         uint16_t loop_id;
1262         uint16_t extended_lun_info_list_pointer;
1263         uint16_t extended_lun_stop_list_pointer;
1264 } port_database_t;
1265
1266 /*
1267  * Port database slave/master states
1268  */
1269 #define PD_STATE_DISCOVERY                      0
1270 #define PD_STATE_WAIT_DISCOVERY_ACK             1
1271 #define PD_STATE_PORT_LOGIN                     2
1272 #define PD_STATE_WAIT_PORT_LOGIN_ACK            3
1273 #define PD_STATE_PROCESS_LOGIN                  4
1274 #define PD_STATE_WAIT_PROCESS_LOGIN_ACK         5
1275 #define PD_STATE_PORT_LOGGED_IN                 6
1276 #define PD_STATE_PORT_UNAVAILABLE               7
1277 #define PD_STATE_PROCESS_LOGOUT                 8
1278 #define PD_STATE_WAIT_PROCESS_LOGOUT_ACK        9
1279 #define PD_STATE_PORT_LOGOUT                    10
1280 #define PD_STATE_WAIT_PORT_LOGOUT_ACK           11
1281
1282
1283 #define QLA_ZIO_MODE_6          (BIT_2 | BIT_1)
1284 #define QLA_ZIO_DISABLED        0
1285 #define QLA_ZIO_DEFAULT_TIMER   2
1286
1287 /*
1288  * ISP Initialization Control Block.
1289  * Little endian except where noted.
1290  */
1291 #define ICB_VERSION 1
1292 typedef struct {
1293         uint8_t  version;
1294         uint8_t  reserved_1;
1295
1296         /*
1297          * LSB BIT 0  = Enable Hard Loop Id
1298          * LSB BIT 1  = Enable Fairness
1299          * LSB BIT 2  = Enable Full-Duplex
1300          * LSB BIT 3  = Enable Fast Posting
1301          * LSB BIT 4  = Enable Target Mode
1302          * LSB BIT 5  = Disable Initiator Mode
1303          * LSB BIT 6  = Enable ADISC
1304          * LSB BIT 7  = Enable Target Inquiry Data
1305          *
1306          * MSB BIT 0  = Enable PDBC Notify
1307          * MSB BIT 1  = Non Participating LIP
1308          * MSB BIT 2  = Descending Loop ID Search
1309          * MSB BIT 3  = Acquire Loop ID in LIPA
1310          * MSB BIT 4  = Stop PortQ on Full Status
1311          * MSB BIT 5  = Full Login after LIP
1312          * MSB BIT 6  = Node Name Option
1313          * MSB BIT 7  = Ext IFWCB enable bit
1314          */
1315         uint8_t  firmware_options[2];
1316
1317         uint16_t frame_payload_size;
1318         uint16_t max_iocb_allocation;
1319         uint16_t execution_throttle;
1320         uint8_t  retry_count;
1321         uint8_t  retry_delay;                   /* unused */
1322         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
1323         uint16_t hard_address;
1324         uint8_t  inquiry_data;
1325         uint8_t  login_timeout;
1326         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
1327
1328         uint16_t request_q_outpointer;
1329         uint16_t response_q_inpointer;
1330         uint16_t request_q_length;
1331         uint16_t response_q_length;
1332         uint32_t request_q_address[2];
1333         uint32_t response_q_address[2];
1334
1335         uint16_t lun_enables;
1336         uint8_t  command_resource_count;
1337         uint8_t  immediate_notify_resource_count;
1338         uint16_t timeout;
1339         uint8_t  reserved_2[2];
1340
1341         /*
1342          * LSB BIT 0 = Timer Operation mode bit 0
1343          * LSB BIT 1 = Timer Operation mode bit 1
1344          * LSB BIT 2 = Timer Operation mode bit 2
1345          * LSB BIT 3 = Timer Operation mode bit 3
1346          * LSB BIT 4 = Init Config Mode bit 0
1347          * LSB BIT 5 = Init Config Mode bit 1
1348          * LSB BIT 6 = Init Config Mode bit 2
1349          * LSB BIT 7 = Enable Non part on LIHA failure
1350          *
1351          * MSB BIT 0 = Enable class 2
1352          * MSB BIT 1 = Enable ACK0
1353          * MSB BIT 2 =
1354          * MSB BIT 3 =
1355          * MSB BIT 4 = FC Tape Enable
1356          * MSB BIT 5 = Enable FC Confirm
1357          * MSB BIT 6 = Enable command queuing in target mode
1358          * MSB BIT 7 = No Logo On Link Down
1359          */
1360         uint8_t  add_firmware_options[2];
1361
1362         uint8_t  response_accumulation_timer;
1363         uint8_t  interrupt_delay_timer;
1364
1365         /*
1366          * LSB BIT 0 = Enable Read xfr_rdy
1367          * LSB BIT 1 = Soft ID only
1368          * LSB BIT 2 =
1369          * LSB BIT 3 =
1370          * LSB BIT 4 = FCP RSP Payload [0]
1371          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1372          * LSB BIT 6 = Enable Out-of-Order frame handling
1373          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1374          *
1375          * MSB BIT 0 = Sbus enable - 2300
1376          * MSB BIT 1 =
1377          * MSB BIT 2 =
1378          * MSB BIT 3 =
1379          * MSB BIT 4 = LED mode
1380          * MSB BIT 5 = enable 50 ohm termination
1381          * MSB BIT 6 = Data Rate (2300 only)
1382          * MSB BIT 7 = Data Rate (2300 only)
1383          */
1384         uint8_t  special_options[2];
1385
1386         uint8_t  reserved_3[26];
1387 } init_cb_t;
1388
1389 /*
1390  * Get Link Status mailbox command return buffer.
1391  */
1392 #define GLSO_SEND_RPS   BIT_0
1393 #define GLSO_USE_DID    BIT_3
1394
1395 struct link_statistics {
1396         uint32_t link_fail_cnt;
1397         uint32_t loss_sync_cnt;
1398         uint32_t loss_sig_cnt;
1399         uint32_t prim_seq_err_cnt;
1400         uint32_t inval_xmit_word_cnt;
1401         uint32_t inval_crc_cnt;
1402         uint32_t lip_cnt;
1403         uint32_t link_up_cnt;
1404         uint32_t link_down_loop_init_tmo;
1405         uint32_t link_down_los;
1406         uint32_t link_down_loss_rcv_clk;
1407         uint32_t reserved0[5];
1408         uint32_t port_cfg_chg;
1409         uint32_t reserved1[11];
1410         uint32_t rsp_q_full;
1411         uint32_t atio_q_full;
1412         uint32_t drop_ae;
1413         uint32_t els_proto_err;
1414         uint32_t reserved2;
1415         uint32_t tx_frames;
1416         uint32_t rx_frames;
1417         uint32_t discarded_frames;
1418         uint32_t dropped_frames;
1419         uint32_t reserved3;
1420         uint32_t nos_rcvd;
1421         uint32_t reserved4[4];
1422         uint32_t tx_prjt;
1423         uint32_t rcv_exfail;
1424         uint32_t rcv_abts;
1425         uint32_t seq_frm_miss;
1426         uint32_t corr_err;
1427         uint32_t mb_rqst;
1428         uint32_t nport_full;
1429         uint32_t eofa;
1430         uint32_t reserved5;
1431         uint32_t fpm_recv_word_cnt_lo;
1432         uint32_t fpm_recv_word_cnt_hi;
1433         uint32_t fpm_disc_word_cnt_lo;
1434         uint32_t fpm_disc_word_cnt_hi;
1435         uint32_t fpm_xmit_word_cnt_lo;
1436         uint32_t fpm_xmit_word_cnt_hi;
1437         uint32_t reserved6[70];
1438 };
1439
1440 /*
1441  * NVRAM Command values.
1442  */
1443 #define NV_START_BIT            BIT_2
1444 #define NV_WRITE_OP             (BIT_26+BIT_24)
1445 #define NV_READ_OP              (BIT_26+BIT_25)
1446 #define NV_ERASE_OP             (BIT_26+BIT_25+BIT_24)
1447 #define NV_MASK_OP              (BIT_26+BIT_25+BIT_24)
1448 #define NV_DELAY_COUNT          10
1449
1450 /*
1451  * QLogic ISP2100, ISP2200 and ISP2300 NVRAM structure definition.
1452  */
1453 typedef struct {
1454         /*
1455          * NVRAM header
1456          */
1457         uint8_t id[4];
1458         uint8_t nvram_version;
1459         uint8_t reserved_0;
1460
1461         /*
1462          * NVRAM RISC parameter block
1463          */
1464         uint8_t parameter_block_version;
1465         uint8_t reserved_1;
1466
1467         /*
1468          * LSB BIT 0  = Enable Hard Loop Id
1469          * LSB BIT 1  = Enable Fairness
1470          * LSB BIT 2  = Enable Full-Duplex
1471          * LSB BIT 3  = Enable Fast Posting
1472          * LSB BIT 4  = Enable Target Mode
1473          * LSB BIT 5  = Disable Initiator Mode
1474          * LSB BIT 6  = Enable ADISC
1475          * LSB BIT 7  = Enable Target Inquiry Data
1476          *
1477          * MSB BIT 0  = Enable PDBC Notify
1478          * MSB BIT 1  = Non Participating LIP
1479          * MSB BIT 2  = Descending Loop ID Search
1480          * MSB BIT 3  = Acquire Loop ID in LIPA
1481          * MSB BIT 4  = Stop PortQ on Full Status
1482          * MSB BIT 5  = Full Login after LIP
1483          * MSB BIT 6  = Node Name Option
1484          * MSB BIT 7  = Ext IFWCB enable bit
1485          */
1486         uint8_t  firmware_options[2];
1487
1488         uint16_t frame_payload_size;
1489         uint16_t max_iocb_allocation;
1490         uint16_t execution_throttle;
1491         uint8_t  retry_count;
1492         uint8_t  retry_delay;                   /* unused */
1493         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
1494         uint16_t hard_address;
1495         uint8_t  inquiry_data;
1496         uint8_t  login_timeout;
1497         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
1498
1499         /*
1500          * LSB BIT 0 = Timer Operation mode bit 0
1501          * LSB BIT 1 = Timer Operation mode bit 1
1502          * LSB BIT 2 = Timer Operation mode bit 2
1503          * LSB BIT 3 = Timer Operation mode bit 3
1504          * LSB BIT 4 = Init Config Mode bit 0
1505          * LSB BIT 5 = Init Config Mode bit 1
1506          * LSB BIT 6 = Init Config Mode bit 2
1507          * LSB BIT 7 = Enable Non part on LIHA failure
1508          *
1509          * MSB BIT 0 = Enable class 2
1510          * MSB BIT 1 = Enable ACK0
1511          * MSB BIT 2 =
1512          * MSB BIT 3 =
1513          * MSB BIT 4 = FC Tape Enable
1514          * MSB BIT 5 = Enable FC Confirm
1515          * MSB BIT 6 = Enable command queuing in target mode
1516          * MSB BIT 7 = No Logo On Link Down
1517          */
1518         uint8_t  add_firmware_options[2];
1519
1520         uint8_t  response_accumulation_timer;
1521         uint8_t  interrupt_delay_timer;
1522
1523         /*
1524          * LSB BIT 0 = Enable Read xfr_rdy
1525          * LSB BIT 1 = Soft ID only
1526          * LSB BIT 2 =
1527          * LSB BIT 3 =
1528          * LSB BIT 4 = FCP RSP Payload [0]
1529          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1530          * LSB BIT 6 = Enable Out-of-Order frame handling
1531          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1532          *
1533          * MSB BIT 0 = Sbus enable - 2300
1534          * MSB BIT 1 =
1535          * MSB BIT 2 =
1536          * MSB BIT 3 =
1537          * MSB BIT 4 = LED mode
1538          * MSB BIT 5 = enable 50 ohm termination
1539          * MSB BIT 6 = Data Rate (2300 only)
1540          * MSB BIT 7 = Data Rate (2300 only)
1541          */
1542         uint8_t  special_options[2];
1543
1544         /* Reserved for expanded RISC parameter block */
1545         uint8_t reserved_2[22];
1546
1547         /*
1548          * LSB BIT 0 = Tx Sensitivity 1G bit 0
1549          * LSB BIT 1 = Tx Sensitivity 1G bit 1
1550          * LSB BIT 2 = Tx Sensitivity 1G bit 2
1551          * LSB BIT 3 = Tx Sensitivity 1G bit 3
1552          * LSB BIT 4 = Rx Sensitivity 1G bit 0
1553          * LSB BIT 5 = Rx Sensitivity 1G bit 1
1554          * LSB BIT 6 = Rx Sensitivity 1G bit 2
1555          * LSB BIT 7 = Rx Sensitivity 1G bit 3
1556          *
1557          * MSB BIT 0 = Tx Sensitivity 2G bit 0
1558          * MSB BIT 1 = Tx Sensitivity 2G bit 1
1559          * MSB BIT 2 = Tx Sensitivity 2G bit 2
1560          * MSB BIT 3 = Tx Sensitivity 2G bit 3
1561          * MSB BIT 4 = Rx Sensitivity 2G bit 0
1562          * MSB BIT 5 = Rx Sensitivity 2G bit 1
1563          * MSB BIT 6 = Rx Sensitivity 2G bit 2
1564          * MSB BIT 7 = Rx Sensitivity 2G bit 3
1565          *
1566          * LSB BIT 0 = Output Swing 1G bit 0
1567          * LSB BIT 1 = Output Swing 1G bit 1
1568          * LSB BIT 2 = Output Swing 1G bit 2
1569          * LSB BIT 3 = Output Emphasis 1G bit 0
1570          * LSB BIT 4 = Output Emphasis 1G bit 1
1571          * LSB BIT 5 = Output Swing 2G bit 0
1572          * LSB BIT 6 = Output Swing 2G bit 1
1573          * LSB BIT 7 = Output Swing 2G bit 2
1574          *
1575          * MSB BIT 0 = Output Emphasis 2G bit 0
1576          * MSB BIT 1 = Output Emphasis 2G bit 1
1577          * MSB BIT 2 = Output Enable
1578          * MSB BIT 3 =
1579          * MSB BIT 4 =
1580          * MSB BIT 5 =
1581          * MSB BIT 6 =
1582          * MSB BIT 7 =
1583          */
1584         uint8_t seriallink_options[4];
1585
1586         /*
1587          * NVRAM host parameter block
1588          *
1589          * LSB BIT 0 = Enable spinup delay
1590          * LSB BIT 1 = Disable BIOS
1591          * LSB BIT 2 = Enable Memory Map BIOS
1592          * LSB BIT 3 = Enable Selectable Boot
1593          * LSB BIT 4 = Disable RISC code load
1594          * LSB BIT 5 = Set cache line size 1
1595          * LSB BIT 6 = PCI Parity Disable
1596          * LSB BIT 7 = Enable extended logging
1597          *
1598          * MSB BIT 0 = Enable 64bit addressing
1599          * MSB BIT 1 = Enable lip reset
1600          * MSB BIT 2 = Enable lip full login
1601          * MSB BIT 3 = Enable target reset
1602          * MSB BIT 4 = Enable database storage
1603          * MSB BIT 5 = Enable cache flush read
1604          * MSB BIT 6 = Enable database load
1605          * MSB BIT 7 = Enable alternate WWN
1606          */
1607         uint8_t host_p[2];
1608
1609         uint8_t boot_node_name[WWN_SIZE];
1610         uint8_t boot_lun_number;
1611         uint8_t reset_delay;
1612         uint8_t port_down_retry_count;
1613         uint8_t boot_id_number;
1614         uint16_t max_luns_per_target;
1615         uint8_t fcode_boot_port_name[WWN_SIZE];
1616         uint8_t alternate_port_name[WWN_SIZE];
1617         uint8_t alternate_node_name[WWN_SIZE];
1618
1619         /*
1620          * BIT 0 = Selective Login
1621          * BIT 1 = Alt-Boot Enable
1622          * BIT 2 =
1623          * BIT 3 = Boot Order List
1624          * BIT 4 =
1625          * BIT 5 = Selective LUN
1626          * BIT 6 =
1627          * BIT 7 = unused
1628          */
1629         uint8_t efi_parameters;
1630
1631         uint8_t link_down_timeout;
1632
1633         uint8_t adapter_id[16];
1634
1635         uint8_t alt1_boot_node_name[WWN_SIZE];
1636         uint16_t alt1_boot_lun_number;
1637         uint8_t alt2_boot_node_name[WWN_SIZE];
1638         uint16_t alt2_boot_lun_number;
1639         uint8_t alt3_boot_node_name[WWN_SIZE];
1640         uint16_t alt3_boot_lun_number;
1641         uint8_t alt4_boot_node_name[WWN_SIZE];
1642         uint16_t alt4_boot_lun_number;
1643         uint8_t alt5_boot_node_name[WWN_SIZE];
1644         uint16_t alt5_boot_lun_number;
1645         uint8_t alt6_boot_node_name[WWN_SIZE];
1646         uint16_t alt6_boot_lun_number;
1647         uint8_t alt7_boot_node_name[WWN_SIZE];
1648         uint16_t alt7_boot_lun_number;
1649
1650         uint8_t reserved_3[2];
1651
1652         /* Offset 200-215 : Model Number */
1653         uint8_t model_number[16];
1654
1655         /* OEM related items */
1656         uint8_t oem_specific[16];
1657
1658         /*
1659          * NVRAM Adapter Features offset 232-239
1660          *
1661          * LSB BIT 0 = External GBIC
1662          * LSB BIT 1 = Risc RAM parity
1663          * LSB BIT 2 = Buffer Plus Module
1664          * LSB BIT 3 = Multi Chip Adapter
1665          * LSB BIT 4 = Internal connector
1666          * LSB BIT 5 =
1667          * LSB BIT 6 =
1668          * LSB BIT 7 =
1669          *
1670          * MSB BIT 0 =
1671          * MSB BIT 1 =
1672          * MSB BIT 2 =
1673          * MSB BIT 3 =
1674          * MSB BIT 4 =
1675          * MSB BIT 5 =
1676          * MSB BIT 6 =
1677          * MSB BIT 7 =
1678          */
1679         uint8_t adapter_features[2];
1680
1681         uint8_t reserved_4[16];
1682
1683         /* Subsystem vendor ID for ISP2200 */
1684         uint16_t subsystem_vendor_id_2200;
1685
1686         /* Subsystem device ID for ISP2200 */
1687         uint16_t subsystem_device_id_2200;
1688
1689         uint8_t  reserved_5;
1690         uint8_t  checksum;
1691 } nvram_t;
1692
1693 /*
1694  * ISP queue - response queue entry definition.
1695  */
1696 typedef struct {
1697         uint8_t         entry_type;             /* Entry type. */
1698         uint8_t         entry_count;            /* Entry count. */
1699         uint8_t         sys_define;             /* System defined. */
1700         uint8_t         entry_status;           /* Entry Status. */
1701         uint32_t        handle;                 /* System defined handle */
1702         uint8_t         data[52];
1703         uint32_t        signature;
1704 #define RESPONSE_PROCESSED      0xDEADDEAD      /* Signature */
1705 } response_t;
1706
1707 /*
1708  * ISP queue - ATIO queue entry definition.
1709  */
1710 struct atio {
1711         uint8_t         entry_type;             /* Entry type. */
1712         uint8_t         entry_count;            /* Entry count. */
1713         __le16          attr_n_length;
1714         uint8_t         data[56];
1715         uint32_t        signature;
1716 #define ATIO_PROCESSED 0xDEADDEAD               /* Signature */
1717 };
1718
1719 typedef union {
1720         uint16_t extended;
1721         struct {
1722                 uint8_t reserved;
1723                 uint8_t standard;
1724         } id;
1725 } target_id_t;
1726
1727 #define SET_TARGET_ID(ha, to, from)                     \
1728 do {                                                    \
1729         if (HAS_EXTENDED_IDS(ha))                       \
1730                 to.extended = cpu_to_le16(from);        \
1731         else                                            \
1732                 to.id.standard = (uint8_t)from;         \
1733 } while (0)
1734
1735 /*
1736  * ISP queue - command entry structure definition.
1737  */
1738 #define COMMAND_TYPE    0x11            /* Command entry */
1739 typedef struct {
1740         uint8_t entry_type;             /* Entry type. */
1741         uint8_t entry_count;            /* Entry count. */
1742         uint8_t sys_define;             /* System defined. */
1743         uint8_t entry_status;           /* Entry Status. */
1744         uint32_t handle;                /* System handle. */
1745         target_id_t target;             /* SCSI ID */
1746         uint16_t lun;                   /* SCSI LUN */
1747         uint16_t control_flags;         /* Control flags. */
1748 #define CF_WRITE        BIT_6
1749 #define CF_READ         BIT_5
1750 #define CF_SIMPLE_TAG   BIT_3
1751 #define CF_ORDERED_TAG  BIT_2
1752 #define CF_HEAD_TAG     BIT_1
1753         uint16_t reserved_1;
1754         uint16_t timeout;               /* Command timeout. */
1755         uint16_t dseg_count;            /* Data segment count. */
1756         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1757         uint32_t byte_count;            /* Total byte count. */
1758         uint32_t dseg_0_address;        /* Data segment 0 address. */
1759         uint32_t dseg_0_length;         /* Data segment 0 length. */
1760         uint32_t dseg_1_address;        /* Data segment 1 address. */
1761         uint32_t dseg_1_length;         /* Data segment 1 length. */
1762         uint32_t dseg_2_address;        /* Data segment 2 address. */
1763         uint32_t dseg_2_length;         /* Data segment 2 length. */
1764 } cmd_entry_t;
1765
1766 /*
1767  * ISP queue - 64-Bit addressing, command entry structure definition.
1768  */
1769 #define COMMAND_A64_TYPE        0x19    /* Command A64 entry */
1770 typedef struct {
1771         uint8_t entry_type;             /* Entry type. */
1772         uint8_t entry_count;            /* Entry count. */
1773         uint8_t sys_define;             /* System defined. */
1774         uint8_t entry_status;           /* Entry Status. */
1775         uint32_t handle;                /* System handle. */
1776         target_id_t target;             /* SCSI ID */
1777         uint16_t lun;                   /* SCSI LUN */
1778         uint16_t control_flags;         /* Control flags. */
1779         uint16_t reserved_1;
1780         uint16_t timeout;               /* Command timeout. */
1781         uint16_t dseg_count;            /* Data segment count. */
1782         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1783         uint32_t byte_count;            /* Total byte count. */
1784         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1785         uint32_t dseg_0_length;         /* Data segment 0 length. */
1786         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1787         uint32_t dseg_1_length;         /* Data segment 1 length. */
1788 } cmd_a64_entry_t, request_t;
1789
1790 /*
1791  * ISP queue - continuation entry structure definition.
1792  */
1793 #define CONTINUE_TYPE           0x02    /* Continuation entry. */
1794 typedef struct {
1795         uint8_t entry_type;             /* Entry type. */
1796         uint8_t entry_count;            /* Entry count. */
1797         uint8_t sys_define;             /* System defined. */
1798         uint8_t entry_status;           /* Entry Status. */
1799         uint32_t reserved;
1800         uint32_t dseg_0_address;        /* Data segment 0 address. */
1801         uint32_t dseg_0_length;         /* Data segment 0 length. */
1802         uint32_t dseg_1_address;        /* Data segment 1 address. */
1803         uint32_t dseg_1_length;         /* Data segment 1 length. */
1804         uint32_t dseg_2_address;        /* Data segment 2 address. */
1805         uint32_t dseg_2_length;         /* Data segment 2 length. */
1806         uint32_t dseg_3_address;        /* Data segment 3 address. */
1807         uint32_t dseg_3_length;         /* Data segment 3 length. */
1808         uint32_t dseg_4_address;        /* Data segment 4 address. */
1809         uint32_t dseg_4_length;         /* Data segment 4 length. */
1810         uint32_t dseg_5_address;        /* Data segment 5 address. */
1811         uint32_t dseg_5_length;         /* Data segment 5 length. */
1812         uint32_t dseg_6_address;        /* Data segment 6 address. */
1813         uint32_t dseg_6_length;         /* Data segment 6 length. */
1814 } cont_entry_t;
1815
1816 /*
1817  * ISP queue - 64-Bit addressing, continuation entry structure definition.
1818  */
1819 #define CONTINUE_A64_TYPE       0x0A    /* Continuation A64 entry. */
1820 typedef struct {
1821         uint8_t entry_type;             /* Entry type. */
1822         uint8_t entry_count;            /* Entry count. */
1823         uint8_t sys_define;             /* System defined. */
1824         uint8_t entry_status;           /* Entry Status. */
1825         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1826         uint32_t dseg_0_length;         /* Data segment 0 length. */
1827         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1828         uint32_t dseg_1_length;         /* Data segment 1 length. */
1829         uint32_t dseg_2_address [2];    /* Data segment 2 address. */
1830         uint32_t dseg_2_length;         /* Data segment 2 length. */
1831         uint32_t dseg_3_address[2];     /* Data segment 3 address. */
1832         uint32_t dseg_3_length;         /* Data segment 3 length. */
1833         uint32_t dseg_4_address[2];     /* Data segment 4 address. */
1834         uint32_t dseg_4_length;         /* Data segment 4 length. */
1835 } cont_a64_entry_t;
1836
1837 #define PO_MODE_DIF_INSERT      0
1838 #define PO_MODE_DIF_REMOVE      1
1839 #define PO_MODE_DIF_PASS        2
1840 #define PO_MODE_DIF_REPLACE     3
1841 #define PO_MODE_DIF_TCP_CKSUM   6
1842 #define PO_ENABLE_INCR_GUARD_SEED       BIT_3
1843 #define PO_DISABLE_GUARD_CHECK  BIT_4
1844 #define PO_DISABLE_INCR_REF_TAG BIT_5
1845 #define PO_DIS_HEADER_MODE      BIT_7
1846 #define PO_ENABLE_DIF_BUNDLING  BIT_8
1847 #define PO_DIS_FRAME_MODE       BIT_9
1848 #define PO_DIS_VALD_APP_ESC     BIT_10 /* Dis validation for escape tag/ffffh */
1849 #define PO_DIS_VALD_APP_REF_ESC BIT_11
1850
1851 #define PO_DIS_APP_TAG_REPL     BIT_12 /* disable REG Tag replacement */
1852 #define PO_DIS_REF_TAG_REPL     BIT_13
1853 #define PO_DIS_APP_TAG_VALD     BIT_14 /* disable REF Tag validation */
1854 #define PO_DIS_REF_TAG_VALD     BIT_15
1855
1856 /*
1857  * ISP queue - 64-Bit addressing, continuation crc entry structure definition.
1858  */
1859 struct crc_context {
1860         uint32_t handle;                /* System handle. */
1861         __le32 ref_tag;
1862         __le16 app_tag;
1863         uint8_t ref_tag_mask[4];        /* Validation/Replacement Mask*/
1864         uint8_t app_tag_mask[2];        /* Validation/Replacement Mask*/
1865         __le16 guard_seed;              /* Initial Guard Seed */
1866         __le16 prot_opts;               /* Requested Data Protection Mode */
1867         __le16 blk_size;                /* Data size in bytes */
1868         uint16_t runt_blk_guard;        /* Guard value for runt block (tape
1869                                          * only) */
1870         __le32 byte_count;              /* Total byte count/ total data
1871                                          * transfer count */
1872         union {
1873                 struct {
1874                         uint32_t        reserved_1;
1875                         uint16_t        reserved_2;
1876                         uint16_t        reserved_3;
1877                         uint32_t        reserved_4;
1878                         uint32_t        data_address[2];
1879                         uint32_t        data_length;
1880                         uint32_t        reserved_5[2];
1881                         uint32_t        reserved_6;
1882                 } nobundling;
1883                 struct {
1884                         __le32  dif_byte_count; /* Total DIF byte
1885                                                          * count */
1886                         uint16_t        reserved_1;
1887                         __le16  dseg_count;     /* Data segment count */
1888                         uint32_t        reserved_2;
1889                         uint32_t        data_address[2];
1890                         uint32_t        data_length;
1891                         uint32_t        dif_address[2];
1892                         uint32_t        dif_length;     /* Data segment 0
1893                                                          * length */
1894                 } bundling;
1895         } u;
1896
1897         struct fcp_cmnd fcp_cmnd;
1898         dma_addr_t      crc_ctx_dma;
1899         /* List of DMA context transfers */
1900         struct list_head dsd_list;
1901
1902         /* List of DIF Bundling context DMA address */
1903         struct list_head ldif_dsd_list;
1904         u8 no_ldif_dsd;
1905
1906         struct list_head ldif_dma_hndl_list;
1907         u32 dif_bundl_len;
1908         u8 no_dif_bundl;
1909         /* This structure should not exceed 512 bytes */
1910 };
1911
1912 #define CRC_CONTEXT_LEN_FW      (offsetof(struct crc_context, fcp_cmnd.lun))
1913 #define CRC_CONTEXT_FCPCMND_OFF (offsetof(struct crc_context, fcp_cmnd.lun))
1914
1915 /*
1916  * ISP queue - status entry structure definition.
1917  */
1918 #define STATUS_TYPE     0x03            /* Status entry. */
1919 typedef struct {
1920         uint8_t entry_type;             /* Entry type. */
1921         uint8_t entry_count;            /* Entry count. */
1922         uint8_t sys_define;             /* System defined. */
1923         uint8_t entry_status;           /* Entry Status. */
1924         uint32_t handle;                /* System handle. */
1925         uint16_t scsi_status;           /* SCSI status. */
1926         uint16_t comp_status;           /* Completion status. */
1927         uint16_t state_flags;           /* State flags. */
1928         uint16_t status_flags;          /* Status flags. */
1929         uint16_t rsp_info_len;          /* Response Info Length. */
1930         uint16_t req_sense_length;      /* Request sense data length. */
1931         uint32_t residual_length;       /* Residual transfer length. */
1932         uint8_t rsp_info[8];            /* FCP response information. */
1933         uint8_t req_sense_data[32];     /* Request sense data. */
1934 } sts_entry_t;
1935
1936 /*
1937  * Status entry entry status
1938  */
1939 #define RF_RQ_DMA_ERROR BIT_6           /* Request Queue DMA error. */
1940 #define RF_INV_E_ORDER  BIT_5           /* Invalid entry order. */
1941 #define RF_INV_E_COUNT  BIT_4           /* Invalid entry count. */
1942 #define RF_INV_E_PARAM  BIT_3           /* Invalid entry parameter. */
1943 #define RF_INV_E_TYPE   BIT_2           /* Invalid entry type. */
1944 #define RF_BUSY         BIT_1           /* Busy */
1945 #define RF_MASK         (RF_RQ_DMA_ERROR | RF_INV_E_ORDER | RF_INV_E_COUNT | \
1946                          RF_INV_E_PARAM | RF_INV_E_TYPE | RF_BUSY)
1947 #define RF_MASK_24XX    (RF_INV_E_ORDER | RF_INV_E_COUNT | RF_INV_E_PARAM | \
1948                          RF_INV_E_TYPE)
1949
1950 /*
1951  * Status entry SCSI status bit definitions.
1952  */
1953 #define SS_MASK                         0xfff   /* Reserved bits BIT_12-BIT_15*/
1954 #define SS_RESIDUAL_UNDER               BIT_11
1955 #define SS_RESIDUAL_OVER                BIT_10
1956 #define SS_SENSE_LEN_VALID              BIT_9
1957 #define SS_RESPONSE_INFO_LEN_VALID      BIT_8
1958 #define SS_SCSI_STATUS_BYTE     0xff
1959
1960 #define SS_RESERVE_CONFLICT             (BIT_4 | BIT_3)
1961 #define SS_BUSY_CONDITION               BIT_3
1962 #define SS_CONDITION_MET                BIT_2
1963 #define SS_CHECK_CONDITION              BIT_1
1964
1965 /*
1966  * Status entry completion status
1967  */
1968 #define CS_COMPLETE             0x0     /* No errors */
1969 #define CS_INCOMPLETE           0x1     /* Incomplete transfer of cmd. */
1970 #define CS_DMA                  0x2     /* A DMA direction error. */
1971 #define CS_TRANSPORT            0x3     /* Transport error. */
1972 #define CS_RESET                0x4     /* SCSI bus reset occurred */
1973 #define CS_ABORTED              0x5     /* System aborted command. */
1974 #define CS_TIMEOUT              0x6     /* Timeout error. */
1975 #define CS_DATA_OVERRUN         0x7     /* Data overrun. */
1976 #define CS_DIF_ERROR            0xC     /* DIF error detected  */
1977
1978 #define CS_DATA_UNDERRUN        0x15    /* Data Underrun. */
1979 #define CS_QUEUE_FULL           0x1C    /* Queue Full. */
1980 #define CS_PORT_UNAVAILABLE     0x28    /* Port unavailable */
1981                                         /* (selection timeout) */
1982 #define CS_PORT_LOGGED_OUT      0x29    /* Port Logged Out */
1983 #define CS_PORT_CONFIG_CHG      0x2A    /* Port Configuration Changed */
1984 #define CS_PORT_BUSY            0x2B    /* Port Busy */
1985 #define CS_COMPLETE_CHKCOND     0x30    /* Error? */
1986 #define CS_IOCB_ERROR           0x31    /* Generic error for IOCB request
1987                                            failure */
1988 #define CS_BAD_PAYLOAD          0x80    /* Driver defined */
1989 #define CS_UNKNOWN              0x81    /* Driver defined */
1990 #define CS_RETRY                0x82    /* Driver defined */
1991 #define CS_LOOP_DOWN_ABORT      0x83    /* Driver defined */
1992
1993 #define CS_BIDIR_RD_OVERRUN                     0x700
1994 #define CS_BIDIR_RD_WR_OVERRUN                  0x707
1995 #define CS_BIDIR_RD_OVERRUN_WR_UNDERRUN         0x715
1996 #define CS_BIDIR_RD_UNDERRUN                    0x1500
1997 #define CS_BIDIR_RD_UNDERRUN_WR_OVERRUN         0x1507
1998 #define CS_BIDIR_RD_WR_UNDERRUN                 0x1515
1999 #define CS_BIDIR_DMA                            0x200
2000 /*
2001  * Status entry status flags
2002  */
2003 #define SF_ABTS_TERMINATED      BIT_10
2004 #define SF_LOGOUT_SENT          BIT_13
2005
2006 /*
2007  * ISP queue - status continuation entry structure definition.
2008  */
2009 #define STATUS_CONT_TYPE        0x10    /* Status continuation entry. */
2010 typedef struct {
2011         uint8_t entry_type;             /* Entry type. */
2012         uint8_t entry_count;            /* Entry count. */
2013         uint8_t sys_define;             /* System defined. */
2014         uint8_t entry_status;           /* Entry Status. */
2015         uint8_t data[60];               /* data */
2016 } sts_cont_entry_t;
2017
2018 /*
2019  * ISP queue -  RIO Type 1 status entry (32 bit I/O entry handles)
2020  *              structure definition.
2021  */
2022 #define STATUS_TYPE_21 0x21             /* Status entry. */
2023 typedef struct {
2024         uint8_t entry_type;             /* Entry type. */
2025         uint8_t entry_count;            /* Entry count. */
2026         uint8_t handle_count;           /* Handle count. */
2027         uint8_t entry_status;           /* Entry Status. */
2028         uint32_t handle[15];            /* System handles. */
2029 } sts21_entry_t;
2030
2031 /*
2032  * ISP queue -  RIO Type 2 status entry (16 bit I/O entry handles)
2033  *              structure definition.
2034  */
2035 #define STATUS_TYPE_22  0x22            /* Status entry. */
2036 typedef struct {
2037         uint8_t entry_type;             /* Entry type. */
2038         uint8_t entry_count;            /* Entry count. */
2039         uint8_t handle_count;           /* Handle count. */
2040         uint8_t entry_status;           /* Entry Status. */
2041         uint16_t handle[30];            /* System handles. */
2042 } sts22_entry_t;
2043
2044 /*
2045  * ISP queue - marker entry structure definition.
2046  */
2047 #define MARKER_TYPE     0x04            /* Marker entry. */
2048 typedef struct {
2049         uint8_t entry_type;             /* Entry type. */
2050         uint8_t entry_count;            /* Entry count. */
2051         uint8_t handle_count;           /* Handle count. */
2052         uint8_t entry_status;           /* Entry Status. */
2053         uint32_t sys_define_2;          /* System defined. */
2054         target_id_t target;             /* SCSI ID */
2055         uint8_t modifier;               /* Modifier (7-0). */
2056 #define MK_SYNC_ID_LUN  0               /* Synchronize ID/LUN */
2057 #define MK_SYNC_ID      1               /* Synchronize ID */
2058 #define MK_SYNC_ALL     2               /* Synchronize all ID/LUN */
2059 #define MK_SYNC_LIP     3               /* Synchronize all ID/LUN, */
2060                                         /* clear port changed, */
2061                                         /* use sequence number. */
2062         uint8_t reserved_1;
2063         uint16_t sequence_number;       /* Sequence number of event */
2064         uint16_t lun;                   /* SCSI LUN */
2065         uint8_t reserved_2[48];
2066 } mrk_entry_t;
2067
2068 /*
2069  * ISP queue - Management Server entry structure definition.
2070  */
2071 #define MS_IOCB_TYPE            0x29    /* Management Server IOCB entry */
2072 typedef struct {
2073         uint8_t entry_type;             /* Entry type. */
2074         uint8_t entry_count;            /* Entry count. */
2075         uint8_t handle_count;           /* Handle count. */
2076         uint8_t entry_status;           /* Entry Status. */
2077         uint32_t handle1;               /* System handle. */
2078         target_id_t loop_id;
2079         uint16_t status;
2080         uint16_t control_flags;         /* Control flags. */
2081         uint16_t reserved2;
2082         uint16_t timeout;
2083         uint16_t cmd_dsd_count;
2084         uint16_t total_dsd_count;
2085         uint8_t type;
2086         uint8_t r_ctl;
2087         uint16_t rx_id;
2088         uint16_t reserved3;
2089         uint32_t handle2;
2090         uint32_t rsp_bytecount;
2091         uint32_t req_bytecount;
2092         uint32_t dseg_req_address[2];   /* Data segment 0 address. */
2093         uint32_t dseg_req_length;       /* Data segment 0 length. */
2094         uint32_t dseg_rsp_address[2];   /* Data segment 1 address. */
2095         uint32_t dseg_rsp_length;       /* Data segment 1 length. */
2096 } ms_iocb_entry_t;
2097
2098
2099 /*
2100  * ISP queue - Mailbox Command entry structure definition.
2101  */
2102 #define MBX_IOCB_TYPE   0x39
2103 struct mbx_entry {
2104         uint8_t entry_type;
2105         uint8_t entry_count;
2106         uint8_t sys_define1;
2107         /* Use sys_define1 for source type */
2108 #define SOURCE_SCSI     0x00
2109 #define SOURCE_IP       0x01
2110 #define SOURCE_VI       0x02
2111 #define SOURCE_SCTP     0x03
2112 #define SOURCE_MP       0x04
2113 #define SOURCE_MPIOCTL  0x05
2114 #define SOURCE_ASYNC_IOCB 0x07
2115
2116         uint8_t entry_status;
2117
2118         uint32_t handle;
2119         target_id_t loop_id;
2120
2121         uint16_t status;
2122         uint16_t state_flags;
2123         uint16_t status_flags;
2124
2125         uint32_t sys_define2[2];
2126
2127         uint16_t mb0;
2128         uint16_t mb1;
2129         uint16_t mb2;
2130         uint16_t mb3;
2131         uint16_t mb6;
2132         uint16_t mb7;
2133         uint16_t mb9;
2134         uint16_t mb10;
2135         uint32_t reserved_2[2];
2136         uint8_t node_name[WWN_SIZE];
2137         uint8_t port_name[WWN_SIZE];
2138 };
2139
2140 #ifndef IMMED_NOTIFY_TYPE
2141 #define IMMED_NOTIFY_TYPE 0x0D          /* Immediate notify entry. */
2142 /*
2143  * ISP queue -  immediate notify entry structure definition.
2144  *              This is sent by the ISP to the Target driver.
2145  *              This IOCB would have report of events sent by the
2146  *              initiator, that needs to be handled by the target
2147  *              driver immediately.
2148  */
2149 struct imm_ntfy_from_isp {
2150         uint8_t  entry_type;                /* Entry type. */
2151         uint8_t  entry_count;               /* Entry count. */
2152         uint8_t  sys_define;                /* System defined. */
2153         uint8_t  entry_status;              /* Entry Status. */
2154         union {
2155                 struct {
2156                         uint32_t sys_define_2; /* System defined. */
2157                         target_id_t target;
2158                         uint16_t lun;
2159                         uint8_t  target_id;
2160                         uint8_t  reserved_1;
2161                         uint16_t status_modifier;
2162                         uint16_t status;
2163                         uint16_t task_flags;
2164                         uint16_t seq_id;
2165                         uint16_t srr_rx_id;
2166                         uint32_t srr_rel_offs;
2167                         uint16_t srr_ui;
2168 #define SRR_IU_DATA_IN  0x1
2169 #define SRR_IU_DATA_OUT 0x5
2170 #define SRR_IU_STATUS   0x7
2171                         uint16_t srr_ox_id;
2172                         uint8_t reserved_2[28];
2173                 } isp2x;
2174                 struct {
2175                         uint32_t reserved;
2176                         uint16_t nport_handle;
2177                         uint16_t reserved_2;
2178                         uint16_t flags;
2179 #define NOTIFY24XX_FLAGS_GLOBAL_TPRLO   BIT_1
2180 #define NOTIFY24XX_FLAGS_PUREX_IOCB     BIT_0
2181                         uint16_t srr_rx_id;
2182                         uint16_t status;
2183                         uint8_t  status_subcode;
2184                         uint8_t  fw_handle;
2185                         uint32_t exchange_address;
2186                         uint32_t srr_rel_offs;
2187                         uint16_t srr_ui;
2188                         uint16_t srr_ox_id;
2189                         union {
2190                                 struct {
2191                                         uint8_t node_name[8];
2192                                 } plogi; /* PLOGI/ADISC/PDISC */
2193                                 struct {
2194                                         /* PRLI word 3 bit 0-15 */
2195                                         uint16_t wd3_lo;
2196                                         uint8_t resv0[6];
2197                                 } prli;
2198                                 struct {
2199                                         uint8_t port_id[3];
2200                                         uint8_t resv1;
2201                                         uint16_t nport_handle;
2202                                         uint16_t resv2;
2203                                 } req_els;
2204                         } u;
2205                         uint8_t port_name[8];
2206                         uint8_t resv3[3];
2207                         uint8_t  vp_index;
2208                         uint32_t reserved_5;
2209                         uint8_t  port_id[3];
2210                         uint8_t  reserved_6;
2211                 } isp24;
2212         } u;
2213         uint16_t reserved_7;
2214         uint16_t ox_id;
2215 } __packed;
2216 #endif
2217
2218 /*
2219  * ISP request and response queue entry sizes
2220  */
2221 #define RESPONSE_ENTRY_SIZE     (sizeof(response_t))
2222 #define REQUEST_ENTRY_SIZE      (sizeof(request_t))
2223
2224
2225
2226 /*
2227  * Switch info gathering structure.
2228  */
2229 typedef struct {
2230         port_id_t d_id;
2231         uint8_t node_name[WWN_SIZE];
2232         uint8_t port_name[WWN_SIZE];
2233         uint8_t fabric_port_name[WWN_SIZE];
2234         uint16_t fp_speed;
2235         uint8_t fc4_type;
2236         uint8_t fc4f_nvme;      /* nvme fc4 feature bits */
2237 } sw_info_t;
2238
2239 /* FCP-4 types */
2240 #define FC4_TYPE_FCP_SCSI       0x08
2241 #define FC4_TYPE_NVME           0x28
2242 #define FC4_TYPE_OTHER          0x0
2243 #define FC4_TYPE_UNKNOWN        0xff
2244
2245 /* mailbox command 4G & above */
2246 struct mbx_24xx_entry {
2247         uint8_t         entry_type;
2248         uint8_t         entry_count;
2249         uint8_t         sys_define1;
2250         uint8_t         entry_status;
2251         uint32_t        handle;
2252         uint16_t        mb[28];
2253 };
2254
2255 #define IOCB_SIZE 64
2256
2257 /*
2258  * Fibre channel port type.
2259  */
2260 typedef enum {
2261         FCT_UNKNOWN,
2262         FCT_RSCN,
2263         FCT_SWITCH,
2264         FCT_BROADCAST,
2265         FCT_INITIATOR,
2266         FCT_TARGET,
2267         FCT_NVME_INITIATOR = 0x10,
2268         FCT_NVME_TARGET = 0x20,
2269         FCT_NVME_DISCOVERY = 0x40,
2270         FCT_NVME = 0xf0,
2271 } fc_port_type_t;
2272
2273 enum qla_sess_deletion {
2274         QLA_SESS_DELETION_NONE          = 0,
2275         QLA_SESS_DELETION_IN_PROGRESS,
2276         QLA_SESS_DELETED,
2277 };
2278
2279 enum qlt_plogi_link_t {
2280         QLT_PLOGI_LINK_SAME_WWN,
2281         QLT_PLOGI_LINK_CONFLICT,
2282         QLT_PLOGI_LINK_MAX
2283 };
2284
2285 struct qlt_plogi_ack_t {
2286         struct list_head        list;
2287         struct imm_ntfy_from_isp iocb;
2288         port_id_t       id;
2289         int             ref_count;
2290         void            *fcport;
2291 };
2292
2293 struct ct_sns_desc {
2294         struct ct_sns_pkt       *ct_sns;
2295         dma_addr_t              ct_sns_dma;
2296 };
2297
2298 enum discovery_state {
2299         DSC_DELETED,
2300         DSC_GNN_ID,
2301         DSC_GNL,
2302         DSC_LOGIN_PEND,
2303         DSC_LOGIN_FAILED,
2304         DSC_GPDB,
2305         DSC_UPD_FCPORT,
2306         DSC_LOGIN_COMPLETE,
2307         DSC_ADISC,
2308         DSC_DELETE_PEND,
2309 };
2310
2311 enum login_state {      /* FW control Target side */
2312         DSC_LS_LLIOCB_SENT = 2,
2313         DSC_LS_PLOGI_PEND,
2314         DSC_LS_PLOGI_COMP,
2315         DSC_LS_PRLI_PEND,
2316         DSC_LS_PRLI_COMP,
2317         DSC_LS_PORT_UNAVAIL,
2318         DSC_LS_PRLO_PEND = 9,
2319         DSC_LS_LOGO_PEND,
2320 };
2321
2322 enum fcport_mgt_event {
2323         FCME_RELOGIN = 1,
2324         FCME_RSCN,
2325         FCME_PLOGI_DONE,        /* Initiator side sent LLIOCB */
2326         FCME_PRLI_DONE,
2327         FCME_GNL_DONE,
2328         FCME_GPSC_DONE,
2329         FCME_GPDB_DONE,
2330         FCME_GPNID_DONE,
2331         FCME_GFFID_DONE,
2332         FCME_ADISC_DONE,
2333         FCME_GNNID_DONE,
2334         FCME_GFPNID_DONE,
2335         FCME_ELS_PLOGI_DONE,
2336 };
2337
2338 enum rscn_addr_format {
2339         RSCN_PORT_ADDR,
2340         RSCN_AREA_ADDR,
2341         RSCN_DOM_ADDR,
2342         RSCN_FAB_ADDR,
2343 };
2344
2345 /*
2346  * Fibre channel port structure.
2347  */
2348 typedef struct fc_port {
2349         struct list_head list;
2350         struct scsi_qla_host *vha;
2351
2352         uint8_t node_name[WWN_SIZE];
2353         uint8_t port_name[WWN_SIZE];
2354         port_id_t d_id;
2355         uint16_t loop_id;
2356         uint16_t old_loop_id;
2357
2358         unsigned int conf_compl_supported:1;
2359         unsigned int deleted:2;
2360         unsigned int free_pending:1;
2361         unsigned int local:1;
2362         unsigned int logout_on_delete:1;
2363         unsigned int logo_ack_needed:1;
2364         unsigned int keep_nport_handle:1;
2365         unsigned int send_els_logo:1;
2366         unsigned int login_pause:1;
2367         unsigned int login_succ:1;
2368         unsigned int query:1;
2369         unsigned int id_changed:1;
2370         unsigned int scan_needed:1;
2371
2372         struct work_struct nvme_del_work;
2373         struct completion nvme_del_done;
2374         uint32_t nvme_prli_service_param;
2375 #define NVME_PRLI_SP_CONF       BIT_7
2376 #define NVME_PRLI_SP_INITIATOR  BIT_5
2377 #define NVME_PRLI_SP_TARGET     BIT_4
2378 #define NVME_PRLI_SP_DISCOVERY  BIT_3
2379 #define NVME_PRLI_SP_FIRST_BURST        BIT_0
2380         uint8_t nvme_flag;
2381         uint32_t nvme_first_burst_size;
2382 #define NVME_FLAG_REGISTERED 4
2383 #define NVME_FLAG_DELETING 2
2384 #define NVME_FLAG_RESETTING 1
2385
2386         struct fc_port *conflict;
2387         unsigned char logout_completed;
2388         int generation;
2389
2390         struct se_session *se_sess;
2391         struct kref sess_kref;
2392         struct qla_tgt *tgt;
2393         unsigned long expires;
2394         struct list_head del_list_entry;
2395         struct work_struct free_work;
2396         struct work_struct reg_work;
2397         uint64_t jiffies_at_registration;
2398         struct qlt_plogi_ack_t *plogi_link[QLT_PLOGI_LINK_MAX];
2399
2400         uint16_t tgt_id;
2401         uint16_t old_tgt_id;
2402         uint16_t sec_since_registration;
2403
2404         uint8_t fcp_prio;
2405
2406         uint8_t fabric_port_name[WWN_SIZE];
2407         uint16_t fp_speed;
2408
2409         fc_port_type_t port_type;
2410
2411         atomic_t state;
2412         uint32_t flags;
2413
2414         int login_retry;
2415
2416         struct fc_rport *rport, *drport;
2417         u32 supported_classes;
2418
2419         uint8_t fc4_type;
2420         uint8_t fc4f_nvme;
2421         uint8_t scan_state;
2422         uint8_t n2n_flag;
2423
2424         unsigned long last_queue_full;
2425         unsigned long last_ramp_up;
2426
2427         uint16_t port_id;
2428
2429         struct nvme_fc_remote_port *nvme_remote_port;
2430
2431         unsigned long retry_delay_timestamp;
2432         struct qla_tgt_sess *tgt_session;
2433         struct ct_sns_desc ct_desc;
2434         enum discovery_state disc_state;
2435         enum discovery_state next_disc_state;
2436         enum login_state fw_login_state;
2437         unsigned long dm_login_expire;
2438         unsigned long plogi_nack_done_deadline;
2439
2440         u32 login_gen, last_login_gen;
2441         u32 rscn_gen, last_rscn_gen;
2442         u32 chip_reset;
2443         struct list_head gnl_entry;
2444         struct work_struct del_work;
2445         u8 iocb[IOCB_SIZE];
2446         u8 current_login_state;
2447         u8 last_login_state;
2448         u16 n2n_link_reset_cnt;
2449         u16 n2n_chip_reset;
2450 } fc_port_t;
2451
2452 #define QLA_FCPORT_SCAN         1
2453 #define QLA_FCPORT_FOUND        2
2454
2455 struct event_arg {
2456         enum fcport_mgt_event   event;
2457         fc_port_t               *fcport;
2458         srb_t                   *sp;
2459         port_id_t               id;
2460         u16                     data[2], rc;
2461         u8                      port_name[WWN_SIZE];
2462         u32                     iop[2];
2463 };
2464
2465 #include "qla_mr.h"
2466
2467 /*
2468  * Fibre channel port/lun states.
2469  */
2470 #define FCS_UNCONFIGURED        1
2471 #define FCS_DEVICE_DEAD         2
2472 #define FCS_DEVICE_LOST         3
2473 #define FCS_ONLINE              4
2474
2475 extern const char *const port_state_str[5];
2476
2477 /*
2478  * FC port flags.
2479  */
2480 #define FCF_FABRIC_DEVICE       BIT_0
2481 #define FCF_LOGIN_NEEDED        BIT_1
2482 #define FCF_FCP2_DEVICE         BIT_2
2483 #define FCF_ASYNC_SENT          BIT_3
2484 #define FCF_CONF_COMP_SUPPORTED BIT_4
2485 #define FCF_ASYNC_ACTIVE        BIT_5
2486
2487 /* No loop ID flag. */
2488 #define FC_NO_LOOP_ID           0x1000
2489
2490 /*
2491  * FC-CT interface
2492  *
2493  * NOTE: All structures are big-endian in form.
2494  */
2495
2496 #define CT_REJECT_RESPONSE      0x8001
2497 #define CT_ACCEPT_RESPONSE      0x8002
2498 #define CT_REASON_INVALID_COMMAND_CODE          0x01
2499 #define CT_REASON_CANNOT_PERFORM                0x09
2500 #define CT_REASON_COMMAND_UNSUPPORTED           0x0b
2501 #define CT_EXPL_ALREADY_REGISTERED              0x10
2502 #define CT_EXPL_HBA_ATTR_NOT_REGISTERED         0x11
2503 #define CT_EXPL_MULTIPLE_HBA_ATTR               0x12
2504 #define CT_EXPL_INVALID_HBA_BLOCK_LENGTH        0x13
2505 #define CT_EXPL_MISSING_REQ_HBA_ATTR            0x14
2506 #define CT_EXPL_PORT_NOT_REGISTERED_            0x15
2507 #define CT_EXPL_MISSING_HBA_ID_PORT_LIST        0x16
2508 #define CT_EXPL_HBA_NOT_REGISTERED              0x17
2509 #define CT_EXPL_PORT_ATTR_NOT_REGISTERED        0x20
2510 #define CT_EXPL_PORT_NOT_REGISTERED             0x21
2511 #define CT_EXPL_MULTIPLE_PORT_ATTR              0x22
2512 #define CT_EXPL_INVALID_PORT_BLOCK_LENGTH       0x23
2513
2514 #define NS_N_PORT_TYPE  0x01
2515 #define NS_NL_PORT_TYPE 0x02
2516 #define NS_NX_PORT_TYPE 0x7F
2517
2518 #define GA_NXT_CMD      0x100
2519 #define GA_NXT_REQ_SIZE (16 + 4)
2520 #define GA_NXT_RSP_SIZE (16 + 620)
2521
2522 #define GPN_FT_CMD      0x172
2523 #define GPN_FT_REQ_SIZE (16 + 4)
2524 #define GNN_FT_CMD      0x173
2525 #define GNN_FT_REQ_SIZE (16 + 4)
2526
2527 #define GID_PT_CMD      0x1A1
2528 #define GID_PT_REQ_SIZE (16 + 4)
2529
2530 #define GPN_ID_CMD      0x112
2531 #define GPN_ID_REQ_SIZE (16 + 4)
2532 #define GPN_ID_RSP_SIZE (16 + 8)
2533
2534 #define GNN_ID_CMD      0x113
2535 #define GNN_ID_REQ_SIZE (16 + 4)
2536 #define GNN_ID_RSP_SIZE (16 + 8)
2537
2538 #define GFT_ID_CMD      0x117
2539 #define GFT_ID_REQ_SIZE (16 + 4)
2540 #define GFT_ID_RSP_SIZE (16 + 32)
2541
2542 #define GID_PN_CMD 0x121
2543 #define GID_PN_REQ_SIZE (16 + 8)
2544 #define GID_PN_RSP_SIZE (16 + 4)
2545
2546 #define RFT_ID_CMD      0x217
2547 #define RFT_ID_REQ_SIZE (16 + 4 + 32)
2548 #define RFT_ID_RSP_SIZE 16
2549
2550 #define RFF_ID_CMD      0x21F
2551 #define RFF_ID_REQ_SIZE (16 + 4 + 2 + 1 + 1)
2552 #define RFF_ID_RSP_SIZE 16
2553
2554 #define RNN_ID_CMD      0x213
2555 #define RNN_ID_REQ_SIZE (16 + 4 + 8)
2556 #define RNN_ID_RSP_SIZE 16
2557
2558 #define RSNN_NN_CMD      0x239
2559 #define RSNN_NN_REQ_SIZE (16 + 8 + 1 + 255)
2560 #define RSNN_NN_RSP_SIZE 16
2561
2562 #define GFPN_ID_CMD     0x11C
2563 #define GFPN_ID_REQ_SIZE (16 + 4)
2564 #define GFPN_ID_RSP_SIZE (16 + 8)
2565
2566 #define GPSC_CMD        0x127
2567 #define GPSC_REQ_SIZE   (16 + 8)
2568 #define GPSC_RSP_SIZE   (16 + 2 + 2)
2569
2570 #define GFF_ID_CMD      0x011F
2571 #define GFF_ID_REQ_SIZE (16 + 4)
2572 #define GFF_ID_RSP_SIZE (16 + 128)
2573
2574 /*
2575  * HBA attribute types.
2576  */
2577 #define FDMI_HBA_ATTR_COUNT                     9
2578 #define FDMIV2_HBA_ATTR_COUNT                   17
2579 #define FDMI_HBA_NODE_NAME                      0x1
2580 #define FDMI_HBA_MANUFACTURER                   0x2
2581 #define FDMI_HBA_SERIAL_NUMBER                  0x3
2582 #define FDMI_HBA_MODEL                          0x4
2583 #define FDMI_HBA_MODEL_DESCRIPTION              0x5
2584 #define FDMI_HBA_HARDWARE_VERSION               0x6
2585 #define FDMI_HBA_DRIVER_VERSION                 0x7
2586 #define FDMI_HBA_OPTION_ROM_VERSION             0x8
2587 #define FDMI_HBA_FIRMWARE_VERSION               0x9
2588 #define FDMI_HBA_OS_NAME_AND_VERSION            0xa
2589 #define FDMI_HBA_MAXIMUM_CT_PAYLOAD_LENGTH      0xb
2590 #define FDMI_HBA_NODE_SYMBOLIC_NAME             0xc
2591 #define FDMI_HBA_VENDOR_ID                      0xd
2592 #define FDMI_HBA_NUM_PORTS                      0xe
2593 #define FDMI_HBA_FABRIC_NAME                    0xf
2594 #define FDMI_HBA_BOOT_BIOS_NAME                 0x10
2595 #define FDMI_HBA_TYPE_VENDOR_IDENTIFIER         0xe0
2596
2597 struct ct_fdmi_hba_attr {
2598         uint16_t type;
2599         uint16_t len;
2600         union {
2601                 uint8_t node_name[WWN_SIZE];
2602                 uint8_t manufacturer[64];
2603                 uint8_t serial_num[32];
2604                 uint8_t model[16+1];
2605                 uint8_t model_desc[80];
2606                 uint8_t hw_version[32];
2607                 uint8_t driver_version[32];
2608                 uint8_t orom_version[16];
2609                 uint8_t fw_version[32];
2610                 uint8_t os_version[128];
2611                 uint32_t max_ct_len;
2612         } a;
2613 };
2614
2615 struct ct_fdmi_hba_attributes {
2616         uint32_t count;
2617         struct ct_fdmi_hba_attr entry[FDMI_HBA_ATTR_COUNT];
2618 };
2619
2620 struct ct_fdmiv2_hba_attr {
2621         uint16_t type;
2622         uint16_t len;
2623         union {
2624                 uint8_t node_name[WWN_SIZE];
2625                 uint8_t manufacturer[64];
2626                 uint8_t serial_num[32];
2627                 uint8_t model[16+1];
2628                 uint8_t model_desc[80];
2629                 uint8_t hw_version[16];
2630                 uint8_t driver_version[32];
2631                 uint8_t orom_version[16];
2632                 uint8_t fw_version[32];
2633                 uint8_t os_version[128];
2634                 uint32_t max_ct_len;
2635                 uint8_t sym_name[256];
2636                 uint32_t vendor_id;
2637                 uint32_t num_ports;
2638                 uint8_t fabric_name[WWN_SIZE];
2639                 uint8_t bios_name[32];
2640                 uint8_t vendor_identifier[8];
2641         } a;
2642 };
2643
2644 struct ct_fdmiv2_hba_attributes {
2645         uint32_t count;
2646         struct ct_fdmiv2_hba_attr entry[FDMIV2_HBA_ATTR_COUNT];
2647 };
2648
2649 /*
2650  * Port attribute types.
2651  */
2652 #define FDMI_PORT_ATTR_COUNT            6
2653 #define FDMIV2_PORT_ATTR_COUNT          16
2654 #define FDMI_PORT_FC4_TYPES             0x1
2655 #define FDMI_PORT_SUPPORT_SPEED         0x2
2656 #define FDMI_PORT_CURRENT_SPEED         0x3
2657 #define FDMI_PORT_MAX_FRAME_SIZE        0x4
2658 #define FDMI_PORT_OS_DEVICE_NAME        0x5
2659 #define FDMI_PORT_HOST_NAME             0x6
2660 #define FDMI_PORT_NODE_NAME             0x7
2661 #define FDMI_PORT_NAME                  0x8
2662 #define FDMI_PORT_SYM_NAME              0x9
2663 #define FDMI_PORT_TYPE                  0xa
2664 #define FDMI_PORT_SUPP_COS              0xb
2665 #define FDMI_PORT_FABRIC_NAME           0xc
2666 #define FDMI_PORT_FC4_TYPE              0xd
2667 #define FDMI_PORT_STATE                 0x101
2668 #define FDMI_PORT_COUNT                 0x102
2669 #define FDMI_PORT_ID                    0x103
2670
2671 #define FDMI_PORT_SPEED_1GB             0x1
2672 #define FDMI_PORT_SPEED_2GB             0x2
2673 #define FDMI_PORT_SPEED_10GB            0x4
2674 #define FDMI_PORT_SPEED_4GB             0x8
2675 #define FDMI_PORT_SPEED_8GB             0x10
2676 #define FDMI_PORT_SPEED_16GB            0x20
2677 #define FDMI_PORT_SPEED_32GB            0x40
2678 #define FDMI_PORT_SPEED_64GB            0x80
2679 #define FDMI_PORT_SPEED_UNKNOWN         0x8000
2680
2681 #define FC_CLASS_2      0x04
2682 #define FC_CLASS_3      0x08
2683 #define FC_CLASS_2_3    0x0C
2684
2685 struct ct_fdmiv2_port_attr {
2686         uint16_t type;
2687         uint16_t len;
2688         union {
2689                 uint8_t fc4_types[32];
2690                 uint32_t sup_speed;
2691                 uint32_t cur_speed;
2692                 uint32_t max_frame_size;
2693                 uint8_t os_dev_name[32];
2694                 uint8_t host_name[256];
2695                 uint8_t node_name[WWN_SIZE];
2696                 uint8_t port_name[WWN_SIZE];
2697                 uint8_t port_sym_name[128];
2698                 uint32_t port_type;
2699                 uint32_t port_supported_cos;
2700                 uint8_t fabric_name[WWN_SIZE];
2701                 uint8_t port_fc4_type[32];
2702                 uint32_t port_state;
2703                 uint32_t num_ports;
2704                 uint32_t port_id;
2705         } a;
2706 };
2707
2708 /*
2709  * Port Attribute Block.
2710  */
2711 struct ct_fdmiv2_port_attributes {
2712         uint32_t count;
2713         struct ct_fdmiv2_port_attr entry[FDMIV2_PORT_ATTR_COUNT];
2714 };
2715
2716 struct ct_fdmi_port_attr {
2717         uint16_t type;
2718         uint16_t len;
2719         union {
2720                 uint8_t fc4_types[32];
2721                 uint32_t sup_speed;
2722                 uint32_t cur_speed;
2723                 uint32_t max_frame_size;
2724                 uint8_t os_dev_name[32];
2725                 uint8_t host_name[256];
2726         } a;
2727 };
2728
2729 struct ct_fdmi_port_attributes {
2730         uint32_t count;
2731         struct ct_fdmi_port_attr entry[FDMI_PORT_ATTR_COUNT];
2732 };
2733
2734 /* FDMI definitions. */
2735 #define GRHL_CMD        0x100
2736 #define GHAT_CMD        0x101
2737 #define GRPL_CMD        0x102
2738 #define GPAT_CMD        0x110
2739
2740 #define RHBA_CMD        0x200
2741 #define RHBA_RSP_SIZE   16
2742
2743 #define RHAT_CMD        0x201
2744 #define RPRT_CMD        0x210
2745
2746 #define RPA_CMD         0x211
2747 #define RPA_RSP_SIZE    16
2748
2749 #define DHBA_CMD        0x300
2750 #define DHBA_REQ_SIZE   (16 + 8)
2751 #define DHBA_RSP_SIZE   16
2752
2753 #define DHAT_CMD        0x301
2754 #define DPRT_CMD        0x310
2755 #define DPA_CMD         0x311
2756
2757 /* CT command header -- request/response common fields */
2758 struct ct_cmd_hdr {
2759         uint8_t revision;
2760         uint8_t in_id[3];
2761         uint8_t gs_type;
2762         uint8_t gs_subtype;
2763         uint8_t options;
2764         uint8_t reserved;
2765 };
2766
2767 /* CT command request */
2768 struct ct_sns_req {
2769         struct ct_cmd_hdr header;
2770         uint16_t command;
2771         uint16_t max_rsp_size;
2772         uint8_t fragment_id;
2773         uint8_t reserved[3];
2774
2775         union {
2776                 /* GA_NXT, GPN_ID, GNN_ID, GFT_ID, GFPN_ID */
2777                 struct {
2778                         uint8_t reserved;
2779                         uint8_t port_id[3];
2780                 } port_id;
2781
2782                 struct {
2783                         uint8_t reserved;
2784                         uint8_t domain;
2785                         uint8_t area;
2786                         uint8_t port_type;
2787                 } gpn_ft;
2788
2789                 struct {
2790                         uint8_t port_type;
2791                         uint8_t domain;
2792                         uint8_t area;
2793                         uint8_t reserved;
2794                 } gid_pt;
2795
2796                 struct {
2797                         uint8_t reserved;
2798                         uint8_t port_id[3];
2799                         uint8_t fc4_types[32];
2800                 } rft_id;
2801
2802                 struct {
2803                         uint8_t reserved;
2804                         uint8_t port_id[3];
2805                         uint16_t reserved2;
2806                         uint8_t fc4_feature;
2807                         uint8_t fc4_type;
2808                 } rff_id;
2809
2810                 struct {
2811                         uint8_t reserved;
2812                         uint8_t port_id[3];
2813                         uint8_t node_name[8];
2814                 } rnn_id;
2815
2816                 struct {
2817                         uint8_t node_name[8];
2818                         uint8_t name_len;
2819                         uint8_t sym_node_name[255];
2820                 } rsnn_nn;
2821
2822                 struct {
2823                         uint8_t hba_identifier[8];
2824                 } ghat;
2825
2826                 struct {
2827                         uint8_t hba_identifier[8];
2828                         uint32_t entry_count;
2829                         uint8_t port_name[8];
2830                         struct ct_fdmi_hba_attributes attrs;
2831                 } rhba;
2832
2833                 struct {
2834                         uint8_t hba_identifier[8];
2835                         uint32_t entry_count;
2836                         uint8_t port_name[8];
2837                         struct ct_fdmiv2_hba_attributes attrs;
2838                 } rhba2;
2839
2840                 struct {
2841                         uint8_t hba_identifier[8];
2842                         struct ct_fdmi_hba_attributes attrs;
2843                 } rhat;
2844
2845                 struct {
2846                         uint8_t port_name[8];
2847                         struct ct_fdmi_port_attributes attrs;
2848                 } rpa;
2849
2850                 struct {
2851                         uint8_t port_name[8];
2852                         struct ct_fdmiv2_port_attributes attrs;
2853                 } rpa2;
2854
2855                 struct {
2856                         uint8_t port_name[8];
2857                 } dhba;
2858
2859                 struct {
2860                         uint8_t port_name[8];
2861                 } dhat;
2862
2863                 struct {
2864                         uint8_t port_name[8];
2865                 } dprt;
2866
2867                 struct {
2868                         uint8_t port_name[8];
2869                 } dpa;
2870
2871                 struct {
2872                         uint8_t port_name[8];
2873                 } gpsc;
2874
2875                 struct {
2876                         uint8_t reserved;
2877                         uint8_t port_id[3];
2878                 } gff_id;
2879
2880                 struct {
2881                         uint8_t port_name[8];
2882                 } gid_pn;
2883         } req;
2884 };
2885
2886 /* CT command response header */
2887 struct ct_rsp_hdr {
2888         struct ct_cmd_hdr header;
2889         uint16_t response;
2890         uint16_t residual;
2891         uint8_t fragment_id;
2892         uint8_t reason_code;
2893         uint8_t explanation_code;
2894         uint8_t vendor_unique;
2895 };
2896
2897 struct ct_sns_gid_pt_data {
2898         uint8_t control_byte;
2899         uint8_t port_id[3];
2900 };
2901
2902 /* It's the same for both GPN_FT and GNN_FT */
2903 struct ct_sns_gpnft_rsp {
2904         struct {
2905                 struct ct_cmd_hdr header;
2906                 uint16_t response;
2907                 uint16_t residual;
2908                 uint8_t fragment_id;
2909                 uint8_t reason_code;
2910                 uint8_t explanation_code;
2911                 uint8_t vendor_unique;
2912         };
2913         /* Assume the largest number of targets for the union */
2914         struct ct_sns_gpn_ft_data {
2915                 u8 control_byte;
2916                 u8 port_id[3];
2917                 u32 reserved;
2918                 u8 port_name[8];
2919         } entries[1];
2920 };
2921
2922 /* CT command response */
2923 struct ct_sns_rsp {
2924         struct ct_rsp_hdr header;
2925
2926         union {
2927                 struct {
2928                         uint8_t port_type;
2929                         uint8_t port_id[3];
2930                         uint8_t port_name[8];
2931                         uint8_t sym_port_name_len;
2932                         uint8_t sym_port_name[255];
2933                         uint8_t node_name[8];
2934                         uint8_t sym_node_name_len;
2935                         uint8_t sym_node_name[255];
2936                         uint8_t init_proc_assoc[8];
2937                         uint8_t node_ip_addr[16];
2938                         uint8_t class_of_service[4];
2939                         uint8_t fc4_types[32];
2940                         uint8_t ip_address[16];
2941                         uint8_t fabric_port_name[8];
2942                         uint8_t reserved;
2943                         uint8_t hard_address[3];
2944                 } ga_nxt;
2945
2946                 struct {
2947                         /* Assume the largest number of targets for the union */
2948                         struct ct_sns_gid_pt_data
2949                             entries[MAX_FIBRE_DEVICES_MAX];
2950                 } gid_pt;
2951
2952                 struct {
2953                         uint8_t port_name[8];
2954                 } gpn_id;
2955
2956                 struct {
2957                         uint8_t node_name[8];
2958                 } gnn_id;
2959
2960                 struct {
2961                         uint8_t fc4_types[32];
2962                 } gft_id;
2963
2964                 struct {
2965                         uint32_t entry_count;
2966                         uint8_t port_name[8];
2967                         struct ct_fdmi_hba_attributes attrs;
2968                 } ghat;
2969
2970                 struct {
2971                         uint8_t port_name[8];
2972                 } gfpn_id;
2973
2974                 struct {
2975                         uint16_t speeds;
2976                         uint16_t speed;
2977                 } gpsc;
2978
2979 #define GFF_FCP_SCSI_OFFSET     7
2980 #define GFF_NVME_OFFSET         23 /* type = 28h */
2981                 struct {
2982                         uint8_t fc4_features[128];
2983                 } gff_id;
2984                 struct {
2985                         uint8_t reserved;
2986                         uint8_t port_id[3];
2987                 } gid_pn;
2988         } rsp;
2989 };
2990
2991 struct ct_sns_pkt {
2992         union {
2993                 struct ct_sns_req req;
2994                 struct ct_sns_rsp rsp;
2995         } p;
2996 };
2997
2998 struct ct_sns_gpnft_pkt {
2999         union {
3000                 struct ct_sns_req req;
3001                 struct ct_sns_gpnft_rsp rsp;
3002         } p;
3003 };
3004
3005 enum scan_flags_t {
3006         SF_SCANNING = BIT_0,
3007         SF_QUEUED = BIT_1,
3008 };
3009
3010 enum fc4type_t {
3011         FS_FC4TYPE_FCP  = BIT_0,
3012         FS_FC4TYPE_NVME = BIT_1,
3013 };
3014
3015 struct fab_scan_rp {
3016         port_id_t id;
3017         enum fc4type_t fc4type;
3018         u8 port_name[8];
3019         u8 node_name[8];
3020 };
3021
3022 struct fab_scan {
3023         struct fab_scan_rp *l;
3024         u32 size;
3025         u16 scan_retry;
3026 #define MAX_SCAN_RETRIES 5
3027         enum scan_flags_t scan_flags;
3028         struct delayed_work scan_work;
3029 };
3030
3031 /*
3032  * SNS command structures -- for 2200 compatibility.
3033  */
3034 #define RFT_ID_SNS_SCMD_LEN     22
3035 #define RFT_ID_SNS_CMD_SIZE     60
3036 #define RFT_ID_SNS_DATA_SIZE    16
3037
3038 #define RNN_ID_SNS_SCMD_LEN     10
3039 #define RNN_ID_SNS_CMD_SIZE     36
3040 #define RNN_ID_SNS_DATA_SIZE    16
3041
3042 #define GA_NXT_SNS_SCMD_LEN     6
3043 #define GA_NXT_SNS_CMD_SIZE     28
3044 #define GA_NXT_SNS_DATA_SIZE    (620 + 16)
3045
3046 #define GID_PT_SNS_SCMD_LEN     6
3047 #define GID_PT_SNS_CMD_SIZE     28
3048 /*
3049  * Assume MAX_FIBRE_DEVICES_2100 as these defines are only used with older
3050  * adapters.
3051  */
3052 #define GID_PT_SNS_DATA_SIZE    (MAX_FIBRE_DEVICES_2100 * 4 + 16)
3053
3054 #define GPN_ID_SNS_SCMD_LEN     6
3055 #define GPN_ID_SNS_CMD_SIZE     28
3056 #define GPN_ID_SNS_DATA_SIZE    (8 + 16)
3057
3058 #define GNN_ID_SNS_SCMD_LEN     6
3059 #define GNN_ID_SNS_CMD_SIZE     28
3060 #define GNN_ID_SNS_DATA_SIZE    (8 + 16)
3061
3062 struct sns_cmd_pkt {
3063         union {
3064                 struct {
3065                         uint16_t buffer_length;
3066                         uint16_t reserved_1;
3067                         uint32_t buffer_address[2];
3068                         uint16_t subcommand_length;
3069                         uint16_t reserved_2;
3070                         uint16_t subcommand;
3071                         uint16_t size;
3072                         uint32_t reserved_3;
3073                         uint8_t param[36];
3074                 } cmd;
3075
3076                 uint8_t rft_data[RFT_ID_SNS_DATA_SIZE];
3077                 uint8_t rnn_data[RNN_ID_SNS_DATA_SIZE];
3078                 uint8_t gan_data[GA_NXT_SNS_DATA_SIZE];
3079                 uint8_t gid_data[GID_PT_SNS_DATA_SIZE];
3080                 uint8_t gpn_data[GPN_ID_SNS_DATA_SIZE];
3081                 uint8_t gnn_data[GNN_ID_SNS_DATA_SIZE];
3082         } p;
3083 };
3084
3085 struct fw_blob {
3086         char *name;
3087         uint32_t segs[4];
3088         const struct firmware *fw;
3089 };
3090
3091 /* Return data from MBC_GET_ID_LIST call. */
3092 struct gid_list_info {
3093         uint8_t al_pa;
3094         uint8_t area;
3095         uint8_t domain;
3096         uint8_t loop_id_2100;   /* ISP2100/ISP2200 -- 4 bytes. */
3097         uint16_t loop_id;       /* ISP23XX         -- 6 bytes. */
3098         uint16_t reserved_1;    /* ISP24XX         -- 8 bytes. */
3099 };
3100
3101 /* NPIV */
3102 typedef struct vport_info {
3103         uint8_t         port_name[WWN_SIZE];
3104         uint8_t         node_name[WWN_SIZE];
3105         int             vp_id;
3106         uint16_t        loop_id;
3107         unsigned long   host_no;
3108         uint8_t         port_id[3];
3109         int             loop_state;
3110 } vport_info_t;
3111
3112 typedef struct vport_params {
3113         uint8_t         port_name[WWN_SIZE];
3114         uint8_t         node_name[WWN_SIZE];
3115         uint32_t        options;
3116 #define VP_OPTS_RETRY_ENABLE    BIT_0
3117 #define VP_OPTS_VP_DISABLE      BIT_1
3118 } vport_params_t;
3119
3120 /* NPIV - return codes of VP create and modify */
3121 #define VP_RET_CODE_OK                  0
3122 #define VP_RET_CODE_FATAL               1
3123 #define VP_RET_CODE_WRONG_ID            2
3124 #define VP_RET_CODE_WWPN                3
3125 #define VP_RET_CODE_RESOURCES           4
3126 #define VP_RET_CODE_NO_MEM              5
3127 #define VP_RET_CODE_NOT_FOUND           6
3128
3129 struct qla_hw_data;
3130 struct rsp_que;
3131 /*
3132  * ISP operations
3133  */
3134 struct isp_operations {
3135
3136         int (*pci_config) (struct scsi_qla_host *);
3137         int (*reset_chip)(struct scsi_qla_host *);
3138         int (*chip_diag) (struct scsi_qla_host *);
3139         void (*config_rings) (struct scsi_qla_host *);
3140         int (*reset_adapter)(struct scsi_qla_host *);
3141         int (*nvram_config) (struct scsi_qla_host *);
3142         void (*update_fw_options) (struct scsi_qla_host *);
3143         int (*load_risc) (struct scsi_qla_host *, uint32_t *);
3144
3145         char * (*pci_info_str) (struct scsi_qla_host *, char *);
3146         char * (*fw_version_str)(struct scsi_qla_host *, char *, size_t);
3147
3148         irq_handler_t intr_handler;
3149         void (*enable_intrs) (struct qla_hw_data *);
3150         void (*disable_intrs) (struct qla_hw_data *);
3151
3152         int (*abort_command) (srb_t *);
3153         int (*target_reset) (struct fc_port *, uint64_t, int);
3154         int (*lun_reset) (struct fc_port *, uint64_t, int);
3155         int (*fabric_login) (struct scsi_qla_host *, uint16_t, uint8_t,
3156                 uint8_t, uint8_t, uint16_t *, uint8_t);
3157         int (*fabric_logout) (struct scsi_qla_host *, uint16_t, uint8_t,
3158             uint8_t, uint8_t);
3159
3160         uint16_t (*calc_req_entries) (uint16_t);
3161         void (*build_iocbs) (srb_t *, cmd_entry_t *, uint16_t);
3162         void *(*prep_ms_iocb) (struct scsi_qla_host *, struct ct_arg *);
3163         void *(*prep_ms_fdmi_iocb) (struct scsi_qla_host *, uint32_t,
3164             uint32_t);
3165
3166         uint8_t *(*read_nvram)(struct scsi_qla_host *, void *,
3167                 uint32_t, uint32_t);
3168         int (*write_nvram)(struct scsi_qla_host *, void *, uint32_t,
3169                 uint32_t);
3170
3171         void (*fw_dump) (struct scsi_qla_host *, int);
3172
3173         int (*beacon_on) (struct scsi_qla_host *);
3174         int (*beacon_off) (struct scsi_qla_host *);
3175         void (*beacon_blink) (struct scsi_qla_host *);
3176
3177         void *(*read_optrom)(struct scsi_qla_host *, void *,
3178                 uint32_t, uint32_t);
3179         int (*write_optrom)(struct scsi_qla_host *, void *, uint32_t,
3180                 uint32_t);
3181
3182         int (*get_flash_version) (struct scsi_qla_host *, void *);
3183         int (*start_scsi) (srb_t *);
3184         int (*start_scsi_mq) (srb_t *);
3185         int (*abort_isp) (struct scsi_qla_host *);
3186         int (*iospace_config)(struct qla_hw_data *);
3187         int (*initialize_adapter)(struct scsi_qla_host *);
3188 };
3189
3190 /* MSI-X Support *************************************************************/
3191
3192 #define QLA_MSIX_CHIP_REV_24XX  3
3193 #define QLA_MSIX_FW_MODE(m)     (((m) & (BIT_7|BIT_8|BIT_9)) >> 7)
3194 #define QLA_MSIX_FW_MODE_1(m)   (QLA_MSIX_FW_MODE(m) == 1)
3195
3196 #define QLA_BASE_VECTORS        2 /* default + RSP */
3197 #define QLA_MSIX_RSP_Q                  0x01
3198 #define QLA_ATIO_VECTOR         0x02
3199 #define QLA_MSIX_QPAIR_MULTIQ_RSP_Q     0x03
3200
3201 #define QLA_MIDX_DEFAULT        0
3202 #define QLA_MIDX_RSP_Q          1
3203 #define QLA_PCI_MSIX_CONTROL    0xa2
3204 #define QLA_83XX_PCI_MSIX_CONTROL       0x92
3205
3206 struct scsi_qla_host;
3207
3208
3209 #define QLA83XX_RSPQ_MSIX_ENTRY_NUMBER 1 /* refer to qla83xx_msix_entries */
3210
3211 struct qla_msix_entry {
3212         int have_irq;
3213         int in_use;
3214         uint32_t vector;
3215         uint16_t entry;
3216         char name[30];
3217         void *handle;
3218         int cpuid;
3219 };
3220
3221 #define WATCH_INTERVAL          1       /* number of seconds */
3222
3223 /* Work events.  */
3224 enum qla_work_type {
3225         QLA_EVT_AEN,
3226         QLA_EVT_IDC_ACK,
3227         QLA_EVT_ASYNC_LOGIN,
3228         QLA_EVT_ASYNC_LOGOUT,
3229         QLA_EVT_ASYNC_LOGOUT_DONE,
3230         QLA_EVT_ASYNC_ADISC,
3231         QLA_EVT_UEVENT,
3232         QLA_EVT_AENFX,
3233         QLA_EVT_GPNID,
3234         QLA_EVT_UNMAP,
3235         QLA_EVT_NEW_SESS,
3236         QLA_EVT_GPDB,
3237         QLA_EVT_PRLI,
3238         QLA_EVT_GPSC,
3239         QLA_EVT_GNL,
3240         QLA_EVT_NACK,
3241         QLA_EVT_RELOGIN,
3242         QLA_EVT_ASYNC_PRLO,
3243         QLA_EVT_ASYNC_PRLO_DONE,
3244         QLA_EVT_GPNFT,
3245         QLA_EVT_GPNFT_DONE,
3246         QLA_EVT_GNNFT_DONE,
3247         QLA_EVT_GNNID,
3248         QLA_EVT_GFPNID,
3249         QLA_EVT_SP_RETRY,
3250         QLA_EVT_IIDMA,
3251         QLA_EVT_ELS_PLOGI,
3252 };
3253
3254
3255 struct qla_work_evt {
3256         struct list_head        list;
3257         enum qla_work_type      type;
3258         u32                     flags;
3259 #define QLA_EVT_FLAG_FREE       0x1
3260
3261         union {
3262                 struct {
3263                         enum fc_host_event_code code;
3264                         u32 data;
3265                 } aen;
3266                 struct {
3267 #define QLA_IDC_ACK_REGS        7
3268                         uint16_t mb[QLA_IDC_ACK_REGS];
3269                 } idc_ack;
3270                 struct {
3271                         struct fc_port *fcport;
3272 #define QLA_LOGIO_LOGIN_RETRIED BIT_0
3273                         u16 data[2];
3274                 } logio;
3275                 struct {
3276                         u32 code;
3277 #define QLA_UEVENT_CODE_FW_DUMP 0
3278                 } uevent;
3279                 struct {
3280                         uint32_t        evtcode;
3281                         uint32_t        mbx[8];
3282                         uint32_t        count;
3283                 } aenfx;
3284                 struct {
3285                         srb_t *sp;
3286                 } iosb;
3287                 struct {
3288                         port_id_t id;
3289                 } gpnid;
3290                 struct {
3291                         port_id_t id;
3292                         u8 port_name[8];
3293                         u8 node_name[8];
3294                         void *pla;
3295                         u8 fc4_type;
3296                 } new_sess;
3297                 struct { /*Get PDB, Get Speed, update fcport, gnl, gidpn */
3298                         fc_port_t *fcport;
3299                         u8 opt;
3300                 } fcport;
3301                 struct {
3302                         fc_port_t *fcport;
3303                         u8 iocb[IOCB_SIZE];
3304                         int type;
3305                 } nack;
3306                 struct {
3307                         u8 fc4_type;
3308                         srb_t *sp;
3309                 } gpnft;
3310          } u;
3311 };
3312
3313 struct qla_chip_state_84xx {
3314         struct list_head list;
3315         struct kref kref;
3316
3317         void *bus;
3318         spinlock_t access_lock;
3319         struct mutex fw_update_mutex;
3320         uint32_t fw_update;
3321         uint32_t op_fw_version;
3322         uint32_t op_fw_size;
3323         uint32_t op_fw_seq_size;
3324         uint32_t diag_fw_version;
3325         uint32_t gold_fw_version;
3326 };
3327
3328 struct qla_dif_statistics {
3329         uint64_t dif_input_bytes;
3330         uint64_t dif_output_bytes;
3331         uint64_t dif_input_requests;
3332         uint64_t dif_output_requests;
3333         uint32_t dif_guard_err;
3334         uint32_t dif_ref_tag_err;
3335         uint32_t dif_app_tag_err;
3336 };
3337
3338 struct qla_statistics {
3339         uint32_t total_isp_aborts;
3340         uint64_t input_bytes;
3341         uint64_t output_bytes;
3342         uint64_t input_requests;
3343         uint64_t output_requests;
3344         uint32_t control_requests;
3345
3346         uint64_t jiffies_at_last_reset;
3347         uint32_t stat_max_pend_cmds;
3348         uint32_t stat_max_qfull_cmds_alloc;
3349         uint32_t stat_max_qfull_cmds_dropped;
3350
3351         struct qla_dif_statistics qla_dif_stats;
3352 };
3353
3354 struct bidi_statistics {
3355         unsigned long long io_count;
3356         unsigned long long transfer_bytes;
3357 };
3358
3359 struct qla_tc_param {
3360         struct scsi_qla_host *vha;
3361         uint32_t blk_sz;
3362         uint32_t bufflen;
3363         struct scatterlist *sg;
3364         struct scatterlist *prot_sg;
3365         struct crc_context *ctx;
3366         uint8_t *ctx_dsd_alloced;
3367 };
3368
3369 /* Multi queue support */
3370 #define MBC_INITIALIZE_MULTIQ 0x1f
3371 #define QLA_QUE_PAGE 0X1000
3372 #define QLA_MQ_SIZE 32
3373 #define QLA_MAX_QUEUES 256
3374 #define ISP_QUE_REG(ha, id) \
3375         ((ha->mqenable || IS_QLA83XX(ha) || \
3376           IS_QLA27XX(ha) || IS_QLA28XX(ha)) ? \
3377          ((void __iomem *)ha->mqiobase + (QLA_QUE_PAGE * id)) :\
3378          ((void __iomem *)ha->iobase))
3379 #define QLA_REQ_QUE_ID(tag) \
3380         ((tag < QLA_MAX_QUEUES && tag > 0) ? tag : 0)
3381 #define QLA_DEFAULT_QUE_QOS 5
3382 #define QLA_PRECONFIG_VPORTS 32
3383 #define QLA_MAX_VPORTS_QLA24XX  128
3384 #define QLA_MAX_VPORTS_QLA25XX  256
3385
3386 struct qla_tgt_counters {
3387         uint64_t qla_core_sbt_cmd;
3388         uint64_t core_qla_que_buf;
3389         uint64_t qla_core_ret_ctio;
3390         uint64_t core_qla_snd_status;
3391         uint64_t qla_core_ret_sta_ctio;
3392         uint64_t core_qla_free_cmd;
3393         uint64_t num_q_full_sent;
3394         uint64_t num_alloc_iocb_failed;
3395         uint64_t num_term_xchg_sent;
3396 };
3397
3398 struct qla_qpair;
3399
3400 /* Response queue data structure */
3401 struct rsp_que {
3402         dma_addr_t  dma;
3403         response_t *ring;
3404         response_t *ring_ptr;
3405         uint32_t __iomem *rsp_q_in;     /* FWI2-capable only. */
3406         uint32_t __iomem *rsp_q_out;
3407         uint16_t  ring_index;
3408         uint16_t  out_ptr;
3409         uint16_t  *in_ptr;              /* queue shadow in index */
3410         uint16_t  length;
3411         uint16_t  options;
3412         uint16_t  rid;
3413         uint16_t  id;
3414         uint16_t  vp_idx;
3415         struct qla_hw_data *hw;
3416         struct qla_msix_entry *msix;
3417         struct req_que *req;
3418         srb_t *status_srb; /* status continuation entry */
3419         struct qla_qpair *qpair;
3420
3421         dma_addr_t  dma_fx00;
3422         response_t *ring_fx00;
3423         uint16_t  length_fx00;
3424         uint8_t rsp_pkt[REQUEST_ENTRY_SIZE];
3425 };
3426
3427 /* Request queue data structure */
3428 struct req_que {
3429         dma_addr_t  dma;
3430         request_t *ring;
3431         request_t *ring_ptr;
3432         uint32_t __iomem *req_q_in;     /* FWI2-capable only. */
3433         uint32_t __iomem *req_q_out;
3434         uint16_t  ring_index;
3435         uint16_t  in_ptr;
3436         uint16_t  *out_ptr;             /* queue shadow out index */
3437         uint16_t  cnt;
3438         uint16_t  length;
3439         uint16_t  options;
3440         uint16_t  rid;
3441         uint16_t  id;
3442         uint16_t  qos;
3443         uint16_t  vp_idx;
3444         struct rsp_que *rsp;
3445         srb_t **outstanding_cmds;
3446         uint32_t current_outstanding_cmd;
3447         uint16_t num_outstanding_cmds;
3448         int max_q_depth;
3449
3450         dma_addr_t  dma_fx00;
3451         request_t *ring_fx00;
3452         uint16_t  length_fx00;
3453         uint8_t req_pkt[REQUEST_ENTRY_SIZE];
3454 };
3455
3456 /*Queue pair data structure */
3457 struct qla_qpair {
3458         spinlock_t qp_lock;
3459         atomic_t ref_count;
3460         uint32_t lun_cnt;
3461         /*
3462          * For qpair 0, qp_lock_ptr will point at hardware_lock due to
3463          * legacy code. For other Qpair(s), it will point at qp_lock.
3464          */
3465         spinlock_t *qp_lock_ptr;
3466         struct scsi_qla_host *vha;
3467         u32 chip_reset;
3468
3469         /* distill these fields down to 'online=0/1'
3470          * ha->flags.eeh_busy
3471          * ha->flags.pci_channel_io_perm_failure
3472          * base_vha->loop_state
3473          */
3474         uint32_t online:1;
3475         /* move vha->flags.difdix_supported here */
3476         uint32_t difdix_supported:1;
3477         uint32_t delete_in_progress:1;
3478         uint32_t fw_started:1;
3479         uint32_t enable_class_2:1;
3480         uint32_t enable_explicit_conf:1;
3481         uint32_t use_shadow_reg:1;
3482
3483         uint16_t id;                    /* qp number used with FW */
3484         uint16_t vp_idx;                /* vport ID */
3485         mempool_t *srb_mempool;
3486
3487         struct pci_dev  *pdev;
3488         void (*reqq_start_iocbs)(struct qla_qpair *);
3489
3490         /* to do: New driver: move queues to here instead of pointers */
3491         struct req_que *req;
3492         struct rsp_que *rsp;
3493         struct atio_que *atio;
3494         struct qla_msix_entry *msix; /* point to &ha->msix_entries[x] */
3495         struct qla_hw_data *hw;
3496         struct work_struct q_work;
3497         struct list_head qp_list_elem; /* vha->qp_list */
3498         struct list_head hints_list;
3499         uint16_t cpuid;
3500         uint16_t retry_term_cnt;
3501         uint32_t retry_term_exchg_addr;
3502         uint64_t retry_term_jiff;
3503         struct qla_tgt_counters tgt_counters;
3504 };
3505
3506 /* Place holder for FW buffer parameters */
3507 struct qlfc_fw {
3508         void *fw_buf;
3509         dma_addr_t fw_dma;
3510         uint32_t len;
3511 };
3512
3513 struct scsi_qlt_host {
3514         void *target_lport_ptr;
3515         struct mutex tgt_mutex;
3516         struct mutex tgt_host_action_mutex;
3517         struct qla_tgt *qla_tgt;
3518 };
3519
3520 struct qlt_hw_data {
3521         /* Protected by hw lock */
3522         uint32_t node_name_set:1;
3523
3524         dma_addr_t atio_dma;    /* Physical address. */
3525         struct atio *atio_ring; /* Base virtual address */
3526         struct atio *atio_ring_ptr;     /* Current address. */
3527         uint16_t atio_ring_index; /* Current index. */
3528         uint16_t atio_q_length;
3529         uint32_t __iomem *atio_q_in;
3530         uint32_t __iomem *atio_q_out;
3531
3532         struct qla_tgt_func_tmpl *tgt_ops;
3533         struct qla_tgt_vp_map *tgt_vp_map;
3534
3535         int saved_set;
3536         uint16_t saved_exchange_count;
3537         uint32_t saved_firmware_options_1;
3538         uint32_t saved_firmware_options_2;
3539         uint32_t saved_firmware_options_3;
3540         uint8_t saved_firmware_options[2];
3541         uint8_t saved_add_firmware_options[2];
3542
3543         uint8_t tgt_node_name[WWN_SIZE];
3544
3545         struct dentry *dfs_tgt_sess;
3546         struct dentry *dfs_tgt_port_database;
3547         struct dentry *dfs_naqp;
3548
3549         struct list_head q_full_list;
3550         uint32_t num_pend_cmds;
3551         uint32_t num_qfull_cmds_alloc;
3552         uint32_t num_qfull_cmds_dropped;
3553         spinlock_t q_full_lock;
3554         uint32_t leak_exchg_thresh_hold;
3555         spinlock_t sess_lock;
3556         int num_act_qpairs;
3557 #define DEFAULT_NAQP 2
3558         spinlock_t atio_lock ____cacheline_aligned;
3559         struct btree_head32 host_map;
3560 };
3561
3562 #define MAX_QFULL_CMDS_ALLOC    8192
3563 #define Q_FULL_THRESH_HOLD_PERCENT 90
3564 #define Q_FULL_THRESH_HOLD(ha) \
3565         ((ha->cur_fw_xcb_count/100) * Q_FULL_THRESH_HOLD_PERCENT)
3566
3567 #define LEAK_EXCHG_THRESH_HOLD_PERCENT 75       /* 75 percent */
3568
3569 /*
3570  * Qlogic host adapter specific data structure.
3571 */
3572 struct qla_hw_data {
3573         struct pci_dev  *pdev;
3574         /* SRB cache. */
3575 #define SRB_MIN_REQ     128
3576         mempool_t       *srb_mempool;
3577
3578         volatile struct {
3579                 uint32_t        mbox_int                :1;
3580                 uint32_t        mbox_busy               :1;
3581                 uint32_t        disable_risc_code_load  :1;
3582                 uint32_t        enable_64bit_addressing :1;
3583                 uint32_t        enable_lip_reset        :1;
3584                 uint32_t        enable_target_reset     :1;
3585                 uint32_t        enable_lip_full_login   :1;
3586                 uint32_t        enable_led_scheme       :1;
3587
3588                 uint32_t        msi_enabled             :1;
3589                 uint32_t        msix_enabled            :1;
3590                 uint32_t        disable_serdes          :1;
3591                 uint32_t        gpsc_supported          :1;
3592                 uint32_t        npiv_supported          :1;
3593                 uint32_t        pci_channel_io_perm_failure     :1;
3594                 uint32_t        fce_enabled             :1;
3595                 uint32_t        fac_supported           :1;
3596
3597                 uint32_t        chip_reset_done         :1;
3598                 uint32_t        running_gold_fw         :1;
3599                 uint32_t        eeh_busy                :1;
3600                 uint32_t        disable_msix_handshake  :1;
3601                 uint32_t        fcp_prio_enabled        :1;
3602                 uint32_t        isp82xx_fw_hung:1;
3603                 uint32_t        nic_core_hung:1;
3604
3605                 uint32_t        quiesce_owner:1;
3606                 uint32_t        nic_core_reset_hdlr_active:1;
3607                 uint32_t        nic_core_reset_owner:1;
3608                 uint32_t        isp82xx_no_md_cap:1;
3609                 uint32_t        host_shutting_down:1;
3610                 uint32_t        idc_compl_status:1;
3611                 uint32_t        mr_reset_hdlr_active:1;
3612                 uint32_t        mr_intr_valid:1;
3613
3614                 uint32_t        dport_enabled:1;
3615                 uint32_t        fawwpn_enabled:1;
3616                 uint32_t        exlogins_enabled:1;
3617                 uint32_t        exchoffld_enabled:1;
3618
3619                 uint32_t        lip_ae:1;
3620                 uint32_t        n2n_ae:1;
3621                 uint32_t        fw_started:1;
3622                 uint32_t        fw_init_done:1;
3623
3624                 uint32_t        detected_lr_sfp:1;
3625                 uint32_t        using_lr_setting:1;
3626                 uint32_t        rida_fmt2:1;
3627                 uint32_t        purge_mbox:1;
3628                 uint32_t        n2n_bigger:1;
3629                 uint32_t        secure_adapter:1;
3630                 uint32_t        secure_fw:1;
3631         } flags;
3632
3633         uint16_t max_exchg;
3634         uint16_t long_range_distance;   /* 32G & above */
3635 #define LR_DISTANCE_5K  1
3636 #define LR_DISTANCE_10K 0
3637
3638         /* This spinlock is used to protect "io transactions", you must
3639         * acquire it before doing any IO to the card, eg with RD_REG*() and
3640         * WRT_REG*() for the duration of your entire commandtransaction.
3641         *
3642         * This spinlock is of lower priority than the io request lock.
3643         */
3644
3645         spinlock_t      hardware_lock ____cacheline_aligned;
3646         int             bars;
3647         int             mem_only;
3648         device_reg_t *iobase;           /* Base I/O address */
3649         resource_size_t pio_address;
3650
3651 #define MIN_IOBASE_LEN          0x100
3652         dma_addr_t              bar0_hdl;
3653
3654         void __iomem *cregbase;
3655         dma_addr_t              bar2_hdl;
3656 #define BAR0_LEN_FX00                   (1024 * 1024)
3657 #define BAR2_LEN_FX00                   (128 * 1024)
3658
3659         uint32_t                rqstq_intr_code;
3660         uint32_t                mbx_intr_code;
3661         uint32_t                req_que_len;
3662         uint32_t                rsp_que_len;
3663         uint32_t                req_que_off;
3664         uint32_t                rsp_que_off;
3665
3666         /* Multi queue data structs */
3667         device_reg_t *mqiobase;
3668         device_reg_t *msixbase;
3669         uint16_t        msix_count;
3670         uint8_t         mqenable;
3671         struct req_que **req_q_map;
3672         struct rsp_que **rsp_q_map;
3673         struct qla_qpair **queue_pair_map;
3674         unsigned long req_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
3675         unsigned long rsp_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
3676         unsigned long qpair_qid_map[(QLA_MAX_QUEUES / 8)
3677                 / sizeof(unsigned long)];
3678         uint8_t         max_req_queues;
3679         uint8_t         max_rsp_queues;
3680         uint8_t         max_qpairs;
3681         uint8_t         num_qpairs;
3682         struct qla_qpair *base_qpair;
3683         struct qla_npiv_entry *npiv_info;
3684         uint16_t        nvram_npiv_size;
3685
3686         uint16_t        switch_cap;
3687 #define FLOGI_SEQ_DEL           BIT_8
3688 #define FLOGI_MID_SUPPORT       BIT_10
3689 #define FLOGI_VSAN_SUPPORT      BIT_12
3690 #define FLOGI_SP_SUPPORT        BIT_13
3691
3692         uint8_t         port_no;                /* Physical port of adapter */
3693         uint8_t         exch_starvation;
3694
3695         /* Timeout timers. */
3696         uint8_t         loop_down_abort_time;    /* port down timer */
3697         atomic_t        loop_down_timer;         /* loop down timer */
3698         uint8_t         link_down_timeout;       /* link down timeout */
3699         uint16_t        max_loop_id;
3700         uint16_t        max_fibre_devices;      /* Maximum number of targets */
3701
3702         uint16_t        fb_rev;
3703         uint16_t        min_external_loopid;    /* First external loop Id */
3704
3705 #define PORT_SPEED_UNKNOWN 0xFFFF
3706 #define PORT_SPEED_1GB  0x00
3707 #define PORT_SPEED_2GB  0x01
3708 #define PORT_SPEED_AUTO 0x02
3709 #define PORT_SPEED_4GB  0x03
3710 #define PORT_SPEED_8GB  0x04
3711 #define PORT_SPEED_16GB 0x05
3712 #define PORT_SPEED_32GB 0x06
3713 #define PORT_SPEED_64GB 0x07
3714 #define PORT_SPEED_10GB 0x13
3715         uint16_t        link_data_rate;         /* F/W operating speed */
3716         uint16_t        set_data_rate;          /* Set by user */
3717
3718         uint8_t         current_topology;
3719         uint8_t         prev_topology;
3720 #define ISP_CFG_NL      1
3721 #define ISP_CFG_N       2
3722 #define ISP_CFG_FL      4
3723 #define ISP_CFG_F       8
3724
3725         uint8_t         operating_mode;         /* F/W operating mode */
3726 #define LOOP      0
3727 #define P2P       1
3728 #define LOOP_P2P  2
3729 #define P2P_LOOP  3
3730         uint8_t         interrupts_on;
3731         uint32_t        isp_abort_cnt;
3732 #define PCI_DEVICE_ID_QLOGIC_ISP2532    0x2532
3733 #define PCI_DEVICE_ID_QLOGIC_ISP8432    0x8432
3734 #define PCI_DEVICE_ID_QLOGIC_ISP8001    0x8001
3735 #define PCI_DEVICE_ID_QLOGIC_ISP8031    0x8031
3736 #define PCI_DEVICE_ID_QLOGIC_ISP2031    0x2031
3737 #define PCI_DEVICE_ID_QLOGIC_ISP2071    0x2071
3738 #define PCI_DEVICE_ID_QLOGIC_ISP2271    0x2271
3739 #define PCI_DEVICE_ID_QLOGIC_ISP2261    0x2261
3740 #define PCI_DEVICE_ID_QLOGIC_ISP2061    0x2061
3741 #define PCI_DEVICE_ID_QLOGIC_ISP2081    0x2081
3742 #define PCI_DEVICE_ID_QLOGIC_ISP2089    0x2089
3743 #define PCI_DEVICE_ID_QLOGIC_ISP2281    0x2281
3744 #define PCI_DEVICE_ID_QLOGIC_ISP2289    0x2289
3745
3746         uint32_t        isp_type;
3747 #define DT_ISP2100                      BIT_0
3748 #define DT_ISP2200                      BIT_1
3749 #define DT_ISP2300                      BIT_2
3750 #define DT_ISP2312                      BIT_3
3751 #define DT_ISP2322                      BIT_4
3752 #define DT_ISP6312                      BIT_5
3753 #define DT_ISP6322                      BIT_6
3754 #define DT_ISP2422                      BIT_7
3755 #define DT_ISP2432                      BIT_8
3756 #define DT_ISP5422                      BIT_9
3757 #define DT_ISP5432                      BIT_10
3758 #define DT_ISP2532                      BIT_11
3759 #define DT_ISP8432                      BIT_12
3760 #define DT_ISP8001                      BIT_13
3761 #define DT_ISP8021                      BIT_14
3762 #define DT_ISP2031                      BIT_15
3763 #define DT_ISP8031                      BIT_16
3764 #define DT_ISPFX00                      BIT_17
3765 #define DT_ISP8044                      BIT_18
3766 #define DT_ISP2071                      BIT_19
3767 #define DT_ISP2271                      BIT_20
3768 #define DT_ISP2261                      BIT_21
3769 #define DT_ISP2061                      BIT_22
3770 #define DT_ISP2081                      BIT_23
3771 #define DT_ISP2089                      BIT_24
3772 #define DT_ISP2281                      BIT_25
3773 #define DT_ISP2289                      BIT_26
3774 #define DT_ISP_LAST                     (DT_ISP2289 << 1)
3775
3776         uint32_t        device_type;
3777 #define DT_T10_PI                       BIT_25
3778 #define DT_IIDMA                        BIT_26
3779 #define DT_FWI2                         BIT_27
3780 #define DT_ZIO_SUPPORTED                BIT_28
3781 #define DT_OEM_001                      BIT_29
3782 #define DT_ISP2200A                     BIT_30
3783 #define DT_EXTENDED_IDS                 BIT_31
3784
3785 #define DT_MASK(ha)     ((ha)->isp_type & (DT_ISP_LAST - 1))
3786 #define IS_QLA2100(ha)  (DT_MASK(ha) & DT_ISP2100)
3787 #define IS_QLA2200(ha)  (DT_MASK(ha) & DT_ISP2200)
3788 #define IS_QLA2300(ha)  (DT_MASK(ha) & DT_ISP2300)
3789 #define IS_QLA2312(ha)  (DT_MASK(ha) & DT_ISP2312)
3790 #define IS_QLA2322(ha)  (DT_MASK(ha) & DT_ISP2322)
3791 #define IS_QLA6312(ha)  (DT_MASK(ha) & DT_ISP6312)
3792 #define IS_QLA6322(ha)  (DT_MASK(ha) & DT_ISP6322)
3793 #define IS_QLA2422(ha)  (DT_MASK(ha) & DT_ISP2422)
3794 #define IS_QLA2432(ha)  (DT_MASK(ha) & DT_ISP2432)
3795 #define IS_QLA5422(ha)  (DT_MASK(ha) & DT_ISP5422)
3796 #define IS_QLA5432(ha)  (DT_MASK(ha) & DT_ISP5432)
3797 #define IS_QLA2532(ha)  (DT_MASK(ha) & DT_ISP2532)
3798 #define IS_QLA8432(ha)  (DT_MASK(ha) & DT_ISP8432)
3799 #define IS_QLA8001(ha)  (DT_MASK(ha) & DT_ISP8001)
3800 #define IS_QLA81XX(ha)  (IS_QLA8001(ha))
3801 #define IS_QLA82XX(ha)  (DT_MASK(ha) & DT_ISP8021)
3802 #define IS_QLA8044(ha)  (DT_MASK(ha) & DT_ISP8044)
3803 #define IS_QLA2031(ha)  (DT_MASK(ha) & DT_ISP2031)
3804 #define IS_QLA8031(ha)  (DT_MASK(ha) & DT_ISP8031)
3805 #define IS_QLAFX00(ha)  (DT_MASK(ha) & DT_ISPFX00)
3806 #define IS_QLA2071(ha)  (DT_MASK(ha) & DT_ISP2071)
3807 #define IS_QLA2271(ha)  (DT_MASK(ha) & DT_ISP2271)
3808 #define IS_QLA2261(ha)  (DT_MASK(ha) & DT_ISP2261)
3809 #define IS_QLA2081(ha)  (DT_MASK(ha) & DT_ISP2081)
3810 #define IS_QLA2281(ha)  (DT_MASK(ha) & DT_ISP2281)
3811
3812 #define IS_QLA23XX(ha)  (IS_QLA2300(ha) || IS_QLA2312(ha) || IS_QLA2322(ha) || \
3813                         IS_QLA6312(ha) || IS_QLA6322(ha))
3814 #define IS_QLA24XX(ha)  (IS_QLA2422(ha) || IS_QLA2432(ha))
3815 #define IS_QLA54XX(ha)  (IS_QLA5422(ha) || IS_QLA5432(ha))
3816 #define IS_QLA25XX(ha)  (IS_QLA2532(ha))
3817 #define IS_QLA83XX(ha)  (IS_QLA2031(ha) || IS_QLA8031(ha))
3818 #define IS_QLA84XX(ha)  (IS_QLA8432(ha))
3819 #define IS_QLA27XX(ha)  (IS_QLA2071(ha) || IS_QLA2271(ha) || IS_QLA2261(ha))
3820 #define IS_QLA28XX(ha)  (IS_QLA2081(ha) || IS_QLA2281(ha))
3821 #define IS_QLA24XX_TYPE(ha)     (IS_QLA24XX(ha) || IS_QLA54XX(ha) || \
3822                                 IS_QLA84XX(ha))
3823 #define IS_CNA_CAPABLE(ha)      (IS_QLA81XX(ha) || IS_QLA82XX(ha) || \
3824                                 IS_QLA8031(ha) || IS_QLA8044(ha))
3825 #define IS_P3P_TYPE(ha)         (IS_QLA82XX(ha) || IS_QLA8044(ha))
3826 #define IS_QLA2XXX_MIDTYPE(ha)  (IS_QLA24XX(ha) || IS_QLA84XX(ha) || \
3827                                 IS_QLA25XX(ha) || IS_QLA81XX(ha) || \
3828                                 IS_QLA82XX(ha) || IS_QLA83XX(ha) || \
3829                                 IS_QLA8044(ha) || IS_QLA27XX(ha) || \
3830                                 IS_QLA28XX(ha))
3831 #define IS_MSIX_NACK_CAPABLE(ha) (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
3832                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
3833 #define IS_NOPOLLING_TYPE(ha)   (IS_QLA81XX(ha) && (ha)->flags.msix_enabled)
3834 #define IS_FAC_REQUIRED(ha)     (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
3835                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
3836 #define IS_NOCACHE_VPD_TYPE(ha) (IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
3837                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
3838 #define IS_ALOGIO_CAPABLE(ha)   (IS_QLA23XX(ha) || IS_FWI2_CAPABLE(ha))
3839
3840 #define IS_T10_PI_CAPABLE(ha)   ((ha)->device_type & DT_T10_PI)
3841 #define IS_IIDMA_CAPABLE(ha)    ((ha)->device_type & DT_IIDMA)
3842 #define IS_FWI2_CAPABLE(ha)     ((ha)->device_type & DT_FWI2)
3843 #define IS_ZIO_SUPPORTED(ha)    ((ha)->device_type & DT_ZIO_SUPPORTED)
3844 #define IS_OEM_001(ha)          ((ha)->device_type & DT_OEM_001)
3845 #define HAS_EXTENDED_IDS(ha)    ((ha)->device_type & DT_EXTENDED_IDS)
3846 #define IS_CT6_SUPPORTED(ha)    ((ha)->device_type & DT_CT6_SUPPORTED)
3847 #define IS_MQUE_CAPABLE(ha)     ((ha)->mqenable || IS_QLA83XX(ha) || \
3848                                 IS_QLA27XX(ha) || IS_QLA28XX(ha))
3849 #define IS_BIDI_CAPABLE(ha) \
3850     (IS_QLA25XX(ha) || IS_QLA2031(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
3851 /* Bit 21 of fw_attributes decides the MCTP capabilities */
3852 #define IS_MCTP_CAPABLE(ha)     (IS_QLA2031(ha) && \
3853                                 ((ha)->fw_attributes_ext[0] & BIT_0))
3854 #define IS_PI_UNINIT_CAPABLE(ha)        (IS_QLA83XX(ha) || IS_QLA27XX(ha))
3855 #define IS_PI_IPGUARD_CAPABLE(ha)       (IS_QLA83XX(ha) || IS_QLA27XX(ha))
3856 #define IS_PI_DIFB_DIX0_CAPABLE(ha)     (0)
3857 #define IS_PI_SPLIT_DET_CAPABLE_HBA(ha) (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
3858                                         IS_QLA28XX(ha))
3859 #define IS_PI_SPLIT_DET_CAPABLE(ha)     (IS_PI_SPLIT_DET_CAPABLE_HBA(ha) && \
3860     (((ha)->fw_attributes_h << 16 | (ha)->fw_attributes) & BIT_22))
3861 #define IS_ATIO_MSIX_CAPABLE(ha) (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
3862                                 IS_QLA28XX(ha))
3863 #define IS_TGT_MODE_CAPABLE(ha) (ha->tgt.atio_q_length)
3864 #define IS_SHADOW_REG_CAPABLE(ha)  (IS_QLA27XX(ha) || IS_QLA28XX(ha))
3865 #define IS_DPORT_CAPABLE(ha)  (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
3866                                 IS_QLA28XX(ha))
3867 #define IS_FAWWN_CAPABLE(ha)    (IS_QLA83XX(ha) || IS_QLA27XX(ha) || \
3868                                 IS_QLA28XX(ha))
3869 #define IS_EXCHG_OFFLD_CAPABLE(ha) \
3870         (IS_QLA81XX(ha) || IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
3871 #define IS_EXLOGIN_OFFLD_CAPABLE(ha) \
3872         (IS_QLA25XX(ha) || IS_QLA81XX(ha) || IS_QLA83XX(ha) || \
3873          IS_QLA27XX(ha) || IS_QLA28XX(ha))
3874 #define USE_ASYNC_SCAN(ha) (IS_QLA25XX(ha) || IS_QLA81XX(ha) ||\
3875         IS_QLA83XX(ha) || IS_QLA27XX(ha) || IS_QLA28XX(ha))
3876
3877         /* HBA serial number */
3878         uint8_t         serial0;
3879         uint8_t         serial1;
3880         uint8_t         serial2;
3881
3882         /* NVRAM configuration data */
3883 #define MAX_NVRAM_SIZE  4096
3884 #define VPD_OFFSET      MAX_NVRAM_SIZE / 2
3885         uint16_t        nvram_size;
3886         uint16_t        nvram_base;
3887         void            *nvram;
3888         uint16_t        vpd_size;
3889         uint16_t        vpd_base;
3890         void            *vpd;
3891
3892         uint16_t        loop_reset_delay;
3893         uint8_t         retry_count;
3894         uint8_t         login_timeout;
3895         uint16_t        r_a_tov;
3896         int             port_down_retry_count;
3897         uint8_t         mbx_count;
3898         uint8_t         aen_mbx_count;
3899         atomic_t        num_pend_mbx_stage1;
3900         atomic_t        num_pend_mbx_stage2;
3901         atomic_t        num_pend_mbx_stage3;
3902         uint16_t        frame_payload_size;
3903
3904         uint32_t        login_retry_count;
3905         /* SNS command interfaces. */
3906         ms_iocb_entry_t         *ms_iocb;
3907         dma_addr_t              ms_iocb_dma;
3908         struct ct_sns_pkt       *ct_sns;
3909         dma_addr_t              ct_sns_dma;
3910         /* SNS command interfaces for 2200. */
3911         struct sns_cmd_pkt      *sns_cmd;
3912         dma_addr_t              sns_cmd_dma;
3913
3914 #define SFP_DEV_SIZE    512
3915 #define SFP_BLOCK_SIZE  64
3916         void            *sfp_data;
3917         dma_addr_t      sfp_data_dma;
3918
3919         void            *flt;
3920         dma_addr_t      flt_dma;
3921
3922 #define XGMAC_DATA_SIZE 4096
3923         void            *xgmac_data;
3924         dma_addr_t      xgmac_data_dma;
3925
3926 #define DCBX_TLV_DATA_SIZE 4096
3927         void            *dcbx_tlv;
3928         dma_addr_t      dcbx_tlv_dma;
3929
3930         struct task_struct      *dpc_thread;
3931         uint8_t dpc_active;                  /* DPC routine is active */
3932
3933         dma_addr_t      gid_list_dma;
3934         struct gid_list_info *gid_list;
3935         int             gid_list_info_size;
3936
3937         /* Small DMA pool allocations -- maximum 256 bytes in length. */
3938 #define DMA_POOL_SIZE   256
3939         struct dma_pool *s_dma_pool;
3940
3941         dma_addr_t      init_cb_dma;
3942         init_cb_t       *init_cb;
3943         int             init_cb_size;
3944         dma_addr_t      ex_init_cb_dma;
3945         struct ex_init_cb_81xx *ex_init_cb;
3946
3947         void            *async_pd;
3948         dma_addr_t      async_pd_dma;
3949
3950 #define ENABLE_EXTENDED_LOGIN   BIT_7
3951
3952         /* Extended Logins  */
3953         void            *exlogin_buf;
3954         dma_addr_t      exlogin_buf_dma;
3955         int             exlogin_size;
3956
3957 #define ENABLE_EXCHANGE_OFFLD   BIT_2
3958
3959         /* Exchange Offload */
3960         void            *exchoffld_buf;
3961         dma_addr_t      exchoffld_buf_dma;
3962         int             exchoffld_size;
3963         int             exchoffld_count;
3964
3965         /* n2n */
3966         struct els_plogi_payload plogi_els_payld;
3967
3968         void            *swl;
3969
3970         /* These are used by mailbox operations. */
3971         uint16_t mailbox_out[MAILBOX_REGISTER_COUNT];
3972         uint32_t mailbox_out32[MAILBOX_REGISTER_COUNT];
3973         uint32_t aenmb[AEN_MAILBOX_REGISTER_COUNT_FX00];
3974
3975         mbx_cmd_t       *mcp;
3976         struct mbx_cmd_32       *mcp32;
3977
3978         unsigned long   mbx_cmd_flags;
3979 #define MBX_INTERRUPT           1
3980 #define MBX_INTR_WAIT           2
3981 #define MBX_UPDATE_FLASH_ACTIVE 3
3982
3983         struct mutex vport_lock;        /* Virtual port synchronization */
3984         spinlock_t vport_slock; /* order is hardware_lock, then vport_slock */
3985         struct mutex mq_lock;        /* multi-queue synchronization */
3986         struct completion mbx_cmd_comp; /* Serialize mbx access */
3987         struct completion mbx_intr_comp;  /* Used for completion notification */
3988         struct completion dcbx_comp;    /* For set port config notification */
3989         struct completion lb_portup_comp; /* Used to wait for link up during
3990                                            * loopback */
3991 #define DCBX_COMP_TIMEOUT       20
3992 #define LB_PORTUP_COMP_TIMEOUT  10
3993
3994         int notify_dcbx_comp;
3995         int notify_lb_portup_comp;
3996         struct mutex selflogin_lock;
3997
3998         /* Basic firmware related information. */
3999         uint16_t        fw_major_version;
4000         uint16_t        fw_minor_version;
4001         uint16_t        fw_subminor_version;
4002         uint16_t        fw_attributes;
4003         uint16_t        fw_attributes_h;
4004 #define FW_ATTR_H_NVME_FBURST   BIT_1
4005 #define FW_ATTR_H_NVME          BIT_10
4006 #define FW_ATTR_H_NVME_UPDATED  BIT_14
4007
4008         uint16_t        fw_attributes_ext[2];
4009         uint32_t        fw_memory_size;
4010         uint32_t        fw_transfer_size;
4011         uint32_t        fw_srisc_address;
4012 #define RISC_START_ADDRESS_2100 0x1000
4013 #define RISC_START_ADDRESS_2300 0x800
4014 #define RISC_START_ADDRESS_2400 0x100000
4015
4016         uint16_t        orig_fw_tgt_xcb_count;
4017         uint16_t        cur_fw_tgt_xcb_count;
4018         uint16_t        orig_fw_xcb_count;
4019         uint16_t        cur_fw_xcb_count;
4020         uint16_t        orig_fw_iocb_count;
4021         uint16_t        cur_fw_iocb_count;
4022         uint16_t        fw_max_fcf_count;
4023
4024         uint32_t        fw_shared_ram_start;
4025         uint32_t        fw_shared_ram_end;
4026         uint32_t        fw_ddr_ram_start;
4027         uint32_t        fw_ddr_ram_end;
4028
4029         uint16_t        fw_options[16];         /* slots: 1,2,3,10,11 */
4030         uint8_t         fw_seriallink_options[4];
4031         uint16_t        fw_seriallink_options24[4];
4032
4033         uint8_t         serdes_version[3];
4034         uint8_t         mpi_version[3];
4035         uint32_t        mpi_capabilities;
4036         uint8_t         phy_version[3];
4037         uint8_t         pep_version[3];
4038
4039         /* Firmware dump template */
4040         struct fwdt {
4041                 void *template;
4042                 ulong length;
4043                 ulong dump_size;
4044         } fwdt[2];
4045         struct qla2xxx_fw_dump *fw_dump;
4046         uint32_t        fw_dump_len;
4047         u32             fw_dump_alloc_len;
4048         bool            fw_dumped;
4049         bool            fw_dump_mpi;
4050         unsigned long   fw_dump_cap_flags;
4051 #define RISC_PAUSE_CMPL         0
4052 #define DMA_SHUTDOWN_CMPL       1
4053 #define ISP_RESET_CMPL          2
4054 #define RISC_RDY_AFT_RESET      3
4055 #define RISC_SRAM_DUMP_CMPL     4
4056 #define RISC_EXT_MEM_DUMP_CMPL  5
4057 #define ISP_MBX_RDY             6
4058 #define ISP_SOFT_RESET_CMPL     7
4059         int             fw_dump_reading;
4060         int             prev_minidump_failed;
4061         dma_addr_t      eft_dma;
4062         void            *eft;
4063 /* Current size of mctp dump is 0x086064 bytes */
4064 #define MCTP_DUMP_SIZE  0x086064
4065         dma_addr_t      mctp_dump_dma;
4066         void            *mctp_dump;
4067         int             mctp_dumped;
4068         int             mctp_dump_reading;
4069         uint32_t        chain_offset;
4070         struct dentry *dfs_dir;
4071         struct dentry *dfs_fce;
4072         struct dentry *dfs_tgt_counters;
4073         struct dentry *dfs_fw_resource_cnt;
4074
4075         dma_addr_t      fce_dma;
4076         void            *fce;
4077         uint32_t        fce_bufs;
4078         uint16_t        fce_mb[8];
4079         uint64_t        fce_wr, fce_rd;
4080         struct mutex    fce_mutex;
4081
4082         uint32_t        pci_attr;
4083         uint16_t        chip_revision;
4084
4085         uint16_t        product_id[4];
4086
4087         uint8_t         model_number[16+1];
4088         char            model_desc[80];
4089         uint8_t         adapter_id[16+1];
4090
4091         /* Option ROM information. */
4092         char            *optrom_buffer;
4093         uint32_t        optrom_size;
4094         int             optrom_state;
4095 #define QLA_SWAITING    0
4096 #define QLA_SREADING    1
4097 #define QLA_SWRITING    2
4098         uint32_t        optrom_region_start;
4099         uint32_t        optrom_region_size;
4100         struct mutex    optrom_mutex;
4101
4102 /* PCI expansion ROM image information. */
4103 #define ROM_CODE_TYPE_BIOS      0
4104 #define ROM_CODE_TYPE_FCODE     1
4105 #define ROM_CODE_TYPE_EFI       3
4106         uint8_t         bios_revision[2];
4107         uint8_t         efi_revision[2];
4108         uint8_t         fcode_revision[16];
4109         uint32_t        fw_revision[4];
4110
4111         uint32_t        gold_fw_version[4];
4112
4113         /* Offsets for flash/nvram access (set to ~0 if not used). */
4114         uint32_t        flash_conf_off;
4115         uint32_t        flash_data_off;
4116         uint32_t        nvram_conf_off;
4117         uint32_t        nvram_data_off;
4118
4119         uint32_t        fdt_wrt_disable;
4120         uint32_t        fdt_wrt_enable;
4121         uint32_t        fdt_erase_cmd;
4122         uint32_t        fdt_block_size;
4123         uint32_t        fdt_unprotect_sec_cmd;
4124         uint32_t        fdt_protect_sec_cmd;
4125         uint32_t        fdt_wrt_sts_reg_cmd;
4126
4127         struct {
4128                 uint32_t        flt_region_flt;
4129                 uint32_t        flt_region_fdt;
4130                 uint32_t        flt_region_boot;
4131                 uint32_t        flt_region_boot_sec;
4132                 uint32_t        flt_region_fw;
4133                 uint32_t        flt_region_fw_sec;
4134                 uint32_t        flt_region_vpd_nvram;
4135                 uint32_t        flt_region_vpd_nvram_sec;
4136                 uint32_t        flt_region_vpd;
4137                 uint32_t        flt_region_vpd_sec;
4138                 uint32_t        flt_region_nvram;
4139                 uint32_t        flt_region_nvram_sec;
4140                 uint32_t        flt_region_npiv_conf;
4141                 uint32_t        flt_region_gold_fw;
4142                 uint32_t        flt_region_fcp_prio;
4143                 uint32_t        flt_region_bootload;
4144                 uint32_t        flt_region_img_status_pri;
4145                 uint32_t        flt_region_img_status_sec;
4146                 uint32_t        flt_region_aux_img_status_pri;
4147                 uint32_t        flt_region_aux_img_status_sec;
4148         };
4149         uint8_t         active_image;
4150
4151         /* Needed for BEACON */
4152         uint16_t        beacon_blink_led;
4153         uint8_t         beacon_color_state;
4154 #define QLA_LED_GRN_ON          0x01
4155 #define QLA_LED_YLW_ON          0x02
4156 #define QLA_LED_ABR_ON          0x04
4157 #define QLA_LED_ALL_ON          0x07    /* yellow, green, amber. */
4158                                         /* ISP2322: red, green, amber. */
4159         uint16_t        zio_mode;
4160         uint16_t        zio_timer;
4161
4162         struct qla_msix_entry *msix_entries;
4163
4164         struct list_head        vp_list;        /* list of VP */
4165         unsigned long   vp_idx_map[(MAX_MULTI_ID_FABRIC / 8) /
4166                         sizeof(unsigned long)];
4167         uint16_t        num_vhosts;     /* number of vports created */
4168         uint16_t        num_vsans;      /* number of vsan created */
4169         uint16_t        max_npiv_vports;        /* 63 or 125 per topoloty */
4170         int             cur_vport_count;
4171
4172         struct qla_chip_state_84xx *cs84xx;
4173         struct isp_operations *isp_ops;
4174         struct workqueue_struct *wq;
4175         struct qlfc_fw fw_buf;
4176
4177         /* FCP_CMND priority support */
4178         struct qla_fcp_prio_cfg *fcp_prio_cfg;
4179
4180         struct dma_pool *dl_dma_pool;
4181 #define DSD_LIST_DMA_POOL_SIZE  512
4182
4183         struct dma_pool *fcp_cmnd_dma_pool;
4184         mempool_t       *ctx_mempool;
4185 #define FCP_CMND_DMA_POOL_SIZE 512
4186
4187         void __iomem    *nx_pcibase;            /* Base I/O address */
4188         void __iomem    *nxdb_rd_ptr;           /* Doorbell read pointer */
4189         void __iomem    *nxdb_wr_ptr;           /* Door bell write pointer */
4190
4191         uint32_t        crb_win;
4192         uint32_t        curr_window;
4193         uint32_t        ddr_mn_window;
4194         unsigned long   mn_win_crb;
4195         unsigned long   ms_win_crb;
4196         int             qdr_sn_window;
4197         uint32_t        fcoe_dev_init_timeout;
4198         uint32_t        fcoe_reset_timeout;
4199         rwlock_t        hw_lock;
4200         uint16_t        portnum;                /* port number */
4201         int             link_width;
4202         struct fw_blob  *hablob;
4203         struct qla82xx_legacy_intr_set nx_legacy_intr;
4204
4205         uint16_t        gbl_dsd_inuse;
4206         uint16_t        gbl_dsd_avail;
4207         struct list_head gbl_dsd_list;
4208 #define NUM_DSD_CHAIN 4096
4209
4210         uint8_t fw_type;
4211         __le32 file_prd_off;    /* File firmware product offset */
4212
4213         uint32_t        md_template_size;
4214         void            *md_tmplt_hdr;
4215         dma_addr_t      md_tmplt_hdr_dma;
4216         void            *md_dump;
4217         uint32_t        md_dump_size;
4218
4219         void            *loop_id_map;
4220
4221         /* QLA83XX IDC specific fields */
4222         uint32_t        idc_audit_ts;
4223         uint32_t        idc_extend_tmo;
4224
4225         /* DPC low-priority workqueue */
4226         struct workqueue_struct *dpc_lp_wq;
4227         struct work_struct idc_aen;
4228         /* DPC high-priority workqueue */
4229         struct workqueue_struct *dpc_hp_wq;
4230         struct work_struct nic_core_reset;
4231         struct work_struct idc_state_handler;
4232         struct work_struct nic_core_unrecoverable;
4233         struct work_struct board_disable;
4234
4235         struct mr_data_fx00 mr;
4236         uint32_t chip_reset;
4237
4238         struct qlt_hw_data tgt;
4239         int     allow_cna_fw_dump;
4240         uint32_t fw_ability_mask;
4241         uint16_t min_supported_speed;
4242         uint16_t max_supported_speed;
4243
4244         /* DMA pool for the DIF bundling buffers */
4245         struct dma_pool *dif_bundl_pool;
4246         #define DIF_BUNDLING_DMA_POOL_SIZE  1024
4247         struct {
4248                 struct {
4249                         struct list_head head;
4250                         uint count;
4251                 } good;
4252                 struct {
4253                         struct list_head head;
4254                         uint count;
4255                 } unusable;
4256         } pool;
4257
4258         unsigned long long dif_bundle_crossed_pages;
4259         unsigned long long dif_bundle_reads;
4260         unsigned long long dif_bundle_writes;
4261         unsigned long long dif_bundle_kallocs;
4262         unsigned long long dif_bundle_dma_allocs;
4263
4264         atomic_t        nvme_active_aen_cnt;
4265         uint16_t        nvme_last_rptd_aen;             /* Last recorded aen count */
4266
4267         atomic_t zio_threshold;
4268         uint16_t last_zio_threshold;
4269
4270 #define DEFAULT_ZIO_THRESHOLD 5
4271 };
4272
4273 struct active_regions {
4274         uint8_t global;
4275         struct {
4276                 uint8_t board_config;
4277                 uint8_t vpd_nvram;
4278                 uint8_t npiv_config_0_1;
4279                 uint8_t npiv_config_2_3;
4280         } aux;
4281 };
4282
4283 #define FW_ABILITY_MAX_SPEED_MASK       0xFUL
4284 #define FW_ABILITY_MAX_SPEED_16G        0x0
4285 #define FW_ABILITY_MAX_SPEED_32G        0x1
4286 #define FW_ABILITY_MAX_SPEED(ha)        \
4287         (ha->fw_ability_mask & FW_ABILITY_MAX_SPEED_MASK)
4288
4289 #define QLA_GET_DATA_RATE       0
4290 #define QLA_SET_DATA_RATE_NOLR  1
4291 #define QLA_SET_DATA_RATE_LR    2 /* Set speed and initiate LR */
4292
4293 /*
4294  * Qlogic scsi host structure
4295  */
4296 typedef struct scsi_qla_host {
4297         struct list_head list;
4298         struct list_head vp_fcports;    /* list of fcports */
4299         struct list_head work_list;
4300         spinlock_t work_lock;
4301         struct work_struct iocb_work;
4302
4303         /* Commonly used flags and state information. */
4304         struct Scsi_Host *host;
4305         unsigned long   host_no;
4306         uint8_t         host_str[16];
4307
4308         volatile struct {
4309                 uint32_t        init_done               :1;
4310                 uint32_t        online                  :1;
4311                 uint32_t        reset_active            :1;
4312
4313                 uint32_t        management_server_logged_in :1;
4314                 uint32_t        process_response_queue  :1;
4315                 uint32_t        difdix_supported:1;
4316                 uint32_t        delete_progress:1;
4317
4318                 uint32_t        fw_tgt_reported:1;
4319                 uint32_t        bbcr_enable:1;
4320                 uint32_t        qpairs_available:1;
4321                 uint32_t        qpairs_req_created:1;
4322                 uint32_t        qpairs_rsp_created:1;
4323                 uint32_t        nvme_enabled:1;
4324                 uint32_t        nvme_first_burst:1;
4325         } flags;
4326
4327         atomic_t        loop_state;
4328 #define LOOP_TIMEOUT    1
4329 #define LOOP_DOWN       2
4330 #define LOOP_UP         3
4331 #define LOOP_UPDATE     4
4332 #define LOOP_READY      5
4333 #define LOOP_DEAD       6
4334
4335         unsigned long   relogin_jif;
4336         unsigned long   dpc_flags;
4337 #define RESET_MARKER_NEEDED     0       /* Send marker to ISP. */
4338 #define RESET_ACTIVE            1
4339 #define ISP_ABORT_NEEDED        2       /* Initiate ISP abort. */
4340 #define ABORT_ISP_ACTIVE        3       /* ISP abort in progress. */
4341 #define LOOP_RESYNC_NEEDED      4       /* Device Resync needed. */
4342 #define LOOP_RESYNC_ACTIVE      5
4343 #define LOCAL_LOOP_UPDATE       6       /* Perform a local loop update. */
4344 #define RSCN_UPDATE             7       /* Perform an RSCN update. */
4345 #define RELOGIN_NEEDED          8
4346 #define REGISTER_FC4_NEEDED     9       /* SNS FC4 registration required. */
4347 #define ISP_ABORT_RETRY         10      /* ISP aborted. */
4348 #define BEACON_BLINK_NEEDED     11
4349 #define REGISTER_FDMI_NEEDED    12
4350 #define FCPORT_UPDATE_NEEDED    13
4351 #define VP_DPC_NEEDED           14      /* wake up for VP dpc handling */
4352 #define UNLOADING               15
4353 #define NPIV_CONFIG_NEEDED      16
4354 #define ISP_UNRECOVERABLE       17
4355 #define FCOE_CTX_RESET_NEEDED   18      /* Initiate FCoE context reset */
4356 #define MPI_RESET_NEEDED        19      /* Initiate MPI FW reset */
4357 #define ISP_QUIESCE_NEEDED      20      /* Driver need some quiescence */
4358 #define N2N_LINK_RESET          21
4359 #define PORT_UPDATE_NEEDED      22
4360 #define FX00_RESET_RECOVERY     23
4361 #define FX00_TARGET_SCAN        24
4362 #define FX00_CRITEMP_RECOVERY   25
4363 #define FX00_HOST_INFO_RESEND   26
4364 #define QPAIR_ONLINE_CHECK_NEEDED       27
4365 #define SET_NVME_ZIO_THRESHOLD_NEEDED   28
4366 #define DETECT_SFP_CHANGE       29
4367 #define N2N_LOGIN_NEEDED        30
4368 #define IOCB_WORK_ACTIVE        31
4369 #define SET_ZIO_THRESHOLD_NEEDED 32
4370 #define ISP_ABORT_TO_ROM        33
4371
4372         unsigned long   pci_flags;
4373 #define PFLG_DISCONNECTED       0       /* PCI device removed */
4374 #define PFLG_DRIVER_REMOVING    1       /* PCI driver .remove */
4375 #define PFLG_DRIVER_PROBING     2       /* PCI driver .probe */
4376
4377         uint32_t        device_flags;
4378 #define SWITCH_FOUND            BIT_0
4379 #define DFLG_NO_CABLE           BIT_1
4380 #define DFLG_DEV_FAILED         BIT_5
4381
4382         /* ISP configuration data. */
4383         uint16_t        loop_id;                /* Host adapter loop id */
4384         uint16_t        self_login_loop_id;     /* host adapter loop id
4385                                                  * get it on self login
4386                                                  */
4387         fc_port_t       bidir_fcport;           /* fcport used for bidir cmnds
4388                                                  * no need of allocating it for
4389                                                  * each command
4390                                                  */
4391
4392         port_id_t       d_id;                   /* Host adapter port id */
4393         uint8_t         marker_needed;
4394         uint16_t        mgmt_svr_loop_id;
4395
4396
4397
4398         /* Timeout timers. */
4399         uint8_t         loop_down_abort_time;    /* port down timer */
4400         atomic_t        loop_down_timer;         /* loop down timer */
4401         uint8_t         link_down_timeout;       /* link down timeout */
4402
4403         uint32_t        timer_active;
4404         struct timer_list        timer;
4405
4406         uint8_t         node_name[WWN_SIZE];
4407         uint8_t         port_name[WWN_SIZE];
4408         uint8_t         fabric_node_name[WWN_SIZE];
4409
4410         struct          nvme_fc_local_port *nvme_local_port;
4411         struct completion nvme_del_done;
4412         struct list_head nvme_rport_list;
4413
4414         uint16_t        fcoe_vlan_id;
4415         uint16_t        fcoe_fcf_idx;
4416         uint8_t         fcoe_vn_port_mac[6];
4417
4418         /* list of commands waiting on workqueue */
4419         struct list_head        qla_cmd_list;
4420         struct list_head        qla_sess_op_cmd_list;
4421         struct list_head        unknown_atio_list;
4422         spinlock_t              cmd_list_lock;
4423         struct delayed_work     unknown_atio_work;
4424
4425         /* Counter to detect races between ELS and RSCN events */
4426         atomic_t                generation_tick;
4427         /* Time when global fcport update has been scheduled */
4428         int                     total_fcport_update_gen;
4429         /* List of pending LOGOs, protected by tgt_mutex */
4430         struct list_head        logo_list;
4431         /* List of pending PLOGI acks, protected by hw lock */
4432         struct list_head        plogi_ack_list;
4433
4434         struct list_head        qp_list;
4435
4436         uint32_t        vp_abort_cnt;
4437
4438         struct fc_vport *fc_vport;      /* holds fc_vport * for each vport */
4439         uint16_t        vp_idx;         /* vport ID */
4440         struct qla_qpair *qpair;        /* base qpair */
4441
4442         unsigned long           vp_flags;
4443 #define VP_IDX_ACQUIRED         0       /* bit no 0 */
4444 #define VP_CREATE_NEEDED        1
4445 #define VP_BIND_NEEDED          2
4446 #define VP_DELETE_NEEDED        3
4447 #define VP_SCR_NEEDED           4       /* State Change Request registration */
4448 #define VP_CONFIG_OK            5       /* Flag to cfg VP, if FW is ready */
4449         atomic_t                vp_state;
4450 #define VP_OFFLINE              0
4451 #define VP_ACTIVE               1
4452 #define VP_FAILED               2
4453 // #define VP_DISABLE           3
4454         uint16_t        vp_err_state;
4455         uint16_t        vp_prev_err_state;
4456 #define VP_ERR_UNKWN            0
4457 #define VP_ERR_PORTDWN          1
4458 #define VP_ERR_FAB_UNSUPPORTED  2
4459 #define VP_ERR_FAB_NORESOURCES  3
4460 #define VP_ERR_FAB_LOGOUT       4
4461 #define VP_ERR_ADAP_NORESOURCES 5
4462         struct qla_hw_data *hw;
4463         struct scsi_qlt_host vha_tgt;
4464         struct req_que *req;
4465         int             fw_heartbeat_counter;
4466         int             seconds_since_last_heartbeat;
4467         struct fc_host_statistics fc_host_stat;
4468         struct qla_statistics qla_stats;
4469         struct bidi_statistics bidi_stats;
4470         atomic_t        vref_count;
4471         struct qla8044_reset_template reset_tmplt;
4472         uint16_t        bbcr;
4473
4474         uint16_t u_ql2xexchoffld;
4475         uint16_t u_ql2xiniexchg;
4476         uint16_t qlini_mode;
4477         uint16_t ql2xexchoffld;
4478         uint16_t ql2xiniexchg;
4479
4480         struct name_list_extended gnl;
4481         /* Count of active session/fcport */
4482         int fcport_count;
4483         wait_queue_head_t fcport_waitQ;
4484         wait_queue_head_t vref_waitq;
4485         uint8_t min_supported_speed;
4486         uint8_t n2n_node_name[WWN_SIZE];
4487         uint8_t n2n_port_name[WWN_SIZE];
4488         uint16_t        n2n_id;
4489         struct list_head gpnid_list;
4490         struct fab_scan scan;
4491
4492         unsigned int irq_offset;
4493 } scsi_qla_host_t;
4494
4495 struct qla27xx_image_status {
4496         uint8_t image_status_mask;
4497         uint16_t generation;
4498         uint8_t ver_major;
4499         uint8_t ver_minor;
4500         uint8_t bitmap;         /* 28xx only */
4501         uint8_t reserved[2];
4502         uint32_t checksum;
4503         uint32_t signature;
4504 } __packed;
4505
4506 /* 28xx aux image status bimap values */
4507 #define QLA28XX_AUX_IMG_BOARD_CONFIG            BIT_0
4508 #define QLA28XX_AUX_IMG_VPD_NVRAM               BIT_1
4509 #define QLA28XX_AUX_IMG_NPIV_CONFIG_0_1         BIT_2
4510 #define QLA28XX_AUX_IMG_NPIV_CONFIG_2_3         BIT_3
4511
4512 #define SET_VP_IDX      1
4513 #define SET_AL_PA       2
4514 #define RESET_VP_IDX    3
4515 #define RESET_AL_PA     4
4516 struct qla_tgt_vp_map {
4517         uint8_t idx;
4518         scsi_qla_host_t *vha;
4519 };
4520
4521 struct qla2_sgx {
4522         dma_addr_t              dma_addr;       /* OUT */
4523         uint32_t                dma_len;        /* OUT */
4524
4525         uint32_t                tot_bytes;      /* IN */
4526         struct scatterlist      *cur_sg;        /* IN */
4527
4528         /* for book keeping, bzero on initial invocation */
4529         uint32_t                bytes_consumed;
4530         uint32_t                num_bytes;
4531         uint32_t                tot_partial;
4532
4533         /* for debugging */
4534         uint32_t                num_sg;
4535         srb_t                   *sp;
4536 };
4537
4538 #define QLA_FW_STARTED(_ha) {                   \
4539         int i;                                  \
4540         _ha->flags.fw_started = 1;              \
4541         _ha->base_qpair->fw_started = 1;        \
4542         for (i = 0; i < _ha->max_qpairs; i++) { \
4543         if (_ha->queue_pair_map[i])     \
4544         _ha->queue_pair_map[i]->fw_started = 1; \
4545         }                                       \
4546 }
4547
4548 #define QLA_FW_STOPPED(_ha) {                   \
4549         int i;                                  \
4550         _ha->flags.fw_started = 0;              \
4551         _ha->base_qpair->fw_started = 0;        \
4552         for (i = 0; i < _ha->max_qpairs; i++) { \
4553         if (_ha->queue_pair_map[i])     \
4554         _ha->queue_pair_map[i]->fw_started = 0; \
4555         }                                       \
4556 }
4557
4558
4559 #define SFUB_CHECKSUM_SIZE      4
4560
4561 struct secure_flash_update_block {
4562         uint32_t        block_info;
4563         uint32_t        signature_lo;
4564         uint32_t        signature_hi;
4565         uint32_t        signature_upper[0x3e];
4566 };
4567
4568 struct secure_flash_update_block_pk {
4569         uint32_t        block_info;
4570         uint32_t        signature_lo;
4571         uint32_t        signature_hi;
4572         uint32_t        signature_upper[0x3e];
4573         uint32_t        public_key[0x41];
4574 };
4575
4576 /*
4577  * Macros to help code, maintain, etc.
4578  */
4579 #define LOOP_TRANSITION(ha) \
4580         (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
4581          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags) || \
4582          atomic_read(&ha->loop_state) == LOOP_DOWN)
4583
4584 #define STATE_TRANSITION(ha) \
4585                 (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
4586                          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags))
4587
4588 #define QLA_VHA_MARK_BUSY(__vha, __bail) do {           \
4589         atomic_inc(&__vha->vref_count);                 \
4590         mb();                                           \
4591         if (__vha->flags.delete_progress) {             \
4592                 atomic_dec(&__vha->vref_count);         \
4593                 wake_up(&__vha->vref_waitq);            \
4594                 __bail = 1;                             \
4595         } else {                                        \
4596                 __bail = 0;                             \
4597         }                                               \
4598 } while (0)
4599
4600 #define QLA_VHA_MARK_NOT_BUSY(__vha) do {               \
4601         atomic_dec(&__vha->vref_count);                 \
4602         wake_up(&__vha->vref_waitq);                    \
4603 } while (0)                                             \
4604
4605 #define QLA_QPAIR_MARK_BUSY(__qpair, __bail) do {       \
4606         atomic_inc(&__qpair->ref_count);                \
4607         mb();                                           \
4608         if (__qpair->delete_in_progress) {              \
4609                 atomic_dec(&__qpair->ref_count);        \
4610                 __bail = 1;                             \
4611         } else {                                        \
4612                __bail = 0;                              \
4613         }                                               \
4614 } while (0)
4615
4616 #define QLA_QPAIR_MARK_NOT_BUSY(__qpair)                \
4617         atomic_dec(&__qpair->ref_count);                \
4618
4619
4620 #define QLA_ENA_CONF(_ha) {\
4621     int i;\
4622     _ha->base_qpair->enable_explicit_conf = 1;  \
4623     for (i = 0; i < _ha->max_qpairs; i++) {     \
4624         if (_ha->queue_pair_map[i])             \
4625             _ha->queue_pair_map[i]->enable_explicit_conf = 1; \
4626     }                                           \
4627 }
4628
4629 #define QLA_DIS_CONF(_ha) {\
4630     int i;\
4631     _ha->base_qpair->enable_explicit_conf = 0;  \
4632     for (i = 0; i < _ha->max_qpairs; i++) {     \
4633         if (_ha->queue_pair_map[i])             \
4634             _ha->queue_pair_map[i]->enable_explicit_conf = 0; \
4635     }                                           \
4636 }
4637
4638 /*
4639  * qla2x00 local function return status codes
4640  */
4641 #define MBS_MASK                0x3fff
4642
4643 #define QLA_SUCCESS             (MBS_COMMAND_COMPLETE & MBS_MASK)
4644 #define QLA_INVALID_COMMAND     (MBS_INVALID_COMMAND & MBS_MASK)
4645 #define QLA_INTERFACE_ERROR     (MBS_HOST_INTERFACE_ERROR & MBS_MASK)
4646 #define QLA_TEST_FAILED         (MBS_TEST_FAILED & MBS_MASK)
4647 #define QLA_COMMAND_ERROR       (MBS_COMMAND_ERROR & MBS_MASK)
4648 #define QLA_PARAMETER_ERROR     (MBS_COMMAND_PARAMETER_ERROR & MBS_MASK)
4649 #define QLA_PORT_ID_USED        (MBS_PORT_ID_USED & MBS_MASK)
4650 #define QLA_LOOP_ID_USED        (MBS_LOOP_ID_USED & MBS_MASK)
4651 #define QLA_ALL_IDS_IN_USE      (MBS_ALL_IDS_IN_USE & MBS_MASK)
4652 #define QLA_NOT_LOGGED_IN       (MBS_NOT_LOGGED_IN & MBS_MASK)
4653
4654 #define QLA_FUNCTION_TIMEOUT            0x100
4655 #define QLA_FUNCTION_PARAMETER_ERROR    0x101
4656 #define QLA_FUNCTION_FAILED             0x102
4657 #define QLA_MEMORY_ALLOC_FAILED         0x103
4658 #define QLA_LOCK_TIMEOUT                0x104
4659 #define QLA_ABORTED                     0x105
4660 #define QLA_SUSPENDED                   0x106
4661 #define QLA_BUSY                        0x107
4662 #define QLA_ALREADY_REGISTERED          0x109
4663
4664 #define NVRAM_DELAY()           udelay(10)
4665
4666 /*
4667  * Flash support definitions
4668  */
4669 #define OPTROM_SIZE_2300        0x20000
4670 #define OPTROM_SIZE_2322        0x100000
4671 #define OPTROM_SIZE_24XX        0x100000
4672 #define OPTROM_SIZE_25XX        0x200000
4673 #define OPTROM_SIZE_81XX        0x400000
4674 #define OPTROM_SIZE_82XX        0x800000
4675 #define OPTROM_SIZE_83XX        0x1000000
4676 #define OPTROM_SIZE_28XX        0x2000000
4677
4678 #define OPTROM_BURST_SIZE       0x1000
4679 #define OPTROM_BURST_DWORDS     (OPTROM_BURST_SIZE / 4)
4680
4681 #define QLA_DSDS_PER_IOCB       37
4682
4683 #define CMD_SP(Cmnd)            ((Cmnd)->SCp.ptr)
4684
4685 #define QLA_SG_ALL      1024
4686
4687 enum nexus_wait_type {
4688         WAIT_HOST = 0,
4689         WAIT_TARGET,
4690         WAIT_LUN,
4691 };
4692
4693 /* Refer to SNIA SFF 8247 */
4694 struct sff_8247_a0 {
4695         u8 txid;        /* transceiver id */
4696         u8 ext_txid;
4697         u8 connector;
4698         /* compliance code */
4699         u8 eth_infi_cc3;        /* ethernet, inifiband */
4700         u8 sonet_cc4[2];
4701         u8 eth_cc6;
4702         /* link length */
4703 #define FC_LL_VL BIT_7  /* very long */
4704 #define FC_LL_S  BIT_6  /* Short */
4705 #define FC_LL_I  BIT_5  /* Intermidiate*/
4706 #define FC_LL_L  BIT_4  /* Long */
4707 #define FC_LL_M  BIT_3  /* Medium */
4708 #define FC_LL_SA BIT_2  /* ShortWave laser */
4709 #define FC_LL_LC BIT_1  /* LongWave laser */
4710 #define FC_LL_EL BIT_0  /* Electrical inter enclosure */
4711         u8 fc_ll_cc7;
4712         /* FC technology */
4713 #define FC_TEC_EL BIT_7 /* Electrical inter enclosure */
4714 #define FC_TEC_SN BIT_6 /* short wave w/o OFC */
4715 #define FC_TEC_SL BIT_5 /* short wave with OFC */
4716 #define FC_TEC_LL BIT_4 /* Longwave Laser */
4717 #define FC_TEC_ACT BIT_3        /* Active cable */
4718 #define FC_TEC_PAS BIT_2        /* Passive cable */
4719         u8 fc_tec_cc8;
4720         /* Transmission Media */
4721 #define FC_MED_TW BIT_7 /* Twin Ax */
4722 #define FC_MED_TP BIT_6 /* Twited Pair */
4723 #define FC_MED_MI BIT_5 /* Min Coax */
4724 #define FC_MED_TV BIT_4 /* Video Coax */
4725 #define FC_MED_M6 BIT_3 /* Multimode, 62.5um */
4726 #define FC_MED_M5 BIT_2 /* Multimode, 50um */
4727 #define FC_MED_SM BIT_0 /* Single Mode */
4728         u8 fc_med_cc9;
4729         /* speed FC_SP_12: 12*100M = 1200 MB/s */
4730 #define FC_SP_12 BIT_7
4731 #define FC_SP_8  BIT_6
4732 #define FC_SP_16 BIT_5
4733 #define FC_SP_4  BIT_4
4734 #define FC_SP_32 BIT_3
4735 #define FC_SP_2  BIT_2
4736 #define FC_SP_1  BIT_0
4737         u8 fc_sp_cc10;
4738         u8 encode;
4739         u8 bitrate;
4740         u8 rate_id;
4741         u8 length_km;           /* offset 14/eh */
4742         u8 length_100m;
4743         u8 length_50um_10m;
4744         u8 length_62um_10m;
4745         u8 length_om4_10m;
4746         u8 length_om3_10m;
4747 #define SFF_VEN_NAME_LEN 16
4748         u8 vendor_name[SFF_VEN_NAME_LEN];       /* offset 20/14h */
4749         u8 tx_compat;
4750         u8 vendor_oui[3];
4751 #define SFF_PART_NAME_LEN 16
4752         u8 vendor_pn[SFF_PART_NAME_LEN];        /* part number */
4753         u8 vendor_rev[4];
4754         u8 wavelength[2];
4755         u8 resv;
4756         u8 cc_base;
4757         u8 options[2];  /* offset 64 */
4758         u8 br_max;
4759         u8 br_min;
4760         u8 vendor_sn[16];
4761         u8 date_code[8];
4762         u8 diag;
4763         u8 enh_options;
4764         u8 sff_revision;
4765         u8 cc_ext;
4766         u8 vendor_specific[32];
4767         u8 resv2[128];
4768 };
4769
4770 #define AUTO_DETECT_SFP_SUPPORT(_vha)\
4771         (ql2xautodetectsfp && !_vha->vp_idx &&          \
4772         (IS_QLA25XX(_vha->hw) || IS_QLA81XX(_vha->hw) ||\
4773         IS_QLA83XX(_vha->hw) || IS_QLA27XX(_vha->hw) || \
4774          IS_QLA28XX(_vha->hw)))
4775
4776 #define FLASH_SEMAPHORE_REGISTER_ADDR   0x00101016
4777
4778 #define USER_CTRL_IRQ(_ha) (ql2xuctrlirq && QLA_TGT_MODE_ENABLED() && \
4779         (IS_QLA27XX(_ha) || IS_QLA28XX(_ha) || IS_QLA83XX(_ha)))
4780
4781 #define SAVE_TOPO(_ha) { \
4782         if (_ha->current_topology)                              \
4783                 _ha->prev_topology = _ha->current_topology;     \
4784 }
4785
4786 #define N2N_TOPO(ha) \
4787         ((ha->prev_topology == ISP_CFG_N && !ha->current_topology) || \
4788          ha->current_topology == ISP_CFG_N || \
4789          !ha->current_topology)
4790
4791 #include "qla_target.h"
4792 #include "qla_gbl.h"
4793 #include "qla_dbg.h"
4794 #include "qla_inline.h"
4795 #endif