include/linux/pci.h

   1 /*
   2  *      pci.h
   3  *
   4  *      PCI defines and function prototypes
   5  *      Copyright 1994, Drew Eckhardt
   6  *      Copyright 1997--1999 Martin Mares <mj@ucw.cz>
   7  *
   8  *      For more information, please consult the following manuals (look at
   9  *      http://www.pcisig.com/ for how to get them):
  10  *
  11  *      PCI BIOS Specification
  12  *      PCI Local Bus Specification
  13  *      PCI to PCI Bridge Specification
  14  *      PCI System Design Guide
  15  */
  16 #ifndef LINUX_PCI_H
  17 #define LINUX_PCI_H
  18
  19
  20 #include <linux/mod_devicetable.h>
  21
  22 #include <linux/types.h>
  23 #include <linux/init.h>
  24 #include <linux/ioport.h>
  25 #include <linux/list.h>
  26 #include <linux/compiler.h>
  27 #include <linux/errno.h>
  28 #include <linux/kobject.h>
  29 #include <linux/atomic.h>
  30 #include <linux/device.h>
  31 #include <linux/io.h>
  32 #include <linux/resource_ext.h>
  33 #include <uapi/linux/pci.h>
  34
  35 #include <linux/pci_ids.h>
  36
  37 /*
  38  * The PCI interface treats multi-function devices as independent
  39  * devices.  The slot/function address of each device is encoded
  40  * in a single byte as follows:
  41  *
  42  *      7:3 = slot
  43  *      2:0 = function
  44  *
  45  * PCI_DEVFN(), PCI_SLOT(), and PCI_FUNC() are defined in uapi/linux/pci.h.
  46  * In the interest of not exposing interfaces to user-space unnecessarily,
  47  * the following kernel-only defines are being added here.
  48  */
  49 #define PCI_DEVID(bus, devfn)  ((((u16)(bus)) << 8) | (devfn))
  50 /* return bus from PCI devid = ((u16)bus_number) << 8) | devfn */
  51 #define PCI_BUS_NUM(x) (((x) >> 8) & 0xff)
  52
  53 /* pci_slot represents a physical slot */
  54 struct pci_slot {
  55         struct pci_bus *bus;            /* The bus this slot is on */
  56         struct list_head list;          /* node in list of slots on this bus */
  57         struct hotplug_slot *hotplug;   /* Hotplug info (migrate over time) */
  58         unsigned char number;           /* PCI_SLOT(pci_dev->devfn) */
  59         struct kobject kobj;
  60 };
  61
  62 static inline const char *pci_slot_name(const struct pci_slot *slot)
  63 {
  64         return kobject_name(&slot->kobj);
  65 }
  66
  67 /* File state for mmap()s on /proc/bus/pci/X/Y */
  68 enum pci_mmap_state {
  69         pci_mmap_io,
  70         pci_mmap_mem
  71 };
  72
  73 /*
  74  *  For PCI devices, the region numbers are assigned this way:
  75  */
  76 enum {
  77         /* #0-5: standard PCI resources */
  78         PCI_STD_RESOURCES,
  79         PCI_STD_RESOURCE_END = 5,
  80
  81         /* #6: expansion ROM resource */
  82         PCI_ROM_RESOURCE,
  83
  84         /* device specific resources */
  85 #ifdef CONFIG_PCI_IOV
  86         PCI_IOV_RESOURCES,
  87         PCI_IOV_RESOURCE_END = PCI_IOV_RESOURCES + PCI_SRIOV_NUM_BARS - 1,
  88 #endif
  89
  90         /* resources assigned to buses behind the bridge */
  91 #define PCI_BRIDGE_RESOURCE_NUM 4
  92
  93         PCI_BRIDGE_RESOURCES,
  94         PCI_BRIDGE_RESOURCE_END = PCI_BRIDGE_RESOURCES +
  95                                   PCI_BRIDGE_RESOURCE_NUM - 1,
  96
  97         /* total resources associated with a PCI device */
  98         PCI_NUM_RESOURCES,
  99
 100         /* preserve this for compatibility */
 101         DEVICE_COUNT_RESOURCE = PCI_NUM_RESOURCES,
 102 };
 103
 104 /*
 105  * pci_power_t values must match the bits in the Capabilities PME_Support
 106  * and Control/Status PowerState fields in the Power Management capability.
 107  */
 108 typedef int __bitwise pci_power_t;
 109
 110 #define PCI_D0          ((pci_power_t __force) 0)
 111 #define PCI_D1          ((pci_power_t __force) 1)
 112 #define PCI_D2          ((pci_power_t __force) 2)
 113 #define PCI_D3hot       ((pci_power_t __force) 3)
 114 #define PCI_D3cold      ((pci_power_t __force) 4)
 115 #define PCI_UNKNOWN     ((pci_power_t __force) 5)
 116 #define PCI_POWER_ERROR ((pci_power_t __force) -1)
 117
 118 /* Remember to update this when the list above changes! */
 119 extern const char *pci_power_names[];
 120
 121 static inline const char *pci_power_name(pci_power_t state)
 122 {
 123         return pci_power_names[1 + (__force int) state];
 124 }
 125
 126 #define PCI_PM_D2_DELAY         200
 127 #define PCI_PM_D3_WAIT          10
 128 #define PCI_PM_D3COLD_WAIT      100
 129 #define PCI_PM_BUS_WAIT         50
 130
 131 /** The pci_channel state describes connectivity between the CPU and
 132  *  the pci device.  If some PCI bus between here and the pci device
 133  *  has crashed or locked up, this info is reflected here.
 134  */
 135 typedef unsigned int __bitwise pci_channel_state_t;
 136
 137 enum pci_channel_state {
 138         /* I/O channel is in normal state */
 139         pci_channel_io_normal = (__force pci_channel_state_t) 1,
 140
 141         /* I/O to channel is blocked */
 142         pci_channel_io_frozen = (__force pci_channel_state_t) 2,
 143
 144         /* PCI card is dead */
 145         pci_channel_io_perm_failure = (__force pci_channel_state_t) 3,
 146 };
 147
 148 typedef unsigned int __bitwise pcie_reset_state_t;
 149
 150 enum pcie_reset_state {
 151         /* Reset is NOT asserted (Use to deassert reset) */
 152         pcie_deassert_reset = (__force pcie_reset_state_t) 1,
 153
 154         /* Use #PERST to reset PCIe device */
 155         pcie_warm_reset = (__force pcie_reset_state_t) 2,
 156
 157         /* Use PCIe Hot Reset to reset device */
 158         pcie_hot_reset = (__force pcie_reset_state_t) 3
 159 };
 160
 161 typedef unsigned short __bitwise pci_dev_flags_t;
 162 enum pci_dev_flags {
 163         /* INTX_DISABLE in PCI_COMMAND register disables MSI
 164          * generation too.
 165          */
 166         PCI_DEV_FLAGS_MSI_INTX_DISABLE_BUG = (__force pci_dev_flags_t) (1 << 0),
 167         /* Device configuration is irrevocably lost if disabled into D3 */
 168         PCI_DEV_FLAGS_NO_D3 = (__force pci_dev_flags_t) (1 << 1),
 169         /* Provide indication device is assigned by a Virtual Machine Manager */
 170         PCI_DEV_FLAGS_ASSIGNED = (__force pci_dev_flags_t) (1 << 2),
 171         /* Flag for quirk use to store if quirk-specific ACS is enabled */
 172         PCI_DEV_FLAGS_ACS_ENABLED_QUIRK = (__force pci_dev_flags_t) (1 << 3),
 173         /* Use a PCIe-to-PCI bridge alias even if !pci_is_pcie */
 174         PCI_DEV_FLAG_PCIE_BRIDGE_ALIAS = (__force pci_dev_flags_t) (1 << 5),
 175         /* Do not use bus resets for device */
 176         PCI_DEV_FLAGS_NO_BUS_RESET = (__force pci_dev_flags_t) (1 << 6),
 177         /* Do not use PM reset even if device advertises NoSoftRst- */
 178         PCI_DEV_FLAGS_NO_PM_RESET = (__force pci_dev_flags_t) (1 << 7),
 179         /* Get VPD from function 0 VPD */
 180         PCI_DEV_FLAGS_VPD_REF_F0 = (__force pci_dev_flags_t) (1 << 8),
 181 };
 182
 183 enum pci_irq_reroute_variant {
 184         INTEL_IRQ_REROUTE_VARIANT = 1,
 185         MAX_IRQ_REROUTE_VARIANTS = 3
 186 };
 187
 188 typedef unsigned short __bitwise pci_bus_flags_t;
 189 enum pci_bus_flags {
 190         PCI_BUS_FLAGS_NO_MSI    = (__force pci_bus_flags_t) 1,
 191         PCI_BUS_FLAGS_NO_MMRBC  = (__force pci_bus_flags_t) 2,
 192         PCI_BUS_FLAGS_NO_AERSID = (__force pci_bus_flags_t) 4,
 193 };
 194
 195 /* These values come from the PCI Express Spec */
 196 enum pcie_link_width {
 197         PCIE_LNK_WIDTH_RESRV    = 0x00,
 198         PCIE_LNK_X1             = 0x01,
 199         PCIE_LNK_X2             = 0x02,
 200         PCIE_LNK_X4             = 0x04,
 201         PCIE_LNK_X8             = 0x08,
 202         PCIE_LNK_X12            = 0x0C,
 203         PCIE_LNK_X16            = 0x10,
 204         PCIE_LNK_X32            = 0x20,
 205         PCIE_LNK_WIDTH_UNKNOWN  = 0xFF,
 206 };
 207
 208 /* Based on the PCI Hotplug Spec, but some values are made up by us */
 209 enum pci_bus_speed {
 210         PCI_SPEED_33MHz                 = 0x00,
 211         PCI_SPEED_66MHz                 = 0x01,
 212         PCI_SPEED_66MHz_PCIX            = 0x02,
 213         PCI_SPEED_100MHz_PCIX           = 0x03,
 214         PCI_SPEED_133MHz_PCIX           = 0x04,
 215         PCI_SPEED_66MHz_PCIX_ECC        = 0x05,
 216         PCI_SPEED_100MHz_PCIX_ECC       = 0x06,
 217         PCI_SPEED_133MHz_PCIX_ECC       = 0x07,
 218         PCI_SPEED_66MHz_PCIX_266        = 0x09,
 219         PCI_SPEED_100MHz_PCIX_266       = 0x0a,
 220         PCI_SPEED_133MHz_PCIX_266       = 0x0b,
 221         AGP_UNKNOWN                     = 0x0c,
 222         AGP_1X                          = 0x0d,
 223         AGP_2X                          = 0x0e,
 224         AGP_4X                          = 0x0f,
 225         AGP_8X                          = 0x10,
 226         PCI_SPEED_66MHz_PCIX_533        = 0x11,
 227         PCI_SPEED_100MHz_PCIX_533       = 0x12,
 228         PCI_SPEED_133MHz_PCIX_533       = 0x13,
 229         PCIE_SPEED_2_5GT                = 0x14,
 230         PCIE_SPEED_5_0GT                = 0x15,
 231         PCIE_SPEED_8_0GT                = 0x16,
 232         PCI_SPEED_UNKNOWN               = 0xff,
 233 };
 234
 235 struct pci_cap_saved_data {
 236         u16 cap_nr;
 237         bool cap_extended;
 238         unsigned int size;
 239         u32 data[0];
 240 };
 241
 242 struct pci_cap_saved_state {
 243         struct hlist_node next;
 244         struct pci_cap_saved_data cap;
 245 };
 246
 247 struct irq_affinity;
 248 struct pcie_link_state;
 249 struct pci_vpd;
 250 struct pci_sriov;
 251 struct pci_ats;
 252
 253 /*
 254  * The pci_dev structure is used to describe PCI devices.
 255  */
 256 struct pci_dev {
 257         struct list_head bus_list;      /* node in per-bus list */
 258         struct pci_bus  *bus;           /* bus this device is on */
 259         struct pci_bus  *subordinate;   /* bus this device bridges to */
 260
 261         void            *sysdata;       /* hook for sys-specific extension */
 262         struct proc_dir_entry *procent; /* device entry in /proc/bus/pci */
 263         struct pci_slot *slot;          /* Physical slot this device is in */
 264
 265         unsigned int    devfn;          /* encoded device & function index */
 266         unsigned short  vendor;
 267         unsigned short  device;
 268         unsigned short  subsystem_vendor;
 269         unsigned short  subsystem_device;
 270         unsigned int    class;          /* 3 bytes: (base,sub,prog-if) */
 271         u8              revision;       /* PCI revision, low byte of class word */
 272         u8              hdr_type;       /* PCI header type (`multi' flag masked out) */
 273 #ifdef CONFIG_PCIEAER
 274         u16             aer_cap;        /* AER capability offset */
 275 #endif
 276         u8              pcie_cap;       /* PCIe capability offset */
 277         u8              msi_cap;        /* MSI capability offset */
 278         u8              msix_cap;       /* MSI-X capability offset */
 279         u8              pcie_mpss:3;    /* PCIe Max Payload Size Supported */
 280         u8              rom_base_reg;   /* which config register controls the ROM */
 281         u8              pin;            /* which interrupt pin this device uses */
 282         u16             pcie_flags_reg; /* cached PCIe Capabilities Register */
 283         unsigned long   *dma_alias_mask;/* mask of enabled devfn aliases */
 284
 285         struct pci_driver *driver;      /* which driver has allocated this device */
 286         u64             dma_mask;       /* Mask of the bits of bus address this
 287                                            device implements.  Normally this is
 288                                            0xffffffff.  You only need to change
 289                                            this if your device has broken DMA
 290                                            or supports 64-bit transfers.  */
 291
 292         struct device_dma_parameters dma_parms;
 293
 294         pci_power_t     current_state;  /* Current operating state. In ACPI-speak,
 295                                            this is D0-D3, D0 being fully functional,
 296                                            and D3 being off. */
 297         u8              pm_cap;         /* PM capability offset */
 298         unsigned int    pme_support:5;  /* Bitmask of states from which PME#
 299                                            can be generated */
 300         unsigned int    pme_interrupt:1;
 301         unsigned int    pme_poll:1;     /* Poll device's PME status bit */
 302         unsigned int    d1_support:1;   /* Low power state D1 is supported */
 303         unsigned int    d2_support:1;   /* Low power state D2 is supported */
 304         unsigned int    no_d1d2:1;      /* D1 and D2 are forbidden */
 305         unsigned int    no_d3cold:1;    /* D3cold is forbidden */
 306         unsigned int    bridge_d3:1;    /* Allow D3 for bridge */
 307         unsigned int    d3cold_allowed:1;       /* D3cold is allowed by user */
 308         unsigned int    mmio_always_on:1;       /* disallow turning off io/mem
 309                                                    decoding during bar sizing */
 310         unsigned int    wakeup_prepared:1;
 311         unsigned int    runtime_d3cold:1;       /* whether go through runtime
 312                                                    D3cold, not set for devices
 313                                                    powered on/off by the
 314                                                    corresponding bridge */
 315         unsigned int    ignore_hotplug:1;       /* Ignore hotplug events */
 316         unsigned int    hotplug_user_indicators:1; /* SlotCtl indicators
 317                                                       controlled exclusively by
 318                                                       user sysfs */
 319         unsigned int    d3_delay;       /* D3->D0 transition time in ms */
 320         unsigned int    d3cold_delay;   /* D3cold->D0 transition time in ms */
 321
 322 #ifdef CONFIG_PCIEASPM
 323         struct pcie_link_state  *link_state;    /* ASPM link state */
 324 #endif
 325
 326         pci_channel_state_t error_state;        /* current connectivity state */
 327         struct  device  dev;            /* Generic device interface */
 328
 329         int             cfg_size;       /* Size of configuration space */
 330
 331         /*
 332          * Instead of touching interrupt line and base address registers
 333          * directly, use the values stored here. They might be different!
 334          */
 335         unsigned int    irq;
 336         struct resource resource[DEVICE_COUNT_RESOURCE]; /* I/O and memory regions + expansion ROMs */
 337
 338         bool match_driver;              /* Skip attaching driver */
 339         /* These fields are used by common fixups */
 340         unsigned int    transparent:1;  /* Subtractive decode PCI bridge */
 341         unsigned int    multifunction:1;/* Part of multi-function device */
 342         /* keep track of device state */
 343         unsigned int    is_added:1;
 344         unsigned int    is_busmaster:1; /* device is busmaster */
 345         unsigned int    no_msi:1;       /* device may not use msi */
 346         unsigned int    no_64bit_msi:1; /* device may only use 32-bit MSIs */
 347         unsigned int    block_cfg_access:1;     /* config space access is blocked */
 348         unsigned int    broken_parity_status:1; /* Device generates false positive parity */
 349         unsigned int    irq_reroute_variant:2;  /* device needs IRQ rerouting variant */
 350         unsigned int    msi_enabled:1;
 351         unsigned int    msix_enabled:1;
 352         unsigned int    ari_enabled:1;  /* ARI forwarding */
 353         unsigned int    ats_enabled:1;  /* Address Translation Service */
 354         unsigned int    is_managed:1;
 355         unsigned int    needs_freset:1; /* Dev requires fundamental reset */
 356         unsigned int    state_saved:1;
 357         unsigned int    is_physfn:1;
 358         unsigned int    is_virtfn:1;
 359         unsigned int    reset_fn:1;
 360         unsigned int    is_hotplug_bridge:1;
 361         unsigned int    __aer_firmware_first_valid:1;
 362         unsigned int    __aer_firmware_first:1;
 363         unsigned int    broken_intx_masking:1;
 364         unsigned int    io_window_1k:1; /* Intel P2P bridge 1K I/O windows */
 365         unsigned int    irq_managed:1;
 366         unsigned int    has_secondary_link:1;
 367         unsigned int    non_compliant_bars:1;   /* broken BARs; ignore them */
 368         pci_dev_flags_t dev_flags;
 369         atomic_t        enable_cnt;     /* pci_enable_device has been called */
 370
 371         u32             saved_config_space[16]; /* config space saved at suspend time */
 372         struct hlist_head saved_cap_space;
 373         struct bin_attribute *rom_attr; /* attribute descriptor for sysfs ROM entry */
 374         int rom_attr_enabled;           /* has display of the rom attribute been enabled? */
 375         struct bin_attribute *res_attr[DEVICE_COUNT_RESOURCE]; /* sysfs file for resources */
 376         struct bin_attribute *res_attr_wc[DEVICE_COUNT_RESOURCE]; /* sysfs file for WC mapping of resources */
 377
 378 #ifdef CONFIG_PCIE_PTM
 379         unsigned int    ptm_root:1;
 380         unsigned int    ptm_enabled:1;
 381         u8              ptm_granularity;
 382 #endif
 383 #ifdef CONFIG_PCI_MSI
 384         const struct attribute_group **msi_irq_groups;
 385 #endif
 386         struct pci_vpd *vpd;
 387 #ifdef CONFIG_PCI_ATS
 388         union {
 389                 struct pci_sriov *sriov;        /* SR-IOV capability related */
 390                 struct pci_dev *physfn; /* the PF this VF is associated with */
 391         };
 392         u16             ats_cap;        /* ATS Capability offset */
 393         u8              ats_stu;        /* ATS Smallest Translation Unit */
 394         atomic_t        ats_ref_cnt;    /* number of VFs with ATS enabled */
 395 #endif
 396         phys_addr_t rom; /* Physical address of ROM if it's not from the BAR */
 397         size_t romlen; /* Length of ROM if it's not from the BAR */
 398         char *driver_override; /* Driver name to force a match */
 399 };
 400
 401 static inline struct pci_dev *pci_physfn(struct pci_dev *dev)
 402 {
 403 #ifdef CONFIG_PCI_IOV
 404         if (dev->is_virtfn)
 405                 dev = dev->physfn;
 406 #endif
 407         return dev;
 408 }
 409
 410 struct pci_dev *pci_alloc_dev(struct pci_bus *bus);
 411
 412 #define to_pci_dev(n) container_of(n, struct pci_dev, dev)
 413 #define for_each_pci_dev(d) while ((d = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, d)) != NULL)
 414
 415 static inline int pci_channel_offline(struct pci_dev *pdev)
 416 {
 417         return (pdev->error_state != pci_channel_io_normal);
 418 }
 419
 420 struct pci_host_bridge {
 421         struct device dev;
 422         struct pci_bus *bus;            /* root bus */
 423         struct list_head windows;       /* resource_entry */
 424         void (*release_fn)(struct pci_host_bridge *);
 425         void *release_data;
 426         unsigned int ignore_reset_delay:1;      /* for entire hierarchy */
 427         /* Resource alignment requirements */
 428         resource_size_t (*align_resource)(struct pci_dev *dev,
 429                         const struct resource *res,
 430                         resource_size_t start,
 431                         resource_size_t size,
 432                         resource_size_t align);
 433 };
 434
 435 #define to_pci_host_bridge(n) container_of(n, struct pci_host_bridge, dev)
 436
 437 struct pci_host_bridge *pci_find_host_bridge(struct pci_bus *bus);
 438
 439 void pci_set_host_bridge_release(struct pci_host_bridge *bridge,
 440                      void (*release_fn)(struct pci_host_bridge *),
 441                      void *release_data);
 442
 443 int pcibios_root_bridge_prepare(struct pci_host_bridge *bridge);
 444
 445 /*
 446  * The first PCI_BRIDGE_RESOURCE_NUM PCI bus resources (those that correspond
 447  * to P2P or CardBus bridge windows) go in a table.  Additional ones (for
 448  * buses below host bridges or subtractive decode bridges) go in the list.
 449  * Use pci_bus_for_each_resource() to iterate through all the resources.
 450  */
 451
 452 /*
 453  * PCI_SUBTRACTIVE_DECODE means the bridge forwards the window implicitly
 454  * and there's no way to program the bridge with the details of the window.
 455  * This does not apply to ACPI _CRS windows, even with the _DEC subtractive-
 456  * decode bit set, because they are explicit and can be programmed with _SRS.
 457  */
 458 #define PCI_SUBTRACTIVE_DECODE  0x1
 459
 460 struct pci_bus_resource {
 461         struct list_head list;
 462         struct resource *res;
 463         unsigned int flags;
 464 };
 465
 466 #define PCI_REGION_FLAG_MASK    0x0fU   /* These bits of resource flags tell us the PCI region flags */
 467
 468 struct pci_bus {
 469         struct list_head node;          /* node in list of buses */
 470         struct pci_bus  *parent;        /* parent bus this bridge is on */
 471         struct list_head children;      /* list of child buses */
 472         struct list_head devices;       /* list of devices on this bus */
 473         struct pci_dev  *self;          /* bridge device as seen by parent */
 474         struct list_head slots;         /* list of slots on this bus;
 475                                            protected by pci_slot_mutex */
 476         struct resource *resource[PCI_BRIDGE_RESOURCE_NUM];
 477         struct list_head resources;     /* address space routed to this bus */
 478         struct resource busn_res;       /* bus numbers routed to this bus */
 479
 480         struct pci_ops  *ops;           /* configuration access functions */
 481         struct msi_controller *msi;     /* MSI controller */
 482         void            *sysdata;       /* hook for sys-specific extension */
 483         struct proc_dir_entry *procdir; /* directory entry in /proc/bus/pci */
 484
 485         unsigned char   number;         /* bus number */
 486         unsigned char   primary;        /* number of primary bridge */
 487         unsigned char   max_bus_speed;  /* enum pci_bus_speed */
 488         unsigned char   cur_bus_speed;  /* enum pci_bus_speed */
 489 #ifdef CONFIG_PCI_DOMAINS_GENERIC
 490         int             domain_nr;
 491 #endif
 492
 493         char            name[48];
 494
 495         unsigned short  bridge_ctl;     /* manage NO_ISA/FBB/et al behaviors */
 496         pci_bus_flags_t bus_flags;      /* inherited by child buses */
 497         struct device           *bridge;
 498         struct device           dev;
 499         struct bin_attribute    *legacy_io; /* legacy I/O for this bus */
 500         struct bin_attribute    *legacy_mem; /* legacy mem */
 501         unsigned int            is_added:1;
 502 };
 503
 504 #define to_pci_bus(n)   container_of(n, struct pci_bus, dev)
 505
 506 /*
 507  * Returns true if the PCI bus is root (behind host-PCI bridge),
 508  * false otherwise
 509  *
 510  * Some code assumes that "bus->self == NULL" means that bus is a root bus.
 511  * This is incorrect because "virtual" buses added for SR-IOV (via
 512  * virtfn_add_bus()) have "bus->self == NULL" but are not root buses.
 513  */
 514 static inline bool pci_is_root_bus(struct pci_bus *pbus)
 515 {
 516         return !(pbus->parent);
 517 }
 518
 519 /**
 520  * pci_is_bridge - check if the PCI device is a bridge
 521  * @dev: PCI device
 522  *
 523  * Return true if the PCI device is bridge whether it has subordinate
 524  * or not.
 525  */
 526 static inline bool pci_is_bridge(struct pci_dev *dev)
 527 {
 528         return dev->hdr_type == PCI_HEADER_TYPE_BRIDGE ||
 529                 dev->hdr_type == PCI_HEADER_TYPE_CARDBUS;
 530 }
 531
 532 static inline struct pci_dev *pci_upstream_bridge(struct pci_dev *dev)
 533 {
 534         dev = pci_physfn(dev);
 535         if (pci_is_root_bus(dev->bus))
 536                 return NULL;
 537
 538         return dev->bus->self;
 539 }
 540
 541 struct device *pci_get_host_bridge_device(struct pci_dev *dev);
 542 void pci_put_host_bridge_device(struct device *dev);
 543
 544 #ifdef CONFIG_PCI_MSI
 545 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev)
 546 {
 547         return pci_dev->msi_enabled || pci_dev->msix_enabled;
 548 }
 549 #else
 550 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev) { return false; }
 551 #endif
 552
 553 /*
 554  * Error values that may be returned by PCI functions.
 555  */
 556 #define PCIBIOS_SUCCESSFUL              0x00
 557 #define PCIBIOS_FUNC_NOT_SUPPORTED      0x81
 558 #define PCIBIOS_BAD_VENDOR_ID           0x83
 559 #define PCIBIOS_DEVICE_NOT_FOUND        0x86
 560 #define PCIBIOS_BAD_REGISTER_NUMBER     0x87
 561 #define PCIBIOS_SET_FAILED              0x88
 562 #define PCIBIOS_BUFFER_TOO_SMALL        0x89
 563
 564 /*
 565  * Translate above to generic errno for passing back through non-PCI code.
 566  */
 567 static inline int pcibios_err_to_errno(int err)
 568 {
 569         if (err <= PCIBIOS_SUCCESSFUL)
 570                 return err; /* Assume already errno */
 571
 572         switch (err) {
 573         case PCIBIOS_FUNC_NOT_SUPPORTED:
 574                 return -ENOENT;
 575         case PCIBIOS_BAD_VENDOR_ID:
 576                 return -ENOTTY;
 577         case PCIBIOS_DEVICE_NOT_FOUND:
 578                 return -ENODEV;
 579         case PCIBIOS_BAD_REGISTER_NUMBER:
 580                 return -EFAULT;
 581         case PCIBIOS_SET_FAILED:
 582                 return -EIO;
 583         case PCIBIOS_BUFFER_TOO_SMALL:
 584                 return -ENOSPC;
 585         }
 586
 587         return -ERANGE;
 588 }
 589
 590 /* Low-level architecture-dependent routines */
 591
 592 struct pci_ops {
 593         int (*add_bus)(struct pci_bus *bus);
 594         void (*remove_bus)(struct pci_bus *bus);
 595         void __iomem *(*map_bus)(struct pci_bus *bus, unsigned int devfn, int where);
 596         int (*read)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 *val);
 597         int (*write)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 val);
 598 };
 599
 600 /*
 601  * ACPI needs to be able to access PCI config space before we've done a
 602  * PCI bus scan and created pci_bus structures.
 603  */
 604 int raw_pci_read(unsigned int domain, unsigned int bus, unsigned int devfn,
 605                  int reg, int len, u32 *val);
 606 int raw_pci_write(unsigned int domain, unsigned int bus, unsigned int devfn,
 607                   int reg, int len, u32 val);
 608
 609 #ifdef CONFIG_PCI_BUS_ADDR_T_64BIT
 610 typedef u64 pci_bus_addr_t;
 611 #else
 612 typedef u32 pci_bus_addr_t;
 613 #endif
 614
 615 struct pci_bus_region {
 616         pci_bus_addr_t start;
 617         pci_bus_addr_t end;
 618 };
 619
 620 struct pci_dynids {
 621         spinlock_t lock;            /* protects list, index */
 622         struct list_head list;      /* for IDs added at runtime */
 623 };
 624
 625
 626 /*
 627  * PCI Error Recovery System (PCI-ERS).  If a PCI device driver provides
 628  * a set of callbacks in struct pci_error_handlers, that device driver
 629  * will be notified of PCI bus errors, and will be driven to recovery
 630  * when an error occurs.
 631  */
 632
 633 typedef unsigned int __bitwise pci_ers_result_t;
 634
 635 enum pci_ers_result {
 636         /* no result/none/not supported in device driver */
 637         PCI_ERS_RESULT_NONE = (__force pci_ers_result_t) 1,
 638
 639         /* Device driver can recover without slot reset */
 640         PCI_ERS_RESULT_CAN_RECOVER = (__force pci_ers_result_t) 2,
 641
 642         /* Device driver wants slot to be reset. */
 643         PCI_ERS_RESULT_NEED_RESET = (__force pci_ers_result_t) 3,
 644
 645         /* Device has completely failed, is unrecoverable */
 646         PCI_ERS_RESULT_DISCONNECT = (__force pci_ers_result_t) 4,
 647
 648         /* Device driver is fully recovered and operational */
 649         PCI_ERS_RESULT_RECOVERED = (__force pci_ers_result_t) 5,
 650
 651         /* No AER capabilities registered for the driver */
 652         PCI_ERS_RESULT_NO_AER_DRIVER = (__force pci_ers_result_t) 6,
 653 };
 654
 655 /* PCI bus error event callbacks */
 656 struct pci_error_handlers {
 657         /* PCI bus error detected on this device */
 658         pci_ers_result_t (*error_detected)(struct pci_dev *dev,
 659                                            enum pci_channel_state error);
 660
 661         /* MMIO has been re-enabled, but not DMA */
 662         pci_ers_result_t (*mmio_enabled)(struct pci_dev *dev);
 663
 664         /* PCI Express link has been reset */
 665         pci_ers_result_t (*link_reset)(struct pci_dev *dev);
 666
 667         /* PCI slot has been reset */
 668         pci_ers_result_t (*slot_reset)(struct pci_dev *dev);
 669
 670         /* PCI function reset prepare or completed */
 671         void (*reset_notify)(struct pci_dev *dev, bool prepare);
 672
 673         /* Device driver may resume normal operations */
 674         void (*resume)(struct pci_dev *dev);
 675 };
 676
 677
 678 struct module;
 679 struct pci_driver {
 680         struct list_head node;
 681         const char *name;
 682         const struct pci_device_id *id_table;   /* must be non-NULL for probe to be called */
 683         int  (*probe)  (struct pci_dev *dev, const struct pci_device_id *id);   /* New device inserted */
 684         void (*remove) (struct pci_dev *dev);   /* Device removed (NULL if not a hot-plug capable driver) */
 685         int  (*suspend) (struct pci_dev *dev, pm_message_t state);      /* Device suspended */
 686         int  (*suspend_late) (struct pci_dev *dev, pm_message_t state);
 687         int  (*resume_early) (struct pci_dev *dev);
 688         int  (*resume) (struct pci_dev *dev);                   /* Device woken up */
 689         void (*shutdown) (struct pci_dev *dev);
 690         int (*sriov_configure) (struct pci_dev *dev, int num_vfs); /* PF pdev */
 691         const struct pci_error_handlers *err_handler;
 692         struct device_driver    driver;
 693         struct pci_dynids dynids;
 694 };
 695
 696 #define to_pci_driver(drv) container_of(drv, struct pci_driver, driver)
 697
 698 /**
 699  * PCI_DEVICE - macro used to describe a specific pci device
 700  * @vend: the 16 bit PCI Vendor ID
 701  * @dev: the 16 bit PCI Device ID
 702  *
 703  * This macro is used to create a struct pci_device_id that matches a
 704  * specific device.  The subvendor and subdevice fields will be set to
 705  * PCI_ANY_ID.
 706  */
 707 #define PCI_DEVICE(vend,dev) \
 708         .vendor = (vend), .device = (dev), \
 709         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 710
 711 /**
 712  * PCI_DEVICE_SUB - macro used to describe a specific pci device with subsystem
 713  * @vend: the 16 bit PCI Vendor ID
 714  * @dev: the 16 bit PCI Device ID
 715  * @subvend: the 16 bit PCI Subvendor ID
 716  * @subdev: the 16 bit PCI Subdevice ID
 717  *
 718  * This macro is used to create a struct pci_device_id that matches a
 719  * specific device with subsystem information.
 720  */
 721 #define PCI_DEVICE_SUB(vend, dev, subvend, subdev) \
 722         .vendor = (vend), .device = (dev), \
 723         .subvendor = (subvend), .subdevice = (subdev)
 724
 725 /**
 726  * PCI_DEVICE_CLASS - macro used to describe a specific pci device class
 727  * @dev_class: the class, subclass, prog-if triple for this device
 728  * @dev_class_mask: the class mask for this device
 729  *
 730  * This macro is used to create a struct pci_device_id that matches a
 731  * specific PCI class.  The vendor, device, subvendor, and subdevice
 732  * fields will be set to PCI_ANY_ID.
 733  */
 734 #define PCI_DEVICE_CLASS(dev_class,dev_class_mask) \
 735         .class = (dev_class), .class_mask = (dev_class_mask), \
 736         .vendor = PCI_ANY_ID, .device = PCI_ANY_ID, \
 737         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 738
 739 /**
 740  * PCI_VDEVICE - macro used to describe a specific pci device in short form
 741  * @vend: the vendor name
 742  * @dev: the 16 bit PCI Device ID
 743  *
 744  * This macro is used to create a struct pci_device_id that matches a
 745  * specific PCI device.  The subvendor, and subdevice fields will be set
 746  * to PCI_ANY_ID. The macro allows the next field to follow as the device
 747  * private data.
 748  */
 749
 750 #define PCI_VDEVICE(vend, dev) \
 751         .vendor = PCI_VENDOR_ID_##vend, .device = (dev), \
 752         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID, 0, 0
 753
 754 enum {
 755         PCI_REASSIGN_ALL_RSRC   = 0x00000001,   /* ignore firmware setup */
 756         PCI_REASSIGN_ALL_BUS    = 0x00000002,   /* reassign all bus numbers */
 757         PCI_PROBE_ONLY          = 0x00000004,   /* use existing setup */
 758         PCI_CAN_SKIP_ISA_ALIGN  = 0x00000008,   /* don't do ISA alignment */
 759         PCI_ENABLE_PROC_DOMAINS = 0x00000010,   /* enable domains in /proc */
 760         PCI_COMPAT_DOMAIN_0     = 0x00000020,   /* ... except domain 0 */
 761         PCI_SCAN_ALL_PCIE_DEVS  = 0x00000040,   /* scan all, not just dev 0 */
 762 };
 763
 764 /* these external functions are only available when PCI support is enabled */
 765 #ifdef CONFIG_PCI
 766
 767 extern unsigned int pci_flags;
 768
 769 static inline void pci_set_flags(int flags) { pci_flags = flags; }
 770 static inline void pci_add_flags(int flags) { pci_flags |= flags; }
 771 static inline void pci_clear_flags(int flags) { pci_flags &= ~flags; }
 772 static inline int pci_has_flag(int flag) { return pci_flags & flag; }
 773
 774 void pcie_bus_configure_settings(struct pci_bus *bus);
 775
 776 enum pcie_bus_config_types {
 777         PCIE_BUS_TUNE_OFF,      /* don't touch MPS at all */
 778         PCIE_BUS_DEFAULT,       /* ensure MPS matches upstream bridge */
 779         PCIE_BUS_SAFE,          /* use largest MPS boot-time devices support */
 780         PCIE_BUS_PERFORMANCE,   /* use MPS and MRRS for best performance */
 781         PCIE_BUS_PEER2PEER,     /* set MPS = 128 for all devices */
 782 };
 783
 784 extern enum pcie_bus_config_types pcie_bus_config;
 785
 786 extern struct bus_type pci_bus_type;
 787
 788 /* Do NOT directly access these two variables, unless you are arch-specific PCI
 789  * code, or PCI core code. */
 790 extern struct list_head pci_root_buses; /* list of all known PCI buses */
 791 /* Some device drivers need know if PCI is initiated */
 792 int no_pci_devices(void);
 793
 794 void pcibios_resource_survey_bus(struct pci_bus *bus);
 795 void pcibios_bus_add_device(struct pci_dev *pdev);
 796 void pcibios_add_bus(struct pci_bus *bus);
 797 void pcibios_remove_bus(struct pci_bus *bus);
 798 void pcibios_fixup_bus(struct pci_bus *);
 799 int __must_check pcibios_enable_device(struct pci_dev *, int mask);
 800 /* Architecture-specific versions may override this (weak) */
 801 char *pcibios_setup(char *str);
 802
 803 /* Used only when drivers/pci/setup.c is used */
 804 resource_size_t pcibios_align_resource(void *, const struct resource *,
 805                                 resource_size_t,
 806                                 resource_size_t);
 807 void pcibios_update_irq(struct pci_dev *, int irq);
 808
 809 /* Weak but can be overriden by arch */
 810 void pci_fixup_cardbus(struct pci_bus *);
 811
 812 /* Generic PCI functions used internally */
 813
 814 void pcibios_resource_to_bus(struct pci_bus *bus, struct pci_bus_region *region,
 815                              struct resource *res);
 816 void pcibios_bus_to_resource(struct pci_bus *bus, struct resource *res,
 817                              struct pci_bus_region *region);
 818 void pcibios_scan_specific_bus(int busn);
 819 struct pci_bus *pci_find_bus(int domain, int busnr);
 820 void pci_bus_add_devices(const struct pci_bus *bus);
 821 struct pci_bus *pci_scan_bus(int bus, struct pci_ops *ops, void *sysdata);
 822 struct pci_bus *pci_create_root_bus(struct device *parent, int bus,
 823                                     struct pci_ops *ops, void *sysdata,
 824                                     struct list_head *resources);
 825 int pci_bus_insert_busn_res(struct pci_bus *b, int bus, int busmax);
 826 int pci_bus_update_busn_res_end(struct pci_bus *b, int busmax);
 827 void pci_bus_release_busn_res(struct pci_bus *b);
 828 struct pci_bus *pci_scan_root_bus_msi(struct device *parent, int bus,
 829                                       struct pci_ops *ops, void *sysdata,
 830                                       struct list_head *resources,
 831                                       struct msi_controller *msi);
 832 struct pci_bus *pci_scan_root_bus(struct device *parent, int bus,
 833                                              struct pci_ops *ops, void *sysdata,
 834                                              struct list_head *resources);
 835 struct pci_bus *pci_add_new_bus(struct pci_bus *parent, struct pci_dev *dev,
 836                                 int busnr);
 837 void pcie_update_link_speed(struct pci_bus *bus, u16 link_status);
 838 struct pci_slot *pci_create_slot(struct pci_bus *parent, int slot_nr,
 839                                  const char *name,
 840                                  struct hotplug_slot *hotplug);
 841 void pci_destroy_slot(struct pci_slot *slot);
 842 #ifdef CONFIG_SYSFS
 843 void pci_dev_assign_slot(struct pci_dev *dev);
 844 #else
 845 static inline void pci_dev_assign_slot(struct pci_dev *dev) { }
 846 #endif
 847 int pci_scan_slot(struct pci_bus *bus, int devfn);
 848 struct pci_dev *pci_scan_single_device(struct pci_bus *bus, int devfn);
 849 void pci_device_add(struct pci_dev *dev, struct pci_bus *bus);
 850 unsigned int pci_scan_child_bus(struct pci_bus *bus);
 851 void pci_bus_add_device(struct pci_dev *dev);
 852 void pci_read_bridge_bases(struct pci_bus *child);
 853 struct resource *pci_find_parent_resource(const struct pci_dev *dev,
 854                                           struct resource *res);
 855 struct pci_dev *pci_find_pcie_root_port(struct pci_dev *dev);
 856 u8 pci_swizzle_interrupt_pin(const struct pci_dev *dev, u8 pin);
 857 int pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge);
 858 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp);
 859 struct pci_dev *pci_dev_get(struct pci_dev *dev);
 860 void pci_dev_put(struct pci_dev *dev);
 861 void pci_remove_bus(struct pci_bus *b);
 862 void pci_stop_and_remove_bus_device(struct pci_dev *dev);
 863 void pci_stop_and_remove_bus_device_locked(struct pci_dev *dev);
 864 void pci_stop_root_bus(struct pci_bus *bus);
 865 void pci_remove_root_bus(struct pci_bus *bus);
 866 void pci_setup_cardbus(struct pci_bus *bus);
 867 void pcibios_setup_bridge(struct pci_bus *bus, unsigned long type);
 868 void pci_sort_breadthfirst(void);
 869 #define dev_is_pci(d) ((d)->bus == &pci_bus_type)
 870 #define dev_is_pf(d) ((dev_is_pci(d) ? to_pci_dev(d)->is_physfn : false))
 871 #define dev_num_vf(d) ((dev_is_pci(d) ? pci_num_vf(to_pci_dev(d)) : 0))
 872
 873 /* Generic PCI functions exported to card drivers */
 874
 875 enum pci_lost_interrupt_reason {
 876         PCI_LOST_IRQ_NO_INFORMATION = 0,
 877         PCI_LOST_IRQ_DISABLE_MSI,
 878         PCI_LOST_IRQ_DISABLE_MSIX,
 879         PCI_LOST_IRQ_DISABLE_ACPI,
 880 };
 881 enum pci_lost_interrupt_reason pci_lost_interrupt(struct pci_dev *dev);
 882 int pci_find_capability(struct pci_dev *dev, int cap);
 883 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap);
 884 int pci_find_ext_capability(struct pci_dev *dev, int cap);
 885 int pci_find_next_ext_capability(struct pci_dev *dev, int pos, int cap);
 886 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap);
 887 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap);
 888 struct pci_bus *pci_find_next_bus(const struct pci_bus *from);
 889
 890 struct pci_dev *pci_get_device(unsigned int vendor, unsigned int device,
 891                                 struct pci_dev *from);
 892 struct pci_dev *pci_get_subsys(unsigned int vendor, unsigned int device,
 893                                 unsigned int ss_vendor, unsigned int ss_device,
 894                                 struct pci_dev *from);
 895 struct pci_dev *pci_get_slot(struct pci_bus *bus, unsigned int devfn);
 896 struct pci_dev *pci_get_domain_bus_and_slot(int domain, unsigned int bus,
 897                                             unsigned int devfn);
 898 static inline struct pci_dev *pci_get_bus_and_slot(unsigned int bus,
 899                                                    unsigned int devfn)
 900 {
 901         return pci_get_domain_bus_and_slot(0, bus, devfn);
 902 }
 903 struct pci_dev *pci_get_class(unsigned int class, struct pci_dev *from);
 904 int pci_dev_present(const struct pci_device_id *ids);
 905
 906 int pci_bus_read_config_byte(struct pci_bus *bus, unsigned int devfn,
 907                              int where, u8 *val);
 908 int pci_bus_read_config_word(struct pci_bus *bus, unsigned int devfn,
 909                              int where, u16 *val);
 910 int pci_bus_read_config_dword(struct pci_bus *bus, unsigned int devfn,
 911                               int where, u32 *val);
 912 int pci_bus_write_config_byte(struct pci_bus *bus, unsigned int devfn,
 913                               int where, u8 val);
 914 int pci_bus_write_config_word(struct pci_bus *bus, unsigned int devfn,
 915                               int where, u16 val);
 916 int pci_bus_write_config_dword(struct pci_bus *bus, unsigned int devfn,
 917                                int where, u32 val);
 918
 919 int pci_generic_config_read(struct pci_bus *bus, unsigned int devfn,
 920                             int where, int size, u32 *val);
 921 int pci_generic_config_write(struct pci_bus *bus, unsigned int devfn,
 922                             int where, int size, u32 val);
 923 int pci_generic_config_read32(struct pci_bus *bus, unsigned int devfn,
 924                               int where, int size, u32 *val);
 925 int pci_generic_config_write32(struct pci_bus *bus, unsigned int devfn,
 926                                int where, int size, u32 val);
 927
 928 struct pci_ops *pci_bus_set_ops(struct pci_bus *bus, struct pci_ops *ops);
 929
 930 static inline int pci_read_config_byte(const struct pci_dev *dev, int where, u8 *val)
 931 {
 932         return pci_bus_read_config_byte(dev->bus, dev->devfn, where, val);
 933 }
 934 static inline int pci_read_config_word(const struct pci_dev *dev, int where, u16 *val)
 935 {
 936         return pci_bus_read_config_word(dev->bus, dev->devfn, where, val);
 937 }
 938 static inline int pci_read_config_dword(const struct pci_dev *dev, int where,
 939                                         u32 *val)
 940 {
 941         return pci_bus_read_config_dword(dev->bus, dev->devfn, where, val);
 942 }
 943 static inline int pci_write_config_byte(const struct pci_dev *dev, int where, u8 val)
 944 {
 945         return pci_bus_write_config_byte(dev->bus, dev->devfn, where, val);
 946 }
 947 static inline int pci_write_config_word(const struct pci_dev *dev, int where, u16 val)
 948 {
 949         return pci_bus_write_config_word(dev->bus, dev->devfn, where, val);
 950 }
 951 static inline int pci_write_config_dword(const struct pci_dev *dev, int where,
 952                                          u32 val)
 953 {
 954         return pci_bus_write_config_dword(dev->bus, dev->devfn, where, val);
 955 }
 956
 957 int pcie_capability_read_word(struct pci_dev *dev, int pos, u16 *val);
 958 int pcie_capability_read_dword(struct pci_dev *dev, int pos, u32 *val);
 959 int pcie_capability_write_word(struct pci_dev *dev, int pos, u16 val);
 960 int pcie_capability_write_dword(struct pci_dev *dev, int pos, u32 val);
 961 int pcie_capability_clear_and_set_word(struct pci_dev *dev, int pos,
 962                                        u16 clear, u16 set);
 963 int pcie_capability_clear_and_set_dword(struct pci_dev *dev, int pos,
 964                                         u32 clear, u32 set);
 965
 966 static inline int pcie_capability_set_word(struct pci_dev *dev, int pos,
 967                                            u16 set)
 968 {
 969         return pcie_capability_clear_and_set_word(dev, pos, 0, set);
 970 }
 971
 972 static inline int pcie_capability_set_dword(struct pci_dev *dev, int pos,
 973                                             u32 set)
 974 {
 975         return pcie_capability_clear_and_set_dword(dev, pos, 0, set);
 976 }
 977
 978 static inline int pcie_capability_clear_word(struct pci_dev *dev, int pos,
 979                                              u16 clear)
 980 {
 981         return pcie_capability_clear_and_set_word(dev, pos, clear, 0);
 982 }
 983
 984 static inline int pcie_capability_clear_dword(struct pci_dev *dev, int pos,
 985                                               u32 clear)
 986 {
 987         return pcie_capability_clear_and_set_dword(dev, pos, clear, 0);
 988 }
 989
 990 /* user-space driven config access */
 991 int pci_user_read_config_byte(struct pci_dev *dev, int where, u8 *val);
 992 int pci_user_read_config_word(struct pci_dev *dev, int where, u16 *val);
 993 int pci_user_read_config_dword(struct pci_dev *dev, int where, u32 *val);
 994 int pci_user_write_config_byte(struct pci_dev *dev, int where, u8 val);
 995 int pci_user_write_config_word(struct pci_dev *dev, int where, u16 val);
 996 int pci_user_write_config_dword(struct pci_dev *dev, int where, u32 val);
 997
 998 int __must_check pci_enable_device(struct pci_dev *dev);
 999 int __must_check pci_enable_device_io(struct pci_dev *dev);
1000 int __must_check pci_enable_device_mem(struct pci_dev *dev);
1001 int __must_check pci_reenable_device(struct pci_dev *);
1002 int __must_check pcim_enable_device(struct pci_dev *pdev);
1003 void pcim_pin_device(struct pci_dev *pdev);
1004
1005 static inline int pci_is_enabled(struct pci_dev *pdev)
1006 {
1007         return (atomic_read(&pdev->enable_cnt) > 0);
1008 }
1009
1010 static inline int pci_is_managed(struct pci_dev *pdev)
1011 {
1012         return pdev->is_managed;
1013 }
1014
1015 void pci_disable_device(struct pci_dev *dev);
1016
1017 extern unsigned int pcibios_max_latency;
1018 void pci_set_master(struct pci_dev *dev);
1019 void pci_clear_master(struct pci_dev *dev);
1020
1021 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state);
1022 int pci_set_cacheline_size(struct pci_dev *dev);
1023 #define HAVE_PCI_SET_MWI
1024 int __must_check pci_set_mwi(struct pci_dev *dev);
1025 int pci_try_set_mwi(struct pci_dev *dev);
1026 void pci_clear_mwi(struct pci_dev *dev);
1027 void pci_intx(struct pci_dev *dev, int enable);
1028 bool pci_intx_mask_supported(struct pci_dev *dev);
1029 bool pci_check_and_mask_intx(struct pci_dev *dev);
1030 bool pci_check_and_unmask_intx(struct pci_dev *dev);
1031 int pci_wait_for_pending(struct pci_dev *dev, int pos, u16 mask);
1032 int pci_wait_for_pending_transaction(struct pci_dev *dev);
1033 int pcix_get_max_mmrbc(struct pci_dev *dev);
1034 int pcix_get_mmrbc(struct pci_dev *dev);
1035 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc);
1036 int pcie_get_readrq(struct pci_dev *dev);
1037 int pcie_set_readrq(struct pci_dev *dev, int rq);
1038 int pcie_get_mps(struct pci_dev *dev);
1039 int pcie_set_mps(struct pci_dev *dev, int mps);
1040 int pcie_get_minimum_link(struct pci_dev *dev, enum pci_bus_speed *speed,
1041                           enum pcie_link_width *width);
1042 int __pci_reset_function(struct pci_dev *dev);
1043 int __pci_reset_function_locked(struct pci_dev *dev);
1044 int pci_reset_function(struct pci_dev *dev);
1045 int pci_try_reset_function(struct pci_dev *dev);
1046 int pci_probe_reset_slot(struct pci_slot *slot);
1047 int pci_reset_slot(struct pci_slot *slot);
1048 int pci_try_reset_slot(struct pci_slot *slot);
1049 int pci_probe_reset_bus(struct pci_bus *bus);
1050 int pci_reset_bus(struct pci_bus *bus);
1051 int pci_try_reset_bus(struct pci_bus *bus);
1052 void pci_reset_secondary_bus(struct pci_dev *dev);
1053 void pcibios_reset_secondary_bus(struct pci_dev *dev);
1054 void pci_reset_bridge_secondary_bus(struct pci_dev *dev);
1055 void pci_update_resource(struct pci_dev *dev, int resno);
1056 int __must_check pci_assign_resource(struct pci_dev *dev, int i);
1057 int __must_check pci_reassign_resource(struct pci_dev *dev, int i, resource_size_t add_size, resource_size_t align);
1058 int pci_select_bars(struct pci_dev *dev, unsigned long flags);
1059 bool pci_device_is_present(struct pci_dev *pdev);
1060 void pci_ignore_hotplug(struct pci_dev *dev);
1061
1062 /* ROM control related routines */
1063 int pci_enable_rom(struct pci_dev *pdev);
1064 void pci_disable_rom(struct pci_dev *pdev);
1065 void __iomem __must_check *pci_map_rom(struct pci_dev *pdev, size_t *size);
1066 void pci_unmap_rom(struct pci_dev *pdev, void __iomem *rom);
1067 size_t pci_get_rom_size(struct pci_dev *pdev, void __iomem *rom, size_t size);
1068 void __iomem __must_check *pci_platform_rom(struct pci_dev *pdev, size_t *size);
1069
1070 /* Power management related routines */
1071 int pci_save_state(struct pci_dev *dev);
1072 void pci_restore_state(struct pci_dev *dev);
1073 struct pci_saved_state *pci_store_saved_state(struct pci_dev *dev);
1074 int pci_load_saved_state(struct pci_dev *dev,
1075                          struct pci_saved_state *state);
1076 int pci_load_and_free_saved_state(struct pci_dev *dev,
1077                                   struct pci_saved_state **state);
1078 struct pci_cap_saved_state *pci_find_saved_cap(struct pci_dev *dev, char cap);
1079 struct pci_cap_saved_state *pci_find_saved_ext_cap(struct pci_dev *dev,
1080                                                    u16 cap);
1081 int pci_add_cap_save_buffer(struct pci_dev *dev, char cap, unsigned int size);
1082 int pci_add_ext_cap_save_buffer(struct pci_dev *dev,
1083                                 u16 cap, unsigned int size);
1084 int __pci_complete_power_transition(struct pci_dev *dev, pci_power_t state);
1085 int pci_set_power_state(struct pci_dev *dev, pci_power_t state);
1086 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state);
1087 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state);
1088 void pci_pme_active(struct pci_dev *dev, bool enable);
1089 int __pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1090                       bool runtime, bool enable);
1091 int pci_wake_from_d3(struct pci_dev *dev, bool enable);
1092 int pci_prepare_to_sleep(struct pci_dev *dev);
1093 int pci_back_from_sleep(struct pci_dev *dev);
1094 bool pci_dev_run_wake(struct pci_dev *dev);
1095 bool pci_check_pme_status(struct pci_dev *dev);
1096 void pci_pme_wakeup_bus(struct pci_bus *bus);
1097 void pci_d3cold_enable(struct pci_dev *dev);
1098 void pci_d3cold_disable(struct pci_dev *dev);
1099
1100 static inline int pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1101                                   bool enable)
1102 {
1103         return __pci_enable_wake(dev, state, false, enable);
1104 }
1105
1106 /* PCI Virtual Channel */
1107 int pci_save_vc_state(struct pci_dev *dev);
1108 void pci_restore_vc_state(struct pci_dev *dev);
1109 void pci_allocate_vc_save_buffers(struct pci_dev *dev);
1110
1111 /* For use by arch with custom probe code */
1112 void set_pcie_port_type(struct pci_dev *pdev);
1113 void set_pcie_hotplug_bridge(struct pci_dev *pdev);
1114
1115 /* Functions for PCI Hotplug drivers to use */
1116 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap);
1117 unsigned int pci_rescan_bus_bridge_resize(struct pci_dev *bridge);
1118 unsigned int pci_rescan_bus(struct pci_bus *bus);
1119 void pci_lock_rescan_remove(void);
1120 void pci_unlock_rescan_remove(void);
1121
1122 /* Vital product data routines */
1123 ssize_t pci_read_vpd(struct pci_dev *dev, loff_t pos, size_t count, void *buf);
1124 ssize_t pci_write_vpd(struct pci_dev *dev, loff_t pos, size_t count, const void *buf);
1125 int pci_set_vpd_size(struct pci_dev *dev, size_t len);
1126
1127 /* Helper functions for low-level code (drivers/pci/setup-[bus,res].c) */
1128 resource_size_t pcibios_retrieve_fw_addr(struct pci_dev *dev, int idx);
1129 void pci_bus_assign_resources(const struct pci_bus *bus);
1130 void pci_bus_claim_resources(struct pci_bus *bus);
1131 void pci_bus_size_bridges(struct pci_bus *bus);
1132 int pci_claim_resource(struct pci_dev *, int);
1133 int pci_claim_bridge_resource(struct pci_dev *bridge, int i);
1134 void pci_assign_unassigned_resources(void);
1135 void pci_assign_unassigned_bridge_resources(struct pci_dev *bridge);
1136 void pci_assign_unassigned_bus_resources(struct pci_bus *bus);
1137 void pci_assign_unassigned_root_bus_resources(struct pci_bus *bus);
1138 void pdev_enable_device(struct pci_dev *);
1139 int pci_enable_resources(struct pci_dev *, int mask);
1140 void pci_fixup_irqs(u8 (*)(struct pci_dev *, u8 *),
1141                     int (*)(const struct pci_dev *, u8, u8));
1142 struct resource *pci_find_resource(struct pci_dev *dev, struct resource *res);
1143 #define HAVE_PCI_REQ_REGIONS    2
1144 int __must_check pci_request_regions(struct pci_dev *, const char *);
1145 int __must_check pci_request_regions_exclusive(struct pci_dev *, const char *);
1146 void pci_release_regions(struct pci_dev *);
1147 int __must_check pci_request_region(struct pci_dev *, int, const char *);
1148 int __must_check pci_request_region_exclusive(struct pci_dev *, int, const char *);
1149 void pci_release_region(struct pci_dev *, int);
1150 int pci_request_selected_regions(struct pci_dev *, int, const char *);
1151 int pci_request_selected_regions_exclusive(struct pci_dev *, int, const char *);
1152 void pci_release_selected_regions(struct pci_dev *, int);
1153
1154 /* drivers/pci/bus.c */
1155 struct pci_bus *pci_bus_get(struct pci_bus *bus);
1156 void pci_bus_put(struct pci_bus *bus);
1157 void pci_add_resource(struct list_head *resources, struct resource *res);
1158 void pci_add_resource_offset(struct list_head *resources, struct resource *res,
1159                              resource_size_t offset);
1160 void pci_free_resource_list(struct list_head *resources);
1161 void pci_bus_add_resource(struct pci_bus *bus, struct resource *res,
1162                           unsigned int flags);
1163 struct resource *pci_bus_resource_n(const struct pci_bus *bus, int n);
1164 void pci_bus_remove_resources(struct pci_bus *bus);
1165 int devm_request_pci_bus_resources(struct device *dev,
1166                                    struct list_head *resources);
1167
1168 #define pci_bus_for_each_resource(bus, res, i)                          \
1169         for (i = 0;                                                     \
1170             (res = pci_bus_resource_n(bus, i)) || i < PCI_BRIDGE_RESOURCE_NUM; \
1171              i++)
1172
1173 int __must_check pci_bus_alloc_resource(struct pci_bus *bus,
1174                         struct resource *res, resource_size_t size,
1175                         resource_size_t align, resource_size_t min,
1176                         unsigned long type_mask,
1177                         resource_size_t (*alignf)(void *,
1178                                                   const struct resource *,
1179                                                   resource_size_t,
1180                                                   resource_size_t),
1181                         void *alignf_data);
1182
1183
1184 int pci_register_io_range(phys_addr_t addr, resource_size_t size);
1185 unsigned long pci_address_to_pio(phys_addr_t addr);
1186 phys_addr_t pci_pio_to_address(unsigned long pio);
1187 int pci_remap_iospace(const struct resource *res, phys_addr_t phys_addr);
1188 void pci_unmap_iospace(struct resource *res);
1189
1190 static inline pci_bus_addr_t pci_bus_address(struct pci_dev *pdev, int bar)
1191 {
1192         struct pci_bus_region region;
1193
1194         pcibios_resource_to_bus(pdev->bus, &region, &pdev->resource[bar]);
1195         return region.start;
1196 }
1197
1198 /* Proper probing supporting hot-pluggable devices */
1199 int __must_check __pci_register_driver(struct pci_driver *, struct module *,
1200                                        const char *mod_name);
1201
1202 /*
1203  * pci_register_driver must be a macro so that KBUILD_MODNAME can be expanded
1204  */
1205 #define pci_register_driver(driver)             \
1206         __pci_register_driver(driver, THIS_MODULE, KBUILD_MODNAME)
1207
1208 void pci_unregister_driver(struct pci_driver *dev);
1209
1210 /**
1211  * module_pci_driver() - Helper macro for registering a PCI driver
1212  * @__pci_driver: pci_driver struct
1213  *
1214  * Helper macro for PCI drivers which do not do anything special in module
1215  * init/exit. This eliminates a lot of boilerplate. Each module may only
1216  * use this macro once, and calling it replaces module_init() and module_exit()
1217  */
1218 #define module_pci_driver(__pci_driver) \
1219         module_driver(__pci_driver, pci_register_driver, \
1220                        pci_unregister_driver)
1221
1222 /**
1223  * builtin_pci_driver() - Helper macro for registering a PCI driver
1224  * @__pci_driver: pci_driver struct
1225  *
1226  * Helper macro for PCI drivers which do not do anything special in their
1227  * init code. This eliminates a lot of boilerplate. Each driver may only
1228  * use this macro once, and calling it replaces device_initcall(...)
1229  */
1230 #define builtin_pci_driver(__pci_driver) \
1231         builtin_driver(__pci_driver, pci_register_driver)
1232
1233 struct pci_driver *pci_dev_driver(const struct pci_dev *dev);
1234 int pci_add_dynid(struct pci_driver *drv,
1235                   unsigned int vendor, unsigned int device,
1236                   unsigned int subvendor, unsigned int subdevice,
1237                   unsigned int class, unsigned int class_mask,
1238                   unsigned long driver_data);
1239 const struct pci_device_id *pci_match_id(const struct pci_device_id *ids,
1240                                          struct pci_dev *dev);
1241 int pci_scan_bridge(struct pci_bus *bus, struct pci_dev *dev, int max,
1242                     int pass);
1243
1244 void pci_walk_bus(struct pci_bus *top, int (*cb)(struct pci_dev *, void *),
1245                   void *userdata);
1246 int pci_cfg_space_size(struct pci_dev *dev);
1247 unsigned char pci_bus_max_busnr(struct pci_bus *bus);
1248 void pci_setup_bridge(struct pci_bus *bus);
1249 resource_size_t pcibios_window_alignment(struct pci_bus *bus,
1250                                          unsigned long type);
1251 resource_size_t pcibios_iov_resource_alignment(struct pci_dev *dev, int resno);
1252
1253 #define PCI_VGA_STATE_CHANGE_BRIDGE (1 << 0)
1254 #define PCI_VGA_STATE_CHANGE_DECODES (1 << 1)
1255
1256 int pci_set_vga_state(struct pci_dev *pdev, bool decode,
1257                       unsigned int command_bits, u32 flags);
1258
1259 #define PCI_IRQ_LEGACY          (1 << 0) /* allow legacy interrupts */
1260 #define PCI_IRQ_MSI             (1 << 1) /* allow MSI interrupts */
1261 #define PCI_IRQ_MSIX            (1 << 2) /* allow MSI-X interrupts */
1262 #define PCI_IRQ_AFFINITY        (1 << 3) /* auto-assign affinity */
1263 #define PCI_IRQ_ALL_TYPES \
1264         (PCI_IRQ_LEGACY | PCI_IRQ_MSI | PCI_IRQ_MSIX)
1265
1266 /* kmem_cache style wrapper around pci_alloc_consistent() */
1267
1268 #include <linux/pci-dma.h>
1269 #include <linux/dmapool.h>
1270
1271 #define pci_pool dma_pool
1272 #define pci_pool_create(name, pdev, size, align, allocation) \
1273                 dma_pool_create(name, &pdev->dev, size, align, allocation)
1274 #define pci_pool_destroy(pool) dma_pool_destroy(pool)
1275 #define pci_pool_alloc(pool, flags, handle) dma_pool_alloc(pool, flags, handle)
1276 #define pci_pool_zalloc(pool, flags, handle) \
1277                 dma_pool_zalloc(pool, flags, handle)
1278 #define pci_pool_free(pool, vaddr, addr) dma_pool_free(pool, vaddr, addr)
1279
1280 struct msix_entry {
1281         u32     vector; /* kernel uses to write allocated vector */
1282         u16     entry;  /* driver uses to specify entry, OS writes */
1283 };
1284
1285 #ifdef CONFIG_PCI_MSI
1286 int pci_msi_vec_count(struct pci_dev *dev);
1287 void pci_msi_shutdown(struct pci_dev *dev);
1288 void pci_disable_msi(struct pci_dev *dev);
1289 int pci_msix_vec_count(struct pci_dev *dev);
1290 int pci_enable_msix(struct pci_dev *dev, struct msix_entry *entries, int nvec);
1291 void pci_msix_shutdown(struct pci_dev *dev);
1292 void pci_disable_msix(struct pci_dev *dev);
1293 void pci_restore_msi_state(struct pci_dev *dev);
1294 int pci_msi_enabled(void);
1295 int pci_enable_msi_range(struct pci_dev *dev, int minvec, int maxvec);
1296 static inline int pci_enable_msi_exact(struct pci_dev *dev, int nvec)
1297 {
1298         int rc = pci_enable_msi_range(dev, nvec, nvec);
1299         if (rc < 0)
1300                 return rc;
1301         return 0;
1302 }
1303 int pci_enable_msix_range(struct pci_dev *dev, struct msix_entry *entries,
1304                           int minvec, int maxvec);
1305 static inline int pci_enable_msix_exact(struct pci_dev *dev,
1306                                         struct msix_entry *entries, int nvec)
1307 {
1308         int rc = pci_enable_msix_range(dev, entries, nvec, nvec);
1309         if (rc < 0)
1310                 return rc;
1311         return 0;
1312 }
1313 int pci_alloc_irq_vectors_affinity(struct pci_dev *dev, unsigned int min_vecs,
1314                                    unsigned int max_vecs, unsigned int flags,
1315                                    const struct irq_affinity *affd);
1316
1317 void pci_free_irq_vectors(struct pci_dev *dev);
1318 int pci_irq_vector(struct pci_dev *dev, unsigned int nr);
1319 const struct cpumask *pci_irq_get_affinity(struct pci_dev *pdev, int vec);
1320
1321 #else
1322 static inline int pci_msi_vec_count(struct pci_dev *dev) { return -ENOSYS; }
1323 static inline void pci_msi_shutdown(struct pci_dev *dev) { }
1324 static inline void pci_disable_msi(struct pci_dev *dev) { }
1325 static inline int pci_msix_vec_count(struct pci_dev *dev) { return -ENOSYS; }
1326 static inline int pci_enable_msix(struct pci_dev *dev,
1327                                   struct msix_entry *entries, int nvec)
1328 { return -ENOSYS; }
1329 static inline void pci_msix_shutdown(struct pci_dev *dev) { }
1330 static inline void pci_disable_msix(struct pci_dev *dev) { }
1331 static inline void pci_restore_msi_state(struct pci_dev *dev) { }
1332 static inline int pci_msi_enabled(void) { return 0; }
1333 static inline int pci_enable_msi_range(struct pci_dev *dev, int minvec,
1334                                        int maxvec)
1335 { return -ENOSYS; }
1336 static inline int pci_enable_msi_exact(struct pci_dev *dev, int nvec)
1337 { return -ENOSYS; }
1338 static inline int pci_enable_msix_range(struct pci_dev *dev,
1339                       struct msix_entry *entries, int minvec, int maxvec)
1340 { return -ENOSYS; }
1341 static inline int pci_enable_msix_exact(struct pci_dev *dev,
1342                       struct msix_entry *entries, int nvec)
1343 { return -ENOSYS; }
1344
1345 static inline int
1346 pci_alloc_irq_vectors_affinity(struct pci_dev *dev, unsigned int min_vecs,
1347                                unsigned int max_vecs, unsigned int flags,
1348                                const struct irq_affinity *aff_desc)
1349 {
1350         if (min_vecs > 1)
1351                 return -EINVAL;
1352         return 1;
1353 }
1354
1355 static inline void pci_free_irq_vectors(struct pci_dev *dev)
1356 {
1357 }
1358
1359 static inline int pci_irq_vector(struct pci_dev *dev, unsigned int nr)
1360 {
1361         if (WARN_ON_ONCE(nr > 0))
1362                 return -EINVAL;
1363         return dev->irq;
1364 }
1365 static inline const struct cpumask *pci_irq_get_affinity(struct pci_dev *pdev,
1366                 int vec)
1367 {
1368         return cpu_possible_mask;
1369 }
1370 #endif
1371
1372 static inline int
1373 pci_alloc_irq_vectors(struct pci_dev *dev, unsigned int min_vecs,
1374                       unsigned int max_vecs, unsigned int flags)
1375 {
1376         return pci_alloc_irq_vectors_affinity(dev, min_vecs, max_vecs, flags,
1377                                               NULL);
1378 }
1379
1380 #ifdef CONFIG_PCIEPORTBUS
1381 extern bool pcie_ports_disabled;
1382 extern bool pcie_ports_auto;
1383 #else
1384 #define pcie_ports_disabled     true
1385 #define pcie_ports_auto         false
1386 #endif
1387
1388 #ifdef CONFIG_PCIEASPM
1389 bool pcie_aspm_support_enabled(void);
1390 #else
1391 static inline bool pcie_aspm_support_enabled(void) { return false; }
1392 #endif
1393
1394 #ifdef CONFIG_PCIEAER
1395 void pci_no_aer(void);
1396 bool pci_aer_available(void);
1397 int pci_aer_init(struct pci_dev *dev);
1398 #else
1399 static inline void pci_no_aer(void) { }
1400 static inline bool pci_aer_available(void) { return false; }
1401 static inline int pci_aer_init(struct pci_dev *d) { return -ENODEV; }
1402 #endif
1403
1404 #ifdef CONFIG_PCIE_ECRC
1405 void pcie_set_ecrc_checking(struct pci_dev *dev);
1406 void pcie_ecrc_get_policy(char *str);
1407 #else
1408 static inline void pcie_set_ecrc_checking(struct pci_dev *dev) { }
1409 static inline void pcie_ecrc_get_policy(char *str) { }
1410 #endif
1411
1412 #define pci_enable_msi(pdev)    pci_enable_msi_exact(pdev, 1)
1413
1414 #ifdef CONFIG_HT_IRQ
1415 /* The functions a driver should call */
1416 int  ht_create_irq(struct pci_dev *dev, int idx);
1417 void ht_destroy_irq(unsigned int irq);
1418 #endif /* CONFIG_HT_IRQ */
1419
1420 #ifdef CONFIG_PCI_ATS
1421 /* Address Translation Service */
1422 void pci_ats_init(struct pci_dev *dev);
1423 int pci_enable_ats(struct pci_dev *dev, int ps);
1424 void pci_disable_ats(struct pci_dev *dev);
1425 int pci_ats_queue_depth(struct pci_dev *dev);
1426 #else
1427 static inline void pci_ats_init(struct pci_dev *d) { }
1428 static inline int pci_enable_ats(struct pci_dev *d, int ps) { return -ENODEV; }
1429 static inline void pci_disable_ats(struct pci_dev *d) { }
1430 static inline int pci_ats_queue_depth(struct pci_dev *d) { return -ENODEV; }
1431 #endif
1432
1433 #ifdef CONFIG_PCIE_PTM
1434 int pci_enable_ptm(struct pci_dev *dev, u8 *granularity);
1435 #else
1436 static inline int pci_enable_ptm(struct pci_dev *dev, u8 *granularity)
1437 { return -EINVAL; }
1438 #endif
1439
1440 void pci_cfg_access_lock(struct pci_dev *dev);
1441 bool pci_cfg_access_trylock(struct pci_dev *dev);
1442 void pci_cfg_access_unlock(struct pci_dev *dev);
1443
1444 /*
1445  * PCI domain support.  Sometimes called PCI segment (eg by ACPI),
1446  * a PCI domain is defined to be a set of PCI buses which share
1447  * configuration space.
1448  */
1449 #ifdef CONFIG_PCI_DOMAINS
1450 extern int pci_domains_supported;
1451 int pci_get_new_domain_nr(void);
1452 #else
1453 enum { pci_domains_supported = 0 };
1454 static inline int pci_domain_nr(struct pci_bus *bus) { return 0; }
1455 static inline int pci_proc_domain(struct pci_bus *bus) { return 0; }
1456 static inline int pci_get_new_domain_nr(void) { return -ENOSYS; }
1457 #endif /* CONFIG_PCI_DOMAINS */
1458
1459 /*
1460  * Generic implementation for PCI domain support. If your
1461  * architecture does not need custom management of PCI
1462  * domains then this implementation will be used
1463  */
1464 #ifdef CONFIG_PCI_DOMAINS_GENERIC
1465 static inline int pci_domain_nr(struct pci_bus *bus)
1466 {
1467         return bus->domain_nr;
1468 }
1469 #ifdef CONFIG_ACPI
1470 int acpi_pci_bus_find_domain_nr(struct pci_bus *bus);
1471 #else
1472 static inline int acpi_pci_bus_find_domain_nr(struct pci_bus *bus)
1473 { return 0; }
1474 #endif
1475 int pci_bus_find_domain_nr(struct pci_bus *bus, struct device *parent);
1476 #endif
1477
1478 /* some architectures require additional setup to direct VGA traffic */
1479 typedef int (*arch_set_vga_state_t)(struct pci_dev *pdev, bool decode,
1480                       unsigned int command_bits, u32 flags);
1481 void pci_register_set_vga_state(arch_set_vga_state_t func);
1482
1483 static inline int
1484 pci_request_io_regions(struct pci_dev *pdev, const char *name)
1485 {
1486         return pci_request_selected_regions(pdev,
1487                             pci_select_bars(pdev, IORESOURCE_IO), name);
1488 }
1489
1490 static inline void
1491 pci_release_io_regions(struct pci_dev *pdev)
1492 {
1493         return pci_release_selected_regions(pdev,
1494                             pci_select_bars(pdev, IORESOURCE_IO));
1495 }
1496
1497 static inline int
1498 pci_request_mem_regions(struct pci_dev *pdev, const char *name)
1499 {
1500         return pci_request_selected_regions(pdev,
1501                             pci_select_bars(pdev, IORESOURCE_MEM), name);
1502 }
1503
1504 static inline void
1505 pci_release_mem_regions(struct pci_dev *pdev)
1506 {
1507         return pci_release_selected_regions(pdev,
1508                             pci_select_bars(pdev, IORESOURCE_MEM));
1509 }
1510
1511 #else /* CONFIG_PCI is not enabled */
1512
1513 static inline void pci_set_flags(int flags) { }
1514 static inline void pci_add_flags(int flags) { }
1515 static inline void pci_clear_flags(int flags) { }
1516 static inline int pci_has_flag(int flag) { return 0; }
1517
1518 /*
1519  *  If the system does not have PCI, clearly these return errors.  Define
1520  *  these as simple inline functions to avoid hair in drivers.
1521  */
1522
1523 #define _PCI_NOP(o, s, t) \
1524         static inline int pci_##o##_config_##s(struct pci_dev *dev, \
1525                                                 int where, t val) \
1526                 { return PCIBIOS_FUNC_NOT_SUPPORTED; }
1527
1528 #define _PCI_NOP_ALL(o, x)      _PCI_NOP(o, byte, u8 x) \
1529                                 _PCI_NOP(o, word, u16 x) \
1530                                 _PCI_NOP(o, dword, u32 x)
1531 _PCI_NOP_ALL(read, *)
1532 _PCI_NOP_ALL(write,)
1533
1534 static inline struct pci_dev *pci_get_device(unsigned int vendor,
1535                                              unsigned int device,
1536                                              struct pci_dev *from)
1537 { return NULL; }
1538
1539 static inline struct pci_dev *pci_get_subsys(unsigned int vendor,
1540                                              unsigned int device,
1541                                              unsigned int ss_vendor,
1542                                              unsigned int ss_device,
1543                                              struct pci_dev *from)
1544 { return NULL; }
1545
1546 static inline struct pci_dev *pci_get_class(unsigned int class,
1547                                             struct pci_dev *from)
1548 { return NULL; }
1549
1550 #define pci_dev_present(ids)    (0)
1551 #define no_pci_devices()        (1)
1552 #define pci_dev_put(dev)        do { } while (0)
1553
1554 static inline void pci_set_master(struct pci_dev *dev) { }
1555 static inline int pci_enable_device(struct pci_dev *dev) { return -EIO; }
1556 static inline void pci_disable_device(struct pci_dev *dev) { }
1557 static inline int pci_assign_resource(struct pci_dev *dev, int i)
1558 { return -EBUSY; }
1559 static inline int __pci_register_driver(struct pci_driver *drv,
1560                                         struct module *owner)
1561 { return 0; }
1562 static inline int pci_register_driver(struct pci_driver *drv)
1563 { return 0; }
1564 static inline void pci_unregister_driver(struct pci_driver *drv) { }
1565 static inline int pci_find_capability(struct pci_dev *dev, int cap)
1566 { return 0; }
1567 static inline int pci_find_next_capability(struct pci_dev *dev, u8 post,
1568                                            int cap)
1569 { return 0; }
1570 static inline int pci_find_ext_capability(struct pci_dev *dev, int cap)
1571 { return 0; }
1572
1573 /* Power management related routines */
1574 static inline int pci_save_state(struct pci_dev *dev) { return 0; }
1575 static inline void pci_restore_state(struct pci_dev *dev) { }
1576 static inline int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
1577 { return 0; }
1578 static inline int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1579 { return 0; }
1580 static inline pci_power_t pci_choose_state(struct pci_dev *dev,
1581                                            pm_message_t state)
1582 { return PCI_D0; }
1583 static inline int pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1584                                   int enable)
1585 { return 0; }
1586
1587 static inline struct resource *pci_find_resource(struct pci_dev *dev,
1588                                                  struct resource *res)
1589 { return NULL; }
1590 static inline int pci_request_regions(struct pci_dev *dev, const char *res_name)
1591 { return -EIO; }
1592 static inline void pci_release_regions(struct pci_dev *dev) { }
1593
1594 static inline unsigned long pci_address_to_pio(phys_addr_t addr) { return -1; }
1595
1596 static inline void pci_block_cfg_access(struct pci_dev *dev) { }
1597 static inline int pci_block_cfg_access_in_atomic(struct pci_dev *dev)
1598 { return 0; }
1599 static inline void pci_unblock_cfg_access(struct pci_dev *dev) { }
1600
1601 static inline struct pci_bus *pci_find_next_bus(const struct pci_bus *from)
1602 { return NULL; }
1603 static inline struct pci_dev *pci_get_slot(struct pci_bus *bus,
1604                                                 unsigned int devfn)
1605 { return NULL; }
1606 static inline struct pci_dev *pci_get_bus_and_slot(unsigned int bus,
1607                                                 unsigned int devfn)
1608 { return NULL; }
1609
1610 static inline int pci_domain_nr(struct pci_bus *bus) { return 0; }
1611 static inline struct pci_dev *pci_dev_get(struct pci_dev *dev) { return NULL; }
1612 static inline int pci_get_new_domain_nr(void) { return -ENOSYS; }
1613
1614 #define dev_is_pci(d) (false)
1615 #define dev_is_pf(d) (false)
1616 #define dev_num_vf(d) (0)
1617 #endif /* CONFIG_PCI */
1618
1619 /* Include architecture-dependent settings and functions */
1620
1621 #include <asm/pci.h>
1622
1623 #ifndef pci_root_bus_fwnode
1624 #define pci_root_bus_fwnode(bus)        NULL
1625 #endif
1626
1627 /* these helpers provide future and backwards compatibility
1628  * for accessing popular PCI BAR info */
1629 #define pci_resource_start(dev, bar)    ((dev)->resource[(bar)].start)
1630 #define pci_resource_end(dev, bar)      ((dev)->resource[(bar)].end)
1631 #define pci_resource_flags(dev, bar)    ((dev)->resource[(bar)].flags)
1632 #define pci_resource_len(dev,bar) \
1633         ((pci_resource_start((dev), (bar)) == 0 &&      \
1634           pci_resource_end((dev), (bar)) ==             \
1635           pci_resource_start((dev), (bar))) ? 0 :       \
1636                                                         \
1637          (pci_resource_end((dev), (bar)) -              \
1638           pci_resource_start((dev), (bar)) + 1))
1639
1640 /* Similar to the helpers above, these manipulate per-pci_dev
1641  * driver-specific data.  They are really just a wrapper around
1642  * the generic device structure functions of these calls.
1643  */
1644 static inline void *pci_get_drvdata(struct pci_dev *pdev)
1645 {
1646         return dev_get_drvdata(&pdev->dev);
1647 }
1648
1649 static inline void pci_set_drvdata(struct pci_dev *pdev, void *data)
1650 {
1651         dev_set_drvdata(&pdev->dev, data);
1652 }
1653
1654 /* If you want to know what to call your pci_dev, ask this function.
1655  * Again, it's a wrapper around the generic device.
1656  */
1657 static inline const char *pci_name(const struct pci_dev *pdev)
1658 {
1659         return dev_name(&pdev->dev);
1660 }
1661
1662
1663 /* Some archs don't want to expose struct resource to userland as-is
1664  * in sysfs and /proc
1665  */
1666 #ifdef HAVE_ARCH_PCI_RESOURCE_TO_USER
1667 void pci_resource_to_user(const struct pci_dev *dev, int bar,
1668                           const struct resource *rsrc,
1669                           resource_size_t *start, resource_size_t *end);
1670 #else
1671 static inline void pci_resource_to_user(const struct pci_dev *dev, int bar,
1672                 const struct resource *rsrc, resource_size_t *start,
1673                 resource_size_t *end)
1674 {
1675         *start = rsrc->start;
1676         *end = rsrc->end;
1677 }
1678 #endif /* HAVE_ARCH_PCI_RESOURCE_TO_USER */
1679
1680
1681 /*
1682  *  The world is not perfect and supplies us with broken PCI devices.
1683  *  For at least a part of these bugs we need a work-around, so both
1684  *  generic (drivers/pci/quirks.c) and per-architecture code can define
1685  *  fixup hooks to be called for particular buggy devices.
1686  */
1687
1688 struct pci_fixup {
1689         u16 vendor;             /* You can use PCI_ANY_ID here of course */
1690         u16 device;             /* You can use PCI_ANY_ID here of course */
1691         u32 class;              /* You can use PCI_ANY_ID here too */
1692         unsigned int class_shift;       /* should be 0, 8, 16 */
1693         void (*hook)(struct pci_dev *dev);
1694 };
1695
1696 enum pci_fixup_pass {
1697         pci_fixup_early,        /* Before probing BARs */
1698         pci_fixup_header,       /* After reading configuration header */
1699         pci_fixup_final,        /* Final phase of device fixups */
1700         pci_fixup_enable,       /* pci_enable_device() time */
1701         pci_fixup_resume,       /* pci_device_resume() */
1702         pci_fixup_suspend,      /* pci_device_suspend() */
1703         pci_fixup_resume_early, /* pci_device_resume_early() */
1704         pci_fixup_suspend_late, /* pci_device_suspend_late() */
1705 };
1706
1707 /* Anonymous variables would be nice... */
1708 #define DECLARE_PCI_FIXUP_SECTION(section, name, vendor, device, class, \
1709                                   class_shift, hook)                    \
1710         static const struct pci_fixup __PASTE(__pci_fixup_##name,__LINE__) __used       \
1711         __attribute__((__section__(#section), aligned((sizeof(void *)))))    \
1712                 = { vendor, device, class, class_shift, hook };
1713
1714 #define DECLARE_PCI_FIXUP_CLASS_EARLY(vendor, device, class,            \
1715                                          class_shift, hook)             \
1716         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
1717                 hook, vendor, device, class, class_shift, hook)
1718 #define DECLARE_PCI_FIXUP_CLASS_HEADER(vendor, device, class,           \
1719                                          class_shift, hook)             \
1720         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
1721                 hook, vendor, device, class, class_shift, hook)
1722 #define DECLARE_PCI_FIXUP_CLASS_FINAL(vendor, device, class,            \
1723                                          class_shift, hook)             \
1724         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
1725                 hook, vendor, device, class, class_shift, hook)
1726 #define DECLARE_PCI_FIXUP_CLASS_ENABLE(vendor, device, class,           \
1727                                          class_shift, hook)             \
1728         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
1729                 hook, vendor, device, class, class_shift, hook)
1730 #define DECLARE_PCI_FIXUP_CLASS_RESUME(vendor, device, class,           \
1731                                          class_shift, hook)             \
1732         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
1733                 resume##hook, vendor, device, class,    \
1734                 class_shift, hook)
1735 #define DECLARE_PCI_FIXUP_CLASS_RESUME_EARLY(vendor, device, class,     \
1736                                          class_shift, hook)             \
1737         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
1738                 resume_early##hook, vendor, device,     \
1739                 class, class_shift, hook)
1740 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND(vendor, device, class,          \
1741                                          class_shift, hook)             \
1742         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
1743                 suspend##hook, vendor, device, class,   \
1744                 class_shift, hook)
1745 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND_LATE(vendor, device, class,     \
1746                                          class_shift, hook)             \
1747         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend_late,              \
1748                 suspend_late##hook, vendor, device,     \
1749                 class, class_shift, hook)
1750
1751 #define DECLARE_PCI_FIXUP_EARLY(vendor, device, hook)                   \
1752         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
1753                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1754 #define DECLARE_PCI_FIXUP_HEADER(vendor, device, hook)                  \
1755         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
1756                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1757 #define DECLARE_PCI_FIXUP_FINAL(vendor, device, hook)                   \
1758         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
1759                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1760 #define DECLARE_PCI_FIXUP_ENABLE(vendor, device, hook)                  \
1761         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
1762                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1763 #define DECLARE_PCI_FIXUP_RESUME(vendor, device, hook)                  \
1764         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
1765                 resume##hook, vendor, device,           \
1766                 PCI_ANY_ID, 0, hook)
1767 #define DECLARE_PCI_FIXUP_RESUME_EARLY(vendor, device, hook)            \
1768         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
1769                 resume_early##hook, vendor, device,     \
1770                 PCI_ANY_ID, 0, hook)
1771 #define DECLARE_PCI_FIXUP_SUSPEND(vendor, device, hook)                 \
1772         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
1773                 suspend##hook, vendor, device,          \
1774                 PCI_ANY_ID, 0, hook)
1775 #define DECLARE_PCI_FIXUP_SUSPEND_LATE(vendor, device, hook)            \
1776         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend_late,              \
1777                 suspend_late##hook, vendor, device,     \
1778                 PCI_ANY_ID, 0, hook)
1779
1780 #ifdef CONFIG_PCI_QUIRKS
1781 void pci_fixup_device(enum pci_fixup_pass pass, struct pci_dev *dev);
1782 int pci_dev_specific_acs_enabled(struct pci_dev *dev, u16 acs_flags);
1783 int pci_dev_specific_enable_acs(struct pci_dev *dev);
1784 #else
1785 static inline void pci_fixup_device(enum pci_fixup_pass pass,
1786                                     struct pci_dev *dev) { }
1787 static inline int pci_dev_specific_acs_enabled(struct pci_dev *dev,
1788                                                u16 acs_flags)
1789 {
1790         return -ENOTTY;
1791 }
1792 static inline int pci_dev_specific_enable_acs(struct pci_dev *dev)
1793 {
1794         return -ENOTTY;
1795 }
1796 #endif
1797
1798 void __iomem *pcim_iomap(struct pci_dev *pdev, int bar, unsigned long maxlen);
1799 void pcim_iounmap(struct pci_dev *pdev, void __iomem *addr);
1800 void __iomem * const *pcim_iomap_table(struct pci_dev *pdev);
1801 int pcim_iomap_regions(struct pci_dev *pdev, int mask, const char *name);
1802 int pcim_iomap_regions_request_all(struct pci_dev *pdev, int mask,
1803                                    const char *name);
1804 void pcim_iounmap_regions(struct pci_dev *pdev, int mask);
1805
1806 extern int pci_pci_problems;
1807 #define PCIPCI_FAIL             1       /* No PCI PCI DMA */
1808 #define PCIPCI_TRITON           2
1809 #define PCIPCI_NATOMA           4
1810 #define PCIPCI_VIAETBF          8
1811 #define PCIPCI_VSFX             16
1812 #define PCIPCI_ALIMAGIK         32      /* Need low latency setting */
1813 #define PCIAGP_FAIL             64      /* No PCI to AGP DMA */
1814
1815 extern unsigned long pci_cardbus_io_size;
1816 extern unsigned long pci_cardbus_mem_size;
1817 extern u8 pci_dfl_cache_line_size;
1818 extern u8 pci_cache_line_size;
1819
1820 extern unsigned long pci_hotplug_io_size;
1821 extern unsigned long pci_hotplug_mem_size;
1822 extern unsigned long pci_hotplug_bus_size;
1823
1824 /* Architecture-specific versions may override these (weak) */
1825 void pcibios_disable_device(struct pci_dev *dev);
1826 void pcibios_set_master(struct pci_dev *dev);
1827 int pcibios_set_pcie_reset_state(struct pci_dev *dev,
1828                                  enum pcie_reset_state state);
1829 int pcibios_add_device(struct pci_dev *dev);
1830 void pcibios_release_device(struct pci_dev *dev);
1831 void pcibios_penalize_isa_irq(int irq, int active);
1832 int pcibios_alloc_irq(struct pci_dev *dev);
1833 void pcibios_free_irq(struct pci_dev *dev);
1834
1835 #ifdef CONFIG_HIBERNATE_CALLBACKS
1836 extern struct dev_pm_ops pcibios_pm_ops;
1837 #endif
1838
1839 #if defined(CONFIG_PCI_MMCONFIG) || defined(CONFIG_ACPI_MCFG)
1840 void __init pci_mmcfg_early_init(void);
1841 void __init pci_mmcfg_late_init(void);
1842 #else
1843 static inline void pci_mmcfg_early_init(void) { }
1844 static inline void pci_mmcfg_late_init(void) { }
1845 #endif
1846
1847 int pci_ext_cfg_avail(void);
1848
1849 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar);
1850 void __iomem *pci_ioremap_wc_bar(struct pci_dev *pdev, int bar);
1851
1852 #ifdef CONFIG_PCI_IOV
1853 int pci_iov_virtfn_bus(struct pci_dev *dev, int id);
1854 int pci_iov_virtfn_devfn(struct pci_dev *dev, int id);
1855
1856 int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn);
1857 void pci_disable_sriov(struct pci_dev *dev);
1858 int pci_iov_add_virtfn(struct pci_dev *dev, int id, int reset);
1859 void pci_iov_remove_virtfn(struct pci_dev *dev, int id, int reset);
1860 int pci_num_vf(struct pci_dev *dev);
1861 int pci_vfs_assigned(struct pci_dev *dev);
1862 int pci_sriov_set_totalvfs(struct pci_dev *dev, u16 numvfs);
1863 int pci_sriov_get_totalvfs(struct pci_dev *dev);
1864 resource_size_t pci_iov_resource_size(struct pci_dev *dev, int resno);
1865 #else
1866 static inline int pci_iov_virtfn_bus(struct pci_dev *dev, int id)
1867 {
1868         return -ENOSYS;
1869 }
1870 static inline int pci_iov_virtfn_devfn(struct pci_dev *dev, int id)
1871 {
1872         return -ENOSYS;
1873 }
1874 static inline int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn)
1875 { return -ENODEV; }
1876 static inline int pci_iov_add_virtfn(struct pci_dev *dev, int id, int reset)
1877 {
1878         return -ENOSYS;
1879 }
1880 static inline void pci_iov_remove_virtfn(struct pci_dev *dev,
1881                                          int id, int reset) { }
1882 static inline void pci_disable_sriov(struct pci_dev *dev) { }
1883 static inline int pci_num_vf(struct pci_dev *dev) { return 0; }
1884 static inline int pci_vfs_assigned(struct pci_dev *dev)
1885 { return 0; }
1886 static inline int pci_sriov_set_totalvfs(struct pci_dev *dev, u16 numvfs)
1887 { return 0; }
1888 static inline int pci_sriov_get_totalvfs(struct pci_dev *dev)
1889 { return 0; }
1890 static inline resource_size_t pci_iov_resource_size(struct pci_dev *dev, int resno)
1891 { return 0; }
1892 #endif
1893
1894 #if defined(CONFIG_HOTPLUG_PCI) || defined(CONFIG_HOTPLUG_PCI_MODULE)
1895 void pci_hp_create_module_link(struct pci_slot *pci_slot);
1896 void pci_hp_remove_module_link(struct pci_slot *pci_slot);
1897 #endif
1898
1899 /**
1900  * pci_pcie_cap - get the saved PCIe capability offset
1901  * @dev: PCI device
1902  *
1903  * PCIe capability offset is calculated at PCI device initialization
1904  * time and saved in the data structure. This function returns saved
1905  * PCIe capability offset. Using this instead of pci_find_capability()
1906  * reduces unnecessary search in the PCI configuration space. If you
1907  * need to calculate PCIe capability offset from raw device for some
1908  * reasons, please use pci_find_capability() instead.
1909  */
1910 static inline int pci_pcie_cap(struct pci_dev *dev)
1911 {
1912         return dev->pcie_cap;
1913 }
1914
1915 /**
1916  * pci_is_pcie - check if the PCI device is PCI Express capable
1917  * @dev: PCI device
1918  *
1919  * Returns: true if the PCI device is PCI Express capable, false otherwise.
1920  */
1921 static inline bool pci_is_pcie(struct pci_dev *dev)
1922 {
1923         return pci_pcie_cap(dev);
1924 }
1925
1926 /**
1927  * pcie_caps_reg - get the PCIe Capabilities Register
1928  * @dev: PCI device
1929  */
1930 static inline u16 pcie_caps_reg(const struct pci_dev *dev)
1931 {
1932         return dev->pcie_flags_reg;
1933 }
1934
1935 /**
1936  * pci_pcie_type - get the PCIe device/port type
1937  * @dev: PCI device
1938  */
1939 static inline int pci_pcie_type(const struct pci_dev *dev)
1940 {
1941         return (pcie_caps_reg(dev) & PCI_EXP_FLAGS_TYPE) >> 4;
1942 }
1943
1944 static inline struct pci_dev *pcie_find_root_port(struct pci_dev *dev)
1945 {
1946         while (1) {
1947                 if (!pci_is_pcie(dev))
1948                         break;
1949                 if (pci_pcie_type(dev) == PCI_EXP_TYPE_ROOT_PORT)
1950                         return dev;
1951                 if (!dev->bus->self)
1952                         break;
1953                 dev = dev->bus->self;
1954         }
1955         return NULL;
1956 }
1957
1958 void pci_request_acs(void);
1959 bool pci_acs_enabled(struct pci_dev *pdev, u16 acs_flags);
1960 bool pci_acs_path_enabled(struct pci_dev *start,
1961                           struct pci_dev *end, u16 acs_flags);
1962
1963 #define PCI_VPD_LRDT                    0x80    /* Large Resource Data Type */
1964 #define PCI_VPD_LRDT_ID(x)              ((x) | PCI_VPD_LRDT)
1965
1966 /* Large Resource Data Type Tag Item Names */
1967 #define PCI_VPD_LTIN_ID_STRING          0x02    /* Identifier String */
1968 #define PCI_VPD_LTIN_RO_DATA            0x10    /* Read-Only Data */
1969 #define PCI_VPD_LTIN_RW_DATA            0x11    /* Read-Write Data */
1970
1971 #define PCI_VPD_LRDT_ID_STRING          PCI_VPD_LRDT_ID(PCI_VPD_LTIN_ID_STRING)
1972 #define PCI_VPD_LRDT_RO_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RO_DATA)
1973 #define PCI_VPD_LRDT_RW_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RW_DATA)
1974
1975 /* Small Resource Data Type Tag Item Names */
1976 #define PCI_VPD_STIN_END                0x0f    /* End */
1977
1978 #define PCI_VPD_SRDT_END                (PCI_VPD_STIN_END << 3)
1979
1980 #define PCI_VPD_SRDT_TIN_MASK           0x78
1981 #define PCI_VPD_SRDT_LEN_MASK           0x07
1982 #define PCI_VPD_LRDT_TIN_MASK           0x7f
1983
1984 #define PCI_VPD_LRDT_TAG_SIZE           3
1985 #define PCI_VPD_SRDT_TAG_SIZE           1
1986
1987 #define PCI_VPD_INFO_FLD_HDR_SIZE       3
1988
1989 #define PCI_VPD_RO_KEYWORD_PARTNO       "PN"
1990 #define PCI_VPD_RO_KEYWORD_MFR_ID       "MN"
1991 #define PCI_VPD_RO_KEYWORD_VENDOR0      "V0"
1992 #define PCI_VPD_RO_KEYWORD_CHKSUM       "RV"
1993
1994 /**
1995  * pci_vpd_lrdt_size - Extracts the Large Resource Data Type length
1996  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
1997  *
1998  * Returns the extracted Large Resource Data Type length.
1999  */
2000 static inline u16 pci_vpd_lrdt_size(const u8 *lrdt)
2001 {
2002         return (u16)lrdt[1] + ((u16)lrdt[2] << 8);
2003 }
2004
2005 /**
2006  * pci_vpd_lrdt_tag - Extracts the Large Resource Data Type Tag Item
2007  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
2008  *
2009  * Returns the extracted Large Resource Data Type Tag item.
2010  */
2011 static inline u16 pci_vpd_lrdt_tag(const u8 *lrdt)
2012 {
2013     return (u16)(lrdt[0] & PCI_VPD_LRDT_TIN_MASK);
2014 }
2015
2016 /**
2017  * pci_vpd_srdt_size - Extracts the Small Resource Data Type length
2018  * @lrdt: Pointer to the beginning of the Small Resource Data Type tag
2019  *
2020  * Returns the extracted Small Resource Data Type length.
2021  */
2022 static inline u8 pci_vpd_srdt_size(const u8 *srdt)
2023 {
2024         return (*srdt) & PCI_VPD_SRDT_LEN_MASK;
2025 }
2026
2027 /**
2028  * pci_vpd_srdt_tag - Extracts the Small Resource Data Type Tag Item
2029  * @lrdt: Pointer to the beginning of the Small Resource Data Type tag
2030  *
2031  * Returns the extracted Small Resource Data Type Tag Item.
2032  */
2033 static inline u8 pci_vpd_srdt_tag(const u8 *srdt)
2034 {
2035         return ((*srdt) & PCI_VPD_SRDT_TIN_MASK) >> 3;
2036 }
2037
2038 /**
2039  * pci_vpd_info_field_size - Extracts the information field length
2040  * @lrdt: Pointer to the beginning of an information field header
2041  *
2042  * Returns the extracted information field length.
2043  */
2044 static inline u8 pci_vpd_info_field_size(const u8 *info_field)
2045 {
2046         return info_field[2];
2047 }
2048
2049 /**
2050  * pci_vpd_find_tag - Locates the Resource Data Type tag provided
2051  * @buf: Pointer to buffered vpd data
2052  * @off: The offset into the buffer at which to begin the search
2053  * @len: The length of the vpd buffer
2054  * @rdt: The Resource Data Type to search for
2055  *
2056  * Returns the index where the Resource Data Type was found or
2057  * -ENOENT otherwise.
2058  */
2059 int pci_vpd_find_tag(const u8 *buf, unsigned int off, unsigned int len, u8 rdt);
2060
2061 /**
2062  * pci_vpd_find_info_keyword - Locates an information field keyword in the VPD
2063  * @buf: Pointer to buffered vpd data
2064  * @off: The offset into the buffer at which to begin the search
2065  * @len: The length of the buffer area, relative to off, in which to search
2066  * @kw: The keyword to search for
2067  *
2068  * Returns the index where the information field keyword was found or
2069  * -ENOENT otherwise.
2070  */
2071 int pci_vpd_find_info_keyword(const u8 *buf, unsigned int off,
2072                               unsigned int len, const char *kw);
2073
2074 /* PCI <-> OF binding helpers */
2075 #ifdef CONFIG_OF
2076 struct device_node;
2077 struct irq_domain;
2078 void pci_set_of_node(struct pci_dev *dev);
2079 void pci_release_of_node(struct pci_dev *dev);
2080 void pci_set_bus_of_node(struct pci_bus *bus);
2081 void pci_release_bus_of_node(struct pci_bus *bus);
2082 struct irq_domain *pci_host_bridge_of_msi_domain(struct pci_bus *bus);
2083
2084 /* Arch may override this (weak) */
2085 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus);
2086
2087 static inline struct device_node *
2088 pci_device_to_OF_node(const struct pci_dev *pdev)
2089 {
2090         return pdev ? pdev->dev.of_node : NULL;
2091 }
2092
2093 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
2094 {
2095         return bus ? bus->dev.of_node : NULL;
2096 }
2097
2098 #else /* CONFIG_OF */
2099 static inline void pci_set_of_node(struct pci_dev *dev) { }
2100 static inline void pci_release_of_node(struct pci_dev *dev) { }
2101 static inline void pci_set_bus_of_node(struct pci_bus *bus) { }
2102 static inline void pci_release_bus_of_node(struct pci_bus *bus) { }
2103 static inline struct device_node *
2104 pci_device_to_OF_node(const struct pci_dev *pdev) { return NULL; }
2105 static inline struct irq_domain *
2106 pci_host_bridge_of_msi_domain(struct pci_bus *bus) { return NULL; }
2107 #endif  /* CONFIG_OF */
2108
2109 #ifdef CONFIG_ACPI
2110 struct irq_domain *pci_host_bridge_acpi_msi_domain(struct pci_bus *bus);
2111
2112 void
2113 pci_msi_register_fwnode_provider(struct fwnode_handle *(*fn)(struct device *));
2114 #else
2115 static inline struct irq_domain *
2116 pci_host_bridge_acpi_msi_domain(struct pci_bus *bus) { return NULL; }
2117 #endif
2118
2119 #ifdef CONFIG_EEH
2120 static inline struct eeh_dev *pci_dev_to_eeh_dev(struct pci_dev *pdev)
2121 {
2122         return pdev->dev.archdata.edev;
2123 }
2124 #endif
2125
2126 void pci_add_dma_alias(struct pci_dev *dev, u8 devfn);
2127 bool pci_devs_are_dma_aliases(struct pci_dev *dev1, struct pci_dev *dev2);
2128 int pci_for_each_dma_alias(struct pci_dev *pdev,
2129                            int (*fn)(struct pci_dev *pdev,
2130                                      u16 alias, void *data), void *data);
2131
2132 /* helper functions for operation of device flag */
2133 static inline void pci_set_dev_assigned(struct pci_dev *pdev)
2134 {
2135         pdev->dev_flags |= PCI_DEV_FLAGS_ASSIGNED;
2136 }
2137 static inline void pci_clear_dev_assigned(struct pci_dev *pdev)
2138 {
2139         pdev->dev_flags &= ~PCI_DEV_FLAGS_ASSIGNED;
2140 }
2141 static inline bool pci_is_dev_assigned(struct pci_dev *pdev)
2142 {
2143         return (pdev->dev_flags & PCI_DEV_FLAGS_ASSIGNED) == PCI_DEV_FLAGS_ASSIGNED;
2144 }
2145
2146 /**
2147  * pci_ari_enabled - query ARI forwarding status
2148  * @bus: the PCI bus
2149  *
2150  * Returns true if ARI forwarding is enabled.
2151  */
2152 static inline bool pci_ari_enabled(struct pci_bus *bus)
2153 {
2154         return bus->self && bus->self->ari_enabled;
2155 }
2156
2157 /* provide the legacy pci_dma_* API */
2158 #include <linux/pci-dma-compat.h>
2159
2160 #endif /* LINUX_PCI_H */