+ gpio_irq < gpio_to_irq(8);
+ gpio_irq++) {
+ irq_set_chip_data(gpio_irq, &epg->gc[0]);
+ irq_set_chip_and_handler(gpio_irq, &ep93xx_gpio_irq_chip,
+ handle_level_irq);
+ irq_clear_status_flags(gpio_irq, IRQ_NOREQUEST);
+ }
+ /* The B bank */
+ for (gpio_irq = gpio_to_irq(8);
+ gpio_irq < gpio_to_irq(16);
+ gpio_irq++) {
+ irq_set_chip_data(gpio_irq, &epg->gc[1]);
+ irq_set_chip_and_handler(gpio_irq, &ep93xx_gpio_irq_chip,
+ handle_level_irq);
+ irq_clear_status_flags(gpio_irq, IRQ_NOREQUEST);
+ }
+ /* The F bank */
+ for (gpio_irq = gpio_to_irq(16);
+ gpio_irq < gpio_to_irq(EP93XX_GPIO_LINE_MAX_IRQ);
+ gpio_irq++) {
+ irq_set_chip_data(gpio_irq, &epg->gc[5]);