]> asedeno.scripts.mit.edu Git - linux.git/commitdiff
drm/amdgpu: add ctx_id to the WAIT_CS IOCTL (v4)
authorJammy Zhou <Jammy.Zhou@amd.com>
Fri, 8 May 2015 09:29:40 +0000 (17:29 +0800)
committerAlex Deucher <alexander.deucher@amd.com>
Thu, 4 Jun 2015 01:03:29 +0000 (21:03 -0400)
It is required to support fence per context.

v2: add amdgpu_ctx_get/put
v3: improve get/put
v4: squash hlock fix

Signed-off-by: Jammy Zhou <Jammy.Zhou@amd.com>
Reviewed-by: Christian König <christian.koenig@amd.com>
drivers/gpu/drm/amd/amdgpu/amdgpu.h
drivers/gpu/drm/amd/amdgpu/amdgpu_cs.c
drivers/gpu/drm/amd/amdgpu/amdgpu_ctx.c
include/uapi/drm/amdgpu_drm.h

index cef3a43ab0aa3c2f756c23843361e1dce519111c..bf0c607de195c9c063924b1524f80e294fa2c571 100644 (file)
@@ -1902,6 +1902,8 @@ int amdgpu_ctx_query(struct amdgpu_device *adev, struct amdgpu_fpriv *fpriv,
                                                        uint32_t id,struct amdgpu_ctx_state *state);
 
 void amdgpu_ctx_fini(struct amdgpu_fpriv *fpriv);
+struct amdgpu_ctx *amdgpu_ctx_get(struct amdgpu_fpriv *fpriv, uint32_t id);
+int amdgpu_ctx_put(struct amdgpu_ctx *ctx);
 
 extern int amdgpu_ctx_ioctl(struct drm_device *dev, void *data,
                                                 struct drm_file *filp);
index ffbe9aa9f2325fbebd8286339acac8e45420f22b..86b93245bf9d850dc81f164046399b9aaeaee6e3 100644 (file)
@@ -768,8 +768,13 @@ int amdgpu_cs_wait_ioctl(struct drm_device *dev, void *data,
        uint64_t seq[AMDGPU_MAX_RINGS] = {0};
        struct amdgpu_ring *ring = NULL;
        unsigned long timeout = amdgpu_gem_timeout(wait->in.timeout);
+       struct amdgpu_ctx *ctx;
        long r;
 
+       ctx = amdgpu_ctx_get(filp->driver_priv, wait->in.ctx_id);
+       if (ctx == NULL)
+               return -EINVAL;
+
        r = amdgpu_cs_get_ring(adev, wait->in.ip_type, wait->in.ip_instance,
                               wait->in.ring, &ring);
        if (r)
@@ -778,6 +783,7 @@ int amdgpu_cs_wait_ioctl(struct drm_device *dev, void *data,
        seq[ring->idx] = wait->in.handle;
 
        r = amdgpu_fence_wait_seq_timeout(adev, seq, true, timeout);
+       amdgpu_ctx_put(ctx);
        if (r < 0)
                return r;
 
index 0dc3a4ebd5d34f0c2fdd8dd9eb0f780a8aad9e45..bcd332e085f6ad568bf5debd667d18d672d0a3b2 100644 (file)
@@ -151,3 +151,33 @@ int amdgpu_ctx_ioctl(struct drm_device *dev, void *data,
 
        return r;
 }
+
+struct amdgpu_ctx *amdgpu_ctx_get(struct amdgpu_fpriv *fpriv, uint32_t id)
+{
+       struct amdgpu_ctx *ctx;
+       struct amdgpu_ctx_mgr *mgr = &fpriv->ctx_mgr;
+
+       mutex_lock(&mgr->lock);
+       ctx = idr_find(&mgr->ctx_handles, id);
+       if (ctx)
+               kref_get(&ctx->refcount);
+       mutex_unlock(&mgr->lock);
+       return ctx;
+}
+
+int amdgpu_ctx_put(struct amdgpu_ctx *ctx)
+{
+       struct amdgpu_fpriv *fpriv;
+       struct amdgpu_ctx_mgr *mgr;
+
+       if (ctx == NULL)
+               return -EINVAL;
+
+       fpriv = ctx->fpriv;
+       mgr = &fpriv->ctx_mgr;
+       mutex_lock(&mgr->lock);
+       kref_put(&ctx->refcount, amdgpu_ctx_do_release);
+       mutex_unlock(&mgr->lock);
+
+       return 0;
+}
index 77bc5740fd7cbd86c904a76013c83c61a5fd198a..ca0ea1efa3f4ca9c8dcd4147e07a6b4aa18d9134 100644 (file)
@@ -260,7 +260,7 @@ struct drm_amdgpu_wait_cs_in {
        uint32_t ip_type;
        uint32_t ip_instance;
        uint32_t ring;
-       uint32_t _pad;
+       uint32_t ctx_id;
 };
 
 struct drm_amdgpu_wait_cs_out {