]> asedeno.scripts.mit.edu Git - linux.git/commitdiff
clk: meson: remove obsolete comments
authorJerome Brunet <jbrunet@baylibre.com>
Mon, 12 Feb 2018 14:58:31 +0000 (15:58 +0100)
committerNeil Armstrong <narmstrong@baylibre.com>
Tue, 13 Mar 2018 09:03:58 +0000 (10:03 +0100)
Over time things changes in CCF and issues have been fixed in meson
controllers.

Now, clk81 is decently modeled by read-only PLLs, a mux, a divider
and a gate. We can remove the FIXME comments related to clk81.
Also remove the comment about devm_clk_hw_register, as there is
apparently nothing wrong with it.

Signed-off-by: Jerome Brunet <jbrunet@baylibre.com>
Signed-off-by: Neil Armstrong <narmstrong@baylibre.com>
drivers/clk/meson/axg.c
drivers/clk/meson/gxbb.c
drivers/clk/meson/meson8b.c

index 3bb77b4f1e8d5b0056ea0be555203f1d3f559c9d..bc5c29f1328275652bf5fdc3aa7a88616a9e052e 100644 (file)
@@ -411,11 +411,6 @@ static struct meson_clk_mpll axg_mpll3 = {
        },
 };
 
-/*
- * FIXME The legacy composite clocks (e.g. clk81) are both PLL post-dividers
- * and should be modeled with their respective PLLs via the forthcoming
- * coordinated clock rates feature
- */
 static u32 mux_table_clk81[]   = { 0, 2, 3, 4, 5, 6, 7 };
 static const char * const clk81_parent_names[] = {
        "xtal", "fclk_div7", "mpll1", "mpll2", "fclk_div4",
index e6adab49c0ba8f0e6105e5c951c2a6382bdc20fb..6609024eee008afbf7778ce1f845c7e3e5546b97 100644 (file)
@@ -575,12 +575,6 @@ static struct meson_clk_mpll gxbb_mpll2 = {
        },
 };
 
-/*
- * FIXME The legacy composite clocks (e.g. clk81) are both PLL post-dividers
- * and should be modeled with their respective PLLs via the forthcoming
- * coordinated clock rates feature
- */
-
 static u32 mux_table_clk81[]   = { 0, 2, 3, 4, 5, 6, 7 };
 static const char * const clk81_parent_names[] = {
        "xtal", "fclk_div7", "mpll1", "mpll2", "fclk_div4",
index ffadad27375e593c3e7cc774cfc7e0e99b8cac58..db017c29a84c3e157fb6f4c18fbe00139429b45e 100644 (file)
@@ -849,7 +849,6 @@ static int meson8b_clkc_probe(struct platform_device *pdev)
                if (!meson8b_hw_onecell_data.hws[i])
                        continue;
 
-               /* FIXME convert to devm_clk_register */
                ret = devm_clk_hw_register(dev, meson8b_hw_onecell_data.hws[i]);
                if (ret)
                        return ret;